Schattenbahn - Institut für Angewandte Mikroelektronik und

Universität Rostock
Institut für Angewandte Mikroelektronik und Datentechnik
Schattenbahn
Großer Beleg
Carsten Lorenz
Matrikelnummer: 6200221
01.01.2010
INHALTSVERZEICHNIS
Inhaltsverzeichnis
1 Analyse der Schaltung
2
1.1 Steuerungseinheit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
1.2 Das Bussystem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6
1.3 Anschluss der Reed-Kontakte . . . . . . . . . . . . . . . . . . . . . . . . . . .
6
1.4 Aktorik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10
Abbildungsverzeichnis
16
Tabellenverzeichnis
17
1
KAPITEL 1. ANALYSE DER SCHALTUNG
Kapitel 1
Analyse der Schaltung
Aufbauend auf der Idee einer Busstruktur enthält dieses Projekt zwei Schaltungen. Abbildung 1.14 enthält den Schaltplan für die Mutterplatine und Abbildung 1.7 enthält den Schaltplan für die Tochterplatine. Beide Schaltung sind aus Sicht der Sensorik und Aktorik identisch. Die Mutterplatine enthält zusätzlich dazu die komplette Steuerungseinheit der Anlage.
1.1
Steuerungseinheit
Die Steuerungseinheit besteht aus einem Mikrocontroller und einer UART-Schnittstelle. Der
Mikrocontroller übernimmt die komplette Steuerung der Anlage und die UART-Schnittstelle
dient zur Kommunikation mit einem PC oder einem Mobilfunktelefon. In dieser Arbeit wird ein
ATMEGA 162 der Firma Atmel (IC0 der Abbildung 1.14) eingesetzt. Der ATMEGA hat bis zu
40 1-Bit I/O Schnittstellen, 16 kB Programmspeicher, 512 kB Datenspeicher, 1 kB SRAM und
kann mit einer Betriebsspannung von 2,7 V bis 5,5 V betrieben werden. Da in dieser Arbeit
ausschließlich mit 5 V Versorgungsspannung gearbeitet wird, wird auch der Mikrocontroller
mit einer Betriebsspannung von 5 V versorgt. Bei dieser Betriebsspannung hat der ATMEGA
laut seinem Datenblatt einen eigenen Strombedarf von 16 mA im aktiven Modus und 8 mA
im ruhe Modus, wenn er mit einer Frequenz von 8 MHz betrieben wird. Da in diesem Projekt
mit einer Frequenz von 3,6864 MHz gearbeitet wird, ist der Eigenstrombedarf des ATMEGAs
aber geringer als bei 8MHz. An seinen I/O-PINs hat der ATMEGA 162 gemäß seines Datenblattes die in Tabelle 1.1 aufgeführten elektrischen Eigenschaften wodurch sich folgender
statische Störabstand an den I/O-Pins ergibt.
• Eingang L-Pegel: von -0,5 V bis 1,5 V
• Eingang H-Pegel: von 3 V bis 5,5 V
• Ausgang L-Pegel: von 0 V bis 0,7 V
• Ausgang H-Pegel: von 4,2 V bis 5 V
2
1.1. STEUERUNGSEINHEIT
Symbol
VIL
VIH
VOL
VOH
IIL
IIH
Parameter
Input Low Voltage
Input High Voltage
Output Low Voltage
Output High Voltage
Input Leakage Current I/O PIN Low
Input Leakage Current I/O PIN High
Min.
-0,5
0,6VCC
Max.
0,3VCC
VCC + 0,5
0,7
4,2
1
1
Units
V
V
V
V
µA
µA
Tabelle 1.1: Elektrische Eigenschaften der I/O-PINs
Damit der ATMEGA mit anderen ICs verbunden werden kann, ist eine Analyse der Kopplungsmöglichkeiten notwendig. Dafür sind in Tabelle 1.2 die Logik-Pegel von TTL und StandardCMOS aufgeführt und in Abbildung 1.1 die einzelnen statischen Störabstände graphisch
dargestellt.
Symbol
VIL
VIH
VOL
VOH
TTL 5V
< 0,8
> 2,0
< 0,4
> 2,4
CMOS 5V
< 1,5
> 3,5
< 0,05
> 4,44
Unit
V
V
V
V
Tabelle 1.2: Störabstand TTL und CMOS bei VCC = 5 V
Abbildung 1.1: Statischer Störabstand der einzelnen Technologien
Abbildung 1.1 verdeutlicht, dass die Ausgangs- und Eingangspegel des ATMEGAs nicht
den Pegeln von Standard-TTL oder Standard-CMOS folgen. Somit müssen folgende vier
Kopplungsmöglichenkeiten untersucht werden.
• ATMEGA-Ausgang mit TTL-Eingang
• ATMEGA-Ausgang mit CMOS-Eingang
• ATMEGA-Eingang mit TTL-Ausgang
3
1.1. STEUERUNGSEINHEIT
• ATMEGA-Eingang mit CMOS-Ausgang
Diese vier Fälle sind in den Abbildungen 1.2 und 1.3 dargestellt. Man erkennt, dass ein
Ausgang des ATMEGAs ohne weitere elektronische Schaltung mit einem Eingang eines ICs
in TTL oder CMOS-Technologie verbunden werden kann. Anders sieht es aber mit einem
Eingang des ATMEGAs aus. In dieser Variante kann nur ein Ausgang in CMOS-Technologie
mit einem Eingang des ATMEGAs verbunden werden, da ein TTL-Ausgang im schlimmsten
Fall bei High einen Pegel von unter 3V liefern könnte.
Abbildung 1.2: Kopplung ATMEGA mit TTL
Abbildung 1.3: Kopplung ATMEGA mit CMOS
Neben den Ausgangsspannungswerten ist die Treiberfähigkeit des Mikrocontrollers von entscheidender Bedeutung. An jedem I/O-PIN kann der ATMEGA bis zu 40 mA Strom in beide
Richtungen treiben, wenn der jeweilige PIN als Ausgang dient. Zu beachten ist dabei aber,
dass die Summe der Ströme an allen I/O-Ports nicht 200 mA übersteigen darf. Bei der Kopplung des ATMEGAs mit anderen ICs auf TTL- oder CMOS-Basis müssen dieselben Kopplungsvarianten wie bei den Spannungspegeln untersucht werden. Ein TTL-Gatter hat dabei
ein Input-Leakage von max. 1,6 mA und ein CMOS-Gatter hat je nach Typ des Gatters max.
1µA Input Leakage. Somit können bei max. 40 Ausgangspins des ATMEGAs zugleich an
jedem Ausgang TTL- oder CMOS-Eingänge angeschlossen werden, da diese dann insgesamt max. 64 mA Strom benötigen. Zusätzlich dazu hat ein I/O-PIN des ATMEGAs, wenn
er als Eingang dient, ein Input Leakage von 1µA. Da ein TTL- oder Cmos-Gatter an seinen
Ausgängen mindestens 400µA Strom treiben kann, ist eine direkte Verbindung eines TTLoder CMOS-Gatters mit dem ATMEGA ohne zusätzliche Elektronik möglich. Tabelle 1.3 gibt
einen Überblick über die einzelnen Technologien in Bezug auf die Ein- und Ausgangsströme
an den jeweiligen I/O-Pins.
4
1.1. STEUERUNGSEINHEIT
Symbol
IIL
IIH
IOL
IOH
Parameter
Input Leakage LOW
Input Leakage HIGH
Output Current LOW
Output Current HIGH
ATMEGA
1 µA
1 µA
40 mA
40 mA
TTL
1,6 mA
40 µA
16 mA
0,4 mA
CMOS(74HCxxx)
< 1 µA
< 1 µA
25 mA
25 mA
CMOS(40xx)
< 0,1 µA
< 0,1 µA
> 0,51 mA
> 1,6 mA
Tabelle 1.3: Ein- und Ausgangsströme der einzelnen Technologien
Zusammenfassend kann man feststellen, dass aufgrund der Spannungspegel, Treiberfähigkeit und des Eingangs-Leckstroms nur CMOS-Gatter mit dem ATMEGA direkt verbunden
werden können. Eine direkte Verbindung mit einem TTL-Gatter ist grundsätzlich auch möglich aber nicht empfehlenswert, da ein TTL-Ausgang bei HIGH nur mind. 2,4 V liefern muss
und der ATMEGA aber mind. 3 V an seinem Eingang benötigt, weswegen an den Mikrocontroller nur CMOS-Gatter in dieser Arbeit angeschlossen werden.
Die einzelnen I/O-Pins sind bidirektional steuerbare PINs und können als Ausgang oder Eingang softwaretechnisch geschaltet werden. Im Reset-Fall, bevor irgendeine Zeile SoftwareCode ausgeführt worden ist, sind alle PINs in einem hochohmigen Zustand (Tri-State). Außerdem kann softwaretechnisch an jedem Eingang intern ein Pull-Up-Widerstand (20...50kΩ)
geschalten werden, weswegen alle Eingänge Null-aktiv in dieser Steuerung ausgelegt werden.
Für die Programmierung des 16 kB Programmspeichers und des 512 Byte Datenspeichers
bietet der ATMEGA drei Möglichkeiten, Parallel Programming, JTAG und ISP. In dieser Anlage wird die ISP-Schnittstelle zur Programmierung des ATMEGAs verwendet. Dazu befindet
sich auf der Mutterplatine ein 6-poliger Wannenstecker, an dem ein ISP Programmieradapter
angeschlossen werden kann. Der Wannenstecker ist gemäß der Tabelle 1.4 mit dem SPIBus des ATMEGAs verbunden. Für weitere Information über ISP (In-System-Programming)
ISP-PIN
1
2
3
4
5
6
ATMEGA-PIN
7
40
8
6
9
20
Beschreibung
MISO (Master IN Slave OUT)
VCC
SCK
MOSI (Master OUT Slave IN)
/Reset
GND
Tabelle 1.4: ISP-Schnittstelle
sei auf das Datenblatt des ATMEGAs und auf die Webseite von Atmel verwiesen.
Damit der Mikontroller während des Betriebes zurück gesetzt werden kann, besitzt der ATMEGA einen null-aktiven Reset-Pin. Das Reset-Signal muss für ein sicheres Zurücksetzen
mindestens 2,5µs lang sein. Dafür ist an dem Reset-Pin eine RC-Schaltung bestehend aus
dem Widerstand R1, dem Kondensator C7 und dem Taster S1 angeschlossen, die einen
5
1.2. DAS BUSSYSTEM
Tiefpass darstellt. Während des normalen Betriebes des ATMEGAs ist der Kondensator aufgeladen und liefert an dem Reset-PIN einen logischen High-Pegel. Wenn der Taster betätigt
wird, wird der Kondensator gegen Masse entladen und setzt den Pegel am Reset-PIN auf
logisch Null. Wegen des Widerstandes R1 benötigt der Kondensator mindestens 5 ms Zeit
(T = 5 · R1 · C) um am Reset-Pin ein High-Signal zu erzeugen.
Der Dip-Switch S2 besteht aus 4 Schaltern, die jeweils ein NULL-Pegel an den jeweiligen
Eingängen PD4 bis PD7 anlegen, wenn diese geschlossen sind. Diese Schaltung dient zur
Einstellung der Anzahl der Gleise, auf denen sich Züge befinden, die mit der Anlage gesteuert werden sollen. Dabei ist die Logik des DIP-Switches, wie in Tabelle 1.5 dargestellt,
binärcodiert.
Dip-Switch
AUS-AUS-AUS-AUS
AUS-AUS-AUS-EIN
AUS-AUS-EIN-AUS
AUS-AUS-EIN-EIN
AUS-EIN-AUS-AUS
AUS-EIN-AUS-EIN
AUS-EIN-EIN-AUS
AUS-EIN-EIN-EIN
Anzahl Züge
1
2
3
4
5
6
7
8
Dip-Switch
EIN-AUS-AUS-AUS
EIN-AUS-AUS-EIN
EIN-AUS-EIN-AUS
EIN-AUS-EIN-EIN
EIN-EIN-AUS-AUS
EIN-EIN-AUS-EIN
EIN-EIN-EIN-AUS
EIN-EIN-EIN-EIN
Anzahl Züge
9
10
11
12
13
14
15
16
Tabelle 1.5: Einstellung Anzahl Züge
1.2
Das Bussystem
Das Bussystem besteht aus insgesamt 24 Leitungen. Von diesen 24 Leitungen sind 20
1.3
Anschluss der Reed-Kontakte
Damit der Mikrocontroller die gesamte Schattenbahn steuern kann, benötigt dieser Sensoren um zu erkennen ob ein Zug gerade auf seinem Gleis in den Bahnhof einfährt. Da der
Bahnhof insgesamt aus 16 Gleisen besteht, benötigt die Schaltung auch insgesamt 16 Sensoren. Für die Sensorik kommen in dieser Arbeit Reed-Kontakte zum Einsatz. Jeder dieser
Reed-Kontakte wird innerhalb der Schaltung direkt an den Mikrocontroller angeschlossen.
Dabei werden die Eingänge PA0 bis PA7 und PC0 bis PC7 verwendet. Beim Anschluss
dieser Kontakte ist aber zu beachten, dass ein Reed-Kontakt einen gewöhnlichen mechanischen Schalter darstellt und es dadurch beim Schalten zum Prellen kommen kann. Um dies
vorzubeugen ist jeder dieser Reed-Kontakte zusätzlich mit einer elektronischen Schaltung
gemäß Abbildung 1.5 versehen. Parallel zum Kondensator C1 befindet sich der Eingang des
6
1.3. ANSCHLUSS DER REED-KONTAKTE
Abbildung 1.4: Reed-Kontakt
Abbildung 1.5: Schaltung Reed-Kontakt
7
1.3. ANSCHLUSS DER REED-KONTAKTE
Mikrocontrollers. Die gesamte Schaltung ist dabei Null-Aktiv. Wenn sich der Reed-Kontakt
schließt, entlädt sich der Kondensator und am Eingang liegt ein Null-Pegel an. Für die Unterdrückung des Prellens, müssen die Widerstände und der Kondensator so dimensioniert
werden, dass sich der Entladevorgang schneller vollzieht als der Aufladevorgang. Die Zeit
des Aufladens wird bestimmt durch den Wert der Kapazität und des Widerstandes R1. Für
die Dimensionierung wurden folgende Werte für die Bauelemente ausgesucht:
• C1 hat einen Kapazitätswert von 100 nF
• R1 hat einen Widerstandswert von 47 kΩ
Mit diesen Werten ergibt sich folgende Berechnung für die Spannung über der Kapazität und
dessen Aufladezeit.
TAuf laden = 5 · τ = 5 · R1 · C1 = 5 · 47kΩ · 100nF = 23, 5ms
uc = U · (1 − e
−TAuf laden
R1·C1
−23,5ms
) = 5V · (1 − e 47kΩ·100nF ) = 4, 9663V
(1.1)
(1.2)
Im Gegensatz dazu wird die Zeit des Entladens durch den Widerstandswert R2 und der
Kapazität bestimmt. Für die Dimensionierung wurden folgende Werte für die Bauelemente
ausgesucht:
• C1 hat einen Kapazitätswert von 100 nF
• R2 hat einen Widerstandswert von 100 Ω
Daraus ergibt sich folgende Berechnung.
TEntladen = 5 · τ = 5 · R2 · C1 = 5 · 100Ω · 100nF = 50µs
uc = U · e
−TEntladen
R2·C1
= 5V · e
−50µs
100Ω·100nF
= 0, 0337V
(1.3)
(1.4)
Die Abbildungen 1.6 a und b zeigen den mit Spice simulierten Spannungsverlauf über der
Kapazität C1 beim Auf- und Entladevorgang.
Ein weiterer Vorteil dieser Schaltung ist, dass diese einen Tiefpass für den Eingang des Mikrocontrollers darstellt. Hochfrequentes Rauschen und andere Signaleinkopplungen werden
ab einer bestimmten Grenzfrequenz gegen Masse kurzgeschlossen und beeinflussen den
Eingang nicht. Die Grenzfrequenz ergibt sich aus folgender Berechnung.
1
1
1
=
= 212, 766 ·
R1 · C1
47kΩ · 100nF
s
ωGrenz
1
1
=
=
=
= 33, 863Hz
2·π
R1 · C1 · 2 · π
47kΩ · 100nF · 2 · π
ωGrenz =
fGrenz
(1.5)
(1.6)
Der Frequenzgang des Tiefpasses wurde ebenfalls mit Spice simuliert und das resultierende
Bode-Diagramm in Abbildung 1.7 dargestellt.
8
1.3. ANSCHLUSS DER REED-KONTAKTE
(a) Aufladen
(b) Entladen
Abbildung 1.6: Auf- und Entladevorgang der Kapazität
Abbildung 1.7: Bode-Diagramm Frequenzgang
9
1.4. AKTORIK
1.4
Aktorik
Für den Betrieb eines Schattenbahnhofes sind Aktoren für die Steuerung der Weichen und
für das Anschalten des jeweiligen Fahrstroms notwendig. Diesbezüglich muss als erstes
Untersucht werden, welche elektronischen Voraussetzungen gegeben sind. Dabei sind folgende Kriterien innerhalb des Projektes festgelegt.
• Die einzelnen Züge sollen mit Gleich- oder Wechselspannung angesteuert werden
können.
• Der Weichenantrieb soll ebenfalls modular mit Wechsel- oder Gleichstrom betrieben
werden können.
Unter dieser Voraussetzung muss das jeweilige Signal, welches vom Bussystem kommt, in
ein Gleichstrom- bzw. Wechselstromsignal mit einer genügend großen Amplitude umgewandelt werden. Mit anderen Worten es wird ein Treiberbaustein bzw. eine Treiberschaltung für
die jeweiligen Weichen und Gleise benötigt. Dafür gibt es mehrere Ansätze, die nachfolgend
mit der Software PSPICE simuliert wurden. Als erstes soll eine einfache Transistorschaltung
gemäß der Abbildung 1.8 untersucht werden.
Abbildung 1.8: Einfache Transistorschaltung
In dieser Schaltung dient der Transistor V1 als Treiber. Da ein Transistor nicht mit Wechselspannung betrieben werden kann, wird in dieser Schaltung die Wechselspannung von der
Spannungsquelle U1, die einen Wechselstromtransformator simuliert, durch die Dioden V3
bis V6 gleichgerichtet und das jeweilige positivere Potential an den Kollektor von V1 und das
jeweilige negativere Potential an den Emitter von V1 geführt. Durch diese Gleichrichtung
10
1.4. AKTORIK
ist sichergestellt, das am Kollektor immer ein höheres Potential als am Emitter anliegt. Die
Spannungsquelle U2, der Widerstand R2 und der Schalter Sw1 simulieren ein einkommendes Signal, welches im eigentlichen Schaltplan aus dem Bussystem kommt. Der Schalter
schaltet dabei alle 50 ms für die Simulation um. Für die elektronische Untersuchung der
Schaltung wurde der Strom durch den Widerstand R1, der einen Verbraucher darstellen soll,
gemessen und graphisch in Abbildung 1.9 dargestellt. Bei dieser Schaltung ist zu beachten,
Abbildung 1.9: Strom durch den Verbraucher R1 der einfache Transistorschaltung
dass das Bezugspotential von U2 mit dem Emitter von V1 verbunden werden muss, da sonst
die Basis-Emitterspannung von V1 durch die Wechselspannung von U1 negativ beeinflusst
wird, was die Abbildungen 1.10 und 1.11 beweist. Wie man aber anhand des Simulatonsergebnisses sehen kann, ist diese Schaltungsvariante sehr gut geeignet um einzelne Weichen oder Gleise anzusteuern. Da aber der Schattenbahnhof aus mehreren Gleisen und
Weichen besteht wurde die Schaltung gemäß Abbildung 1.12 für die Simulation verdoppelt.
Dabei wurden die beiden Schalter für die Simulation so eingestellt, dass sie innerhalb eines Schalterzustandes jeweils die entgegengesetzte Position einnehmen. Das heißt für die
ersten 50 ms schaltet der erste Schalter Sw1 die Spannung von U1 durch und der zweite Schalter verbindet die Basis von V2 mit Masse. Nach den ersten 50 ms wechseln die
Schalter ihre Position für weitere 50 ms und wiederholen diesen Rhythmus mit einer Periode
von 100 ms. Außerdem ist bei dieser Schaltung zu beachten, dass die Bezugspotentiale
von U2 und U4 zusammengeführt sind, da die einzelnen Signale, die aus dem Bussystem
kommen auch ein gleiches Bezugspotential haben. Für die Simulation wurden die Ströme
11
1.4. AKTORIK
Abbildung 1.10: Einfache Transistorschaltung mit gemeinsamer Masse
durch die beiden Verbraucher R1 und R4 gemessen und in Abbildung 1.13 dargestellt. Wie
man erkennen kann, beeinflussen sich die beiden Ströme gegenseitig bei einer negativen
Halbwelle von U1. Dieses Phänomen ergibt sich dadurch das der Kollektor-Emitter-Strom
von V1 (wenn V1 gerade leitet) nicht nur durch die Diode V1 und dem Verbraucher R1 zur
Spannungsquelle zurück fließt sondern auch durch die Diode V7 und den Verbraucher R4,
da die beiden Bezugspotentiale von U2 und U4 zusammengeführt sind. Mit anderen Worten
heißt das, dass die beiden Emitter miteinander Verbunden sind, was in einem gewöhnlichen
Treiberbausteinen, wie zum Beispiel im dem Treiberbaustein ULN2803, schon physikalisch
durch die interne Verdrahtung vorhanden ist.
Schlussfolgernd kann man sagen, dass so eine Transistorschaltung ob einzeln oder mehrfach integriert in einem Treiberbaustein wie dem ULN2803 nicht für die Steuerung von Weichen oder Gleisen ohne galvanische Trennung geeignet ist.
12
1.4. AKTORIK
Abbildung 1.11: Strom durch den Verbraucher R1 der einfachen Transistorschaltung mit
gemeinsamer Masse
Abbildung 1.12: Verdopplung der einfachen Transistorschaltung
13
1.4. AKTORIK
Abbildung 1.13: Strom durch den Verbraucher R1 und R4 der doppelten Transistorschaltung
14
1.4. AKTORIK
Abbildung 1.14: EAGLE Schematic
15
ABBILDUNGSVERZEICHNIS
Abbildungsverzeichnis
1.1 Statischer Störabstand der einzelnen Technologien . . . . . . . . . . . . . . .
3
1.2 Kopplung ATMEGA mit TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
1.3 Kopplung ATMEGA mit CMOS . . . . . . . . . . . . . . . . . . . . . . . . . .
4
1.4 Reed-Kontakt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7
1.5 Schaltung Reed-Kontakt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7
1.6 Auf- und Entladevorgang der Kapazität . . . . . . . . . . . . . . . . . . . . . .
9
1.7 Bode-Diagramm Frequenzgang . . . . . . . . . . . . . . . . . . . . . . . . . .
9
1.8 Einfache Transistorschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . .
10
1.9 Strom durch den Verbraucher R1 der einfache Transistorschaltung . . . . . .
11
1.10 Einfache Transistorschaltung mit gemeinsamer Masse . . . . . . . . . . . . .
12
1.11 Strom durch den Verbraucher R1 der einfachen Transistorschaltung mit gemeinsamer Masse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13
1.12 Verdopplung der einfachen Transistorschaltung . . . . . . . . . . . . . . . . .
13
1.13 Strom durch den Verbraucher R1 und R4 der doppelten Transistorschaltung .
14
1.14 EAGLE Schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15
16
TABELLENVERZEICHNIS
Tabellenverzeichnis
1.1 Elektrische Eigenschaften der I/O-PINs . . . . . . . . . . . . . . . . . . . . .
3
1.2 Störabstand TTL und CMOS bei VCC = 5 V . . . . . . . . . . . . . . . . . . .
3
1.3 Ein- und Ausgangsströme der einzelnen Technologien . . . . . . . . . . . . .
5
1.4 ISP-Schnittstelle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5
1.5 Einstellung Anzahl Züge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6
17