Signalübergangszeit - ra.informatik.tu

Grundlagen der Rechnertechnologie
Sommersemester 2010 – 12. Vorlesung
Dr.-Ing. Wolfgang Heenes
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 1
Inhalt
1. Logikfamilien
2. Die Ausgangsstufen von TTL-Schaltkreisen
3. Realisierung mit Feldeffekttransistoren
4. Zusammenfassung und Ausblick
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 2
Logikfamilien
I
Schaltungen zur Realisierung von Komponenten in Rechnersystemen
I
Logische Verknüpfungen wie AND und OR können mittels mechanischer
Schalter realisiert werden. Selbst NOT kann noch mit einem Schalter und
einem Widerstand realisiert werden.
I
Relais, Röhren: Die Lebensdauer mechanischer Schalter (z. B. Relais) ist sehr
begrenzt. Außerdem sind die Umschaltzeiten relativ groß. Elektronenröhren
lassen durch den hohen Stromverbrauch keine hohe Integrationsdichte zu
und haben ebenfalls eine sehr beschränkte Lebensdauer.
I
Bipolortransistoren, Feldeffekttransistoren
I
Aus diesen beiden Typen sind eine Vielzahl von Logikfamilien entstanden
I
Zur Erinnerung: z. B. Bipolartransistoren können in drei verschiedenen
Grundschaltungen betrieben werden
I
Bei allen Technologien: Anwendung als Schalter
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 3
Logikfamilien
Kenngrößen
I
I
Kenngrößen: Die Eigenschaften eines Schalters bestimmen auch die Kriterien
oder Kenngrößen von realien Schaltern und Verknüpfungsgliedern.
Diese sind:
I
I
I
I
I
Signalpegel
Signallaufzeit
Signalübergangszeit
Leistungsaufnahme
Integration
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 4
Logikfamilien
Signalpegel
I
Schaltglieder werden zu Schaltnetzen vereinigt. Von einem Schaltglied
werden dann mehrere nachfolgende angesteuert, die als Last(widerstand) auf
die Höhe der Ausgangsspannungen zurückwirken.
I
Einige weitere Einflüsse, die eine Änderung der Ausgangsspannung bewirkt.
I
Exemplarstreuungen, Temperatureinflüsse, Übersprechen von anderen
Leitungen
I
Diese Einflüsse nennt man auch Störspannung
I
Da es schwierig ist, eine konstante Spannung zu generieren, hat man
Pegelbereiche eingeführt, die die Werte der binären Schaltvariablen
darstellen.
I
Es gibt zwei Bereiche: High und Low
I
Der Bereich dazwischen sollte schnell „durchlaufen“ werden.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 5
Logikfamilien
Statischer Störspannungsabstand
I
Der Störspannungsabstand einer Schaltkreisfamilie kennzeichnet die
Sicherheit der Signalübertragung gegenüber Störspannungen und ist eine
wichtige Eigenschaft der Schaltkreisfamilie. Er ist die Spannungsdifferenz
zwischen garantierter Ausgangsspannung und geforderter
Eingangsspannung desselben logischen Pegels. Dies nennt man auch die
Toleranz der Logikpegel, d. h. ein in gewissen Grenzen veränderter
Logikpegel wird immer noch sicher erkannt.
I
Grafische Darstellung...
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 6
Logikfamilien
Statischer Störspannungsabstand
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 7
Logikfamilien
Signalübergangszeit und Signallaufzeit
I
I
Elektronische Schalter benötigen Zeit, um von einem Schaltzustand in den
anderen zu gelangen.
Hauptursache für diese Zeitverzögerung ist die kapazitive Eigenschaft der
Bauelemente
I
I
Bipolartransistor: Basis-Emitter pn-Übergang
Unipolartransistor: Gate-Oxid-Substrat Schichtfolge
I
Signalübergangszeit beschreibt die Flankensteilheit eines Ausgangsimpulses
vom Zustand L ⇒ H oder H ⇒ L.
I
Die Signallaufzeit gibt die Impulsverzögerung zwischen dem Eingang und
dem Ausgang an.
I
Reminder: Drittes Labor
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 8
Logikfamilien
Realisierung mit Bipolartransistoren
I
Widerstands-Transistor-Logik (RTL1 ) Realisierung eines NOR Gatters.
Verlustleistung
Gatterlaufzeit
1
Resistor-Transistor-Logic
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 9
PV = 5 mW
tpd = 25 ns
Logikfamilien
Realisierung mit Bipolartransistoren
I
Verknüpfungsglieder mit bipolaren Transistoren bilden u. a. die
Schaltkreisfamilien TTL2 und ECL3 .
I
In der TTL-Familie werden die Transistoren im Übersteuerungsbereich
betrieben in ECL im aktiven Verstärkerbereich.
I
Deshalb spricht man auch von gesättigten und ungesättigten
Schaltkreisfamilien.
I
Es gibt noch einige andere Familien: DTL, LSL usw.
2 Transistor-Transistor-Logic
3
Emitter Coupled Logic
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 10
Logikfamilien
Realisierung mit Bipolartransistoren
I
Transistor-Transistor-Logik (TTL) NAND Gatter
Verlustleistung
Gatterlaufzeit
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 11
PV = 10 mW
tpd = 10 ns
Logikfamilien
Realisierung mit Bipolartransistoren
I
I
Die Eigenschaften eines TTL-Schaltkreises werden durch einige typische
schaltungstechnische Konzepte erreicht
Dies sind:
I
I
I
I
I
I
Multi-Emitter-Realisierung von T1
Normal-, Inversbetrieb von T1
Gegentaktenddtufe T3, T4
Hubdiode D
Multi-Emitter-Transistor T1 bewirkt eine UND-Verknüpfung der
Eingangssignale.
Betriebsbereiche
I
I
Normalbetrieb
Inversbetrieb
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 12
Logikfamilien
Realisierung mit Bipolartransistoren
I
Normalbetrieb: liegt vor, wenn ein oder mehrere Emitter-Eingänge von T1 auf
L-Pegel liegen.
I
Inversbetrieb: liegt vor, wenn alle Emitter-Eingänge auf H-Pegel liegen.
I
Über R1 fließt ein Basisstrom durch T1 nach T2, Spannung am Eingang von
T2 wird größer
I
Der Wechsel von Normalbetrieb und Inversbetrieb hat zur Folge, dass T1
immer durchgesteuert ist.
I
Im Normalbetrieb fließt der Basisstrom IB 1 zu den Eingängen, die auf L-Pegel
liegen.
I
Im Inversbetrieb fließt er zur Basis von T2.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 13
Logikfamilien
Realisierung mit Bipolartransistoren
I
I
Die Gegentaktendstufe bestehend aus R4, T3 und T4 gewährleistet einen
geringen Ausgangswiderstand sowohl bei H- als auch bei L-Pegel am
Ausgang.
Bei jedem Pegelzustand ist ein Transistor gesperrt und der andere leitend
I
I
bei H-Pegel am Ausgang ist T3 leitend und T4 gesperrt
bei L-Pegel ist T4 leitend und T3 gesperrt
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 14
Logikfamilien
Realisierung mit Bipolartransistoren
I
Liegen ein (oder alle) Eingänge auf L-Pegel, dann fließt über R1 ein
Basisstrom zu dem Emittereingang(-eingänge), der auf L-Pegel liegt.
I
T1 arbeitet dann im Sättigungsbereich und UCE ist etwa 0,2 Volt. Damit ist T2
gesperrt.
I
Über R2 kann ein Basisstrom nach T3 fließen.
I
Weil T2 sperrt fließt über R3 kein Strom, der einen Spannungsabfall
verursacht würde.
I
Nach T4 kann deshalb kein Basisstrom fließen, T4 sperrt
I
Da T4 sperrt und T3 leitend ist, liegt der Ausgang auf H-Pegel
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 15
Logikfamilien
Realisierung mit Bipolartransistoren
I
Liegen alle Eingänge auf H-Pegel, dann arbeitet T1 im Inversbetrieb.
I
Kollektorstrom von T1 fließt in die Basis von T2.
I
Emitterstrom von T2 verursacht an R3 einen Spannungsabfall (0,7 V) und es
fließt ein Basisstrom nach T4.
I
Transistor geht in die Sättigung ⇒ Ausgangsspannung ist ungefähr 0,2 Volt
I
Ohne Diode D würde der Emitter von T3 auf 0,2 Volt liegen und da die Basis
von T3 auf 0,9 Volt liegt würde T3 aktiv normal.
I
Aus diesem Grund wird durch die Hubdiode D das Potential des Emitters auf
0,9 Volt angehoben und T3 sperrt.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 16
Logikfamilien
Realisierung mit Bipolartransistoren
I
Totem-Pole-Ausgang
Er besitzt sowohl gegen Versorgungsspannung, als auch gegen Masse einen
Schalttransistor. Dies bewirkt, daß der Ausgangswiderstand für beide
Logikpegel sehr gering ist. Genau einer der beiden Transistoren ist jeweils
leitend. Das Verbinden von Ausgängen ist verboten.
UV
GND
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 17
Logikfamilien
Ausgangsstufen von TTL-Schaltkreisen
I
Open-Collector-Ausgang
Er besteht aus einer Emitter-Grundschaltung. Der Kollektor ist direkt
herausgeführt und intern nicht verschaltet. Das bedeutet, dass der Ausgang
selbst nur in der Lage ist, eine niederohmige Verbindung mit Masse
herzustellen. Um einen High-Pegel zu erreichen, muss der Ausgang über
einen entsprechend dimensionierten Widerstand („pull-up Widerstand“) mit
der Versorgungsspannung verbunden werden. Das erlaubt ebenfalls das
Verbinden von mehreren Ausgängen, die sogar gleichzeitig aktiv sein dürfen.
UV
GND
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 18
Logikfamilien
Realisierung mit Feldeffekttransistoren
I
I
I
I
I
I
Inverter mit Feldeffektransistor und einem Widerstand ist bekannt
CMOS-Inverter ist im dritten Labor vermessen worden
Etwas komplexere Logikschaltungen in CMOS
Beispiel: NAND-Gatter in CMOS-Technik.
Boolesche Funktionen: Verschaltung von PMOS-Transistoren ergibt das
Pull-Up-Netzwerk (PUN)
Verschaltung von NMOS-Transistoren ergibt das Pull-Down-Netzwerk (PDN)
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 19
Logikfamilien
Realisierung mit Feldeffekttransistoren
I
Betrachten des Beispiel ergibt, dass eine Konjunktion einer Serienschaltung
von NMOSFETs entspricht.
I
Die Disjunktion entspricht einer Parallelschaltung
I
Man sagt auch, PUN und PDN sind zueinander duale Netzwerke
I
Anwendung von De Morgan um PDN aus PUN zu gewinnen.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 20
Logikfamilien
Realisierung mit Feldeffekttransistoren
I
Realisierung eines AND-Gatters
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 21
Logikfamilien
Realisierung mit Feldeffekttransistoren
I
Entwickeln sie ein CMOS-Logikgatter, dass die Funktion Y = A · (B · C + D · E )
implementiert.
I
Alle Literale stehen in nicht negierter Form zur Verfügung.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 22
Logikfamilien
Vergleich CMOS-Typen
I
Verlustleistung und Gatterlaufzeit
Verlustleistung (Standard)
Verlustleistung (High Speed)
Gatterlaufzeit (Standard)
Gatterlaufzeit (High Speed)
I
PV
PV
tpd
tpd
= 0, 3 µW /kHz
= 0, 5 µW /kHz
= 90 ns
= 10 ns
Beachte: Verlustleistung hängt nur von der Transitionshäufigkeit ab.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 23
Logikfamilien
Vergleich TTL – CMOS Pegel
Eigenschaft
Bezeichnung
Betriebsspannung UV
Eingangspegel:
HIGH
LOW
Ausgangspegel:
HIGH
LOW
TTL
CMOS
74xx oder 74xxx
4.75-5.25 V
4xxx oder 4xxxx
A-Serie: 3-12 V
B-Serie: 3-18 V
> 2.0 V
< 0.8 V
> 70% UV
< 30% UV
> 2.4 V
< 0.5 V
> 90% UV
< 10% UV
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 24
Pass-Transistor-Logik
I
Effiziente Schaltungstechnik
I
TN1 wird als Pass-Transistor (PT) betrieben. Ist N4 = 0 sperrt der Transistor
und der Ausgang ist hochohmig.
I
Ist N4 = 1 wird der Transistor leitend und CL aufgeladen.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 25
Transmission-Gate-Logik
I
Transmission-Gate (TG) verringert das Problem.
I
Gesamtwiderstand der Anordnung sowohl für steigende Flanke als auch
fallende Flanke ist annährend konstant.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 26
Anwendung von Transmission-Gate-Logik
I
PTs und TGs werden z. B. in FPGAs für das programmierbare Verbinden der
Verdrahtungsleitungen verwendet.
I
PTs und TGs können auch zur Realisierung von Schaltfunktionen verwendet
werden.
I
Statt 14 Transistoren werden mit TGs nur sechs Transistoren benötigt.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 27
Anwendung von Transmission-Gate-Logik
I
Tri-State-Treiber
I
Verschiebung der beiden MOSFETs des TGs in den Inverter
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 28
Anwendung von Transmission-Gate-Logik
I
Tri-State-Treiber
I
Pull-Up und Pull-Down-Widerstände werden durch Serienschaltung
verdoppelt, Verzögerungszeiten vergrößern sich
I
Vereinfachung möglich: Besserer Platzbedarf
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 29
Taktzustandsgesteuerte Latches
I
Taktzustandsgesteuerte Latches
I
D-Latch besteht aus einer Rückkopplungsschleife, die durch einen Multiplexer
auftrennbar ist
I
Ausgangsinverter werden benutzt, um die Rückkopplung von der externen
Last zu entkoppeln
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 30
Taktflankengesteuerte Flip-Flops
I
Taktflankengesteuerte Flip-Flops
I
Reagiert auf steigende Flanke
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 31
Taktflankengesteuerte Flip-Flops
I
Taktflankengesteuerte Flip-Flops
I
Vertauschen der Takteingänge an den TGs lässt sich ein Flip-Flop
konstruieren, das mit der fallende Flanke Daten übernimmt.
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 32
SRAM-Speicherzellen
I
SRAM-Speicherzellen
I
6-T-Zelle, 5-T-Zelle, Zellgröße entscheidend für Speicherdichte
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 33
Zusammenfassung und Ausblick
I
Logikfamilien
Nächste Vorlesung behandelt
I
Meßtechnik, Ausblick
6. Juli 2010 | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 34