dspace cover page - ETH E-Collection

Research Collection
Doctoral Thesis
Technologie und Modellierung monolithisch integrierter
Photodioden, LEDs und MESFETs zur Realisation
optoelektronischer integrierter Schaltkreise
Author(s):
Thelen, Klaus
Publication Date:
1994
Permanent Link:
https://doi.org/10.3929/ethz-a-001388720
Rights / License:
In Copyright - Non-Commercial Use Permitted
This page was generated automatically upon download from the ETH Zurich Research Collection. For more
information please consult the Terms of use.
ETH Library
Diss. ETH Nr.10930
Technologie und Modellierung monolithisch integrierter
Photodioden, LEDs und MESFETs zur Realisation
optoelektronischer integrierter Schaltkreise
ABHANDLUNG
zur Erlangung des Titels
DOKTOR DER TECHNISCHEN WISSENSCHAFTEN
der
EIDGENÖSSISCHEN TECHNISCHEN HOCHSCHULE ZÜRICH
vorgelegt von
Klaus Thelen
Diplom-Ingenieur, RWTH Aachen
geboren am 2. Juni 1963
in Aachen
(Deutschland)
Angenommen auf Antrag von
Prof. Dr. W. Bächtold (ETH Zürich), Referent
PD Dr. B. D. Patterson (PSI Zürich), Korreferent
1994
i
Inhalt
Abstract .......................................................................................................................v
Kurzfassung ..............................................................................................................vii
Verzeichnis der verwendeten Symbole...................................................................ix
1. Einleitung .....................................................................................................................1
1.1. Optoelektronische integrierte Schaltungen (OEICs) ............................................1
1.1.1. Motivation....................................................................................................1
1.1.2. Historische Übersicht ...................................................................................2
1.1.3. Stand der Technik ........................................................................................6
1.2. Übersicht über die entwickelte OEIC-Technologie..............................................6
1.2.1. Auswahl der geeigneten Bauteile zur Anwendung in OEICs ......................6
1.2.1.1. Verfügbare Bauelemente .....................................................................6
1.2.1.2. Auswahl der geeigneten Bauelemente.................................................8
1.2.2. Die vertikale nipin-Struktur .........................................................................8
1.2.3. Prozeßtechnologie........................................................................................9
1.2.4. Charakterisierung und Simulation .............................................................10
1.2.4.1. Modellierung des MESFETs .............................................................11
1.2.4.2. Elektrische und optische Messungen.................................................11
1.2.4.3. Schaltungssimulation und -optimierung............................................11
1.3. Technologische Restriktionen und zu erwartende "trade-offs" ..........................11
1.3.1. Tiefe Gräben...............................................................................................11
1.3.2. Minimierung des Ausgangsleitwertes ........................................................12
1.3.3. Gegenseitige DC-Beeinflussung der gestapelten Einzelbauteile ...............12
1.3.4. Koppelkapazität .........................................................................................13
1.4. Organisation der Arbeit und des Projektes .........................................................13
1.4.1. Organisation der Arbeit..............................................................................13
1.4.2. Organisation des Projekts...........................................................................13
2. Berechnung der Gleichstromcharakteristik des MESFETs..................................15
2.1 Zusammenfassung ...............................................................................................15
2.2 Motivation ...........................................................................................................15
2.3 Berechnung des Drain-Stromes des MESFETs ...................................................16
2.3.1 Berechnung des Drain-Stromes im inneren Bereich Mi..............................17
2.3.1.1 Berechnung des Drain-Stromes im Bereich konstanter Mobilität......18
2.3.1.2 Berechnung der Potentialverteilung im gesättigten Bereich
des Kanals...........................................................................................21
ii
2.3.2 Bestimmung der Kennlinie des gesamten Bauteils .....................................26
2.4 Diskussion des Backgating-Effekts .....................................................................27
2.4.1 Einfluß der p+-Spannung auf den Drain-Strom ..........................................27
2.4.2 Einfluß des Buffers auf den Ausgangswiderstand ......................................30
3. Technologische Schritte ............................................................................................33
3.1 Aufbau und Herstellung der epitaktischen Schichten..........................................33
3.1.1 Schichtstruktur ............................................................................................33
3.1.2 Die Halbleiterkristallherstellung .................................................................34
3.2 Zusammenfassung der benötigten Technologien.................................................35
3.2.1 Deposition der Kontaktmetalle ...................................................................35
3.2.2 Deposition von Siliziumnitrid.....................................................................36
3.2.3 Reaktives Ionenätzen von Si3N4 ................................................................36
3.2.4 Mesaformation mit magnetfeldverstärktem reaktivem Ionenätzen.............36
3.2.5 Selektives Naßätzen des der n+-Schicht.....................................................37
3.2.6 Naßätzprozeß der Verdrahtungs-Metalle ....................................................37
3.3 Beschreibung der Prozeßschritte .........................................................................38
3.3.1 Deposition der ohmschen Kontakte. ...........................................................39
3.3.2 Trockenätzen des ersten Mesas...................................................................39
3.3.3 Si3N4 Deposition und 1. Kontaktöffnung ..................................................40
3.3.4 Schottky Gate Fabrikation...........................................................................40
3.3.5 Begrenzung des Kanalbereichs durch MERIE............................................41
3.3.6 Grabenätzung und Nitridbeschichtung........................................................41
3.3.7 Öffnung der Kontaktfenster und Fertigung der Verdrahtungsschicht.........42
3.3.8 Aufbau der Photodiode ...............................................................................43
3.3.9 Aufbau der LED..........................................................................................44
4. Verhalten der Bauelemente ......................................................................................46
4.1 Meßtechnische Grundlagen .................................................................................46
4.1.1 Messung des Großsignalverhaltens.............................................................46
4.1.2 Messung von Kleinsignalen ........................................................................46
4.1.2.1 Definition der Streuparameter ............................................................47
4.1.3 Messung der Streuparameter des MESFETs...............................................47
4.1.4 Messung der Kleinsignalparameter bei LED und Photodiode ....................51
4.2 Verwendete Proben..............................................................................................52
4.3 Verhalten der LED...............................................................................................53
4.3.1 Elektrooptisches Großsignalverhalten der LED..........................................54
4.3.2 Kleinsignalverhalten der LED.....................................................................60
4.4 Verhalten der Photodiode ....................................................................................62
iii
4.5 Verhalten der MESFETs......................................................................................65
4.5.1 Gleichstromparameter des MESFETs.........................................................65
4.5.2 Kleinsignalverhalten des MESFETs ...........................................................69
5. Optoelektronischer "Smart Pixel" ..........................................................................74
5.1 Aufbau und DC Verhalten ...................................................................................74
5.2 Transientes Verhalten ..........................................................................................76
5.3 Anwendung..........................................................................................................77
6. Simulation der Einzelkomponenten.........................................................................79
6.1 Simulation der LED.............................................................................................79
6.2 Simulation der Photodiode ..................................................................................81
6.3 Simulation des MESFETs ...................................................................................83
7. Schlußbemerkungen..................................................................................................89
Literaturverzeichnis.................................................................................................91
Anhang ...........................................................................................................................97
Berechnung des Potentialverlaufs in Streifendioden ..........................................97
Dank ..........................................................................................................................99
Lebenslauf ..............................................................................................................101
iv
v
Technology and Modeling Monolithically Integrated Photodiodes,
LEDs, and MESFETs for the Realization of Optoelectronic
Integrated Circuits
Abstract
Optoelectronic integrated circuits (OEICs) were realised by monolithically integrating
MESFETs, pin-Photodiodes and surface emitting LEDs. As an example a threshold
amplifier with optical in- and output is presented.
The devices were realised in an epitaxial GaAs/GaAlAs material system. The LED
layers consist of a quantum-well double-heterostructure grown on a n-doped GaAs
substrate and capped with a highly p-doped contact layer. This is followed by a slightly
p-doped GaAs buffer layer, the n-type MESFET channel, a GaAlAs etch-stop-layer and
a highly n-doped contact layer. The p-n junction between the contact-layer and the ndoped MESFET layers is used as a photodiode.
The MESFETs were isolated by mesa etching. The photodiodes and LEDs were
electrically and optically isolated in a second etch step. After deposition of the n-contact
metals and subsequent annealing, the structure was passivated with a laterally structured
silicon nitride layer. A second metallization is used for the first wiring level, as a pmetal for the photodiodes and the LEDs, as a Schottky-gate-metal, and to connect the
p+-contact layer lying beneath each MESFET. After the deposition of an additional
passivation layer, a second wiring metal was deposited. The common cathodes of the
LEDs are contacted by a n-metallization which was deposited on the substrate side of
the chip.
The electrical behaviour of the MESFET is influenced by the voltage which is applied to
the p+-backgating-contact of the MESFET. To quantitatively determine this backgating
effect an analytical two-section model was developed to describe the potential
distribution in the MESFET channel below the gate contact. The model also considers
the voltage drop across the gate-drain and gate-source path. The backgating effect is
negligible if a thick buffer and a low doped buffer-layer is used. If the buffer doping is
Ni<1016 cm-3 and the buffer thickness is larger than 500 nm the backgating
transconductance becomes less than 20 % of the gate transconductance.
The individual devices showed the following characteristics: The OEIC-MESFETs with
1 µm gate length have a transconductance of 80 mS/mm. The threshold voltage is 1.2 V. The measured transit frequency is 1.2 GHz. The photodiode has a responsivity of
0.65 A/W and an area capacitance of 2.5 pF/(100 µm)2. The emission wavelength of the
LED is 790 nm with a spectral width of 35 nm (FWHM). The maximal power efficiency
of a 100x100 µm2 sized LED is 1 % at 10 mA drive current.
SPICE equivalent circuits were developed describing the individual devices. To
simulate the MESFETs, the well established Curtice-I model was modified by adding an
additional voltage source to the internal gate node which is controlled by the
backgating-source voltage. The developed equivalent circuit of the photodiode includes
the parasitic LED lying beneath it.
vi
The optoelectronic threshold amplifier has a differential input stage consisting of two
photodiodes. The input stage is followed by a symmetrical driver unit for the LED. The
threshold is controlled by the current through an additional LED which is optically
coupled to one of the input photodiodes. With this circuit an optoelectronic gain of
3.5·103 was achieved. The switching energy is 6 pJ, the switching power varies between
5 and 80 nW depending on the chosen reference light intensity. The dissipated electrical
power of the circuit is 30 mW.
vii
Kurzfassung
Mit einer monolitischen Integration von MESFETs, pin-Photodioden und oberflächenemittierenden Leuchtdioden (LEDs) wurden optoelektronische integrierte Schaltkreise
(optoelectronic integrated circuits, OEICs) realisiert. Als Beispiel wird ein Schwellwertverstärker mit optischem Ein- und Ausgang demonstriert.
Die Integration der Bauelemente wurde mit einer epitaktischen GaAs/GaAlAs Struktur
auf einem n-dotierten GaAs Substrat realisiert: Die zuunterst liegenden LED-Schichten
bestehen aus einer Quantenfilm-Doppel-Heterostruktur und sind mit einer p+-KontaktSchicht abgeschlossen. Darauf folgt eine schwach p-dotierte GaAs Buffer-Schicht. Auf
diese ist der MESFET-Kanal, eine GaAlAs Ätzstopschicht und eine n+-Kontakt-Schicht
aufgebracht. Der p-n Übergang zwischen der Kontakt-Schicht der LED und den ndotierten Schichten des MESFETs wird als Photodiode benutzt.
Die MESFETs wurden durch Ätzung von Mesas elektrisch isoliert. Die elektrische und
optische Isolation der Photodioden und LEDs erfolgte in einem zweiten Ätzschritt. Nach
der Deposition der n-Kontaktmetalle für Source, Drain und die Kathoden der
Photodioden und deren Einlegierung wurden die Oberflächen der Bauteile durch eine
lateral strukturierte Siliziumnitrid-Schicht passiviert. Eine weitere Metallisierung diente
sowohl als Verdrahtungsschicht, als auch als p-Kontaktmetall für die Photodioden und
die LEDs, als Schottky-Gate-Metall sowie zur Kontaktierung der unterhalb eines jeden
MESFETs befindlichen p+-Kontaktschicht. Nach der Deposition einer weiteren
Passivierungsschicht wurde zum Abschluß ein zweites "Verdrahtungsmetall"
aufgebracht. Die gemeinsame Kathode der LEDs wurde über eine auf der Rückseite des
Chips aufgebrachte Metallisierung kontaktiert.
Das elektrische Verhalten des MESFETs wird durch das am p+-Kontakt angelegte
Backgating-Potential mitbestimmt. Zur quantitativen Beschreibung dieses Effektes
wurde ein analytisches Modell entwickelt. Es beschreibt die Potentialverteilung im
Kanal unter dem MESFET-Gate in einem Zwei-Sektionen-Modell und berücksichtigt
den Spannungsabfall der Gate-Source- und Gate-Drain-Strecke. Um eine möglichst
kleine Beeinflussung des Drainstromes durch die Backgating-Spannung zu erreichen,
muß die Buffer-Dotierung Ni tief und die Bufferdicke xi groß sein. Bei Ni<1·1016cm-3
und xi>500 nm ist die Backgating-Steilheit kleiner als 20 % der Gate-Steilheit.
Es wurden folgende charakteristische Daten der einzelnen Bauteile ermittelt: Die im
OEIC realisierten MESFETs zeigen bei einer Gate-Länge von 1 µm eine Steilheit von
80 mS/mm. Die Schwellspannung liegt bei -1.2 V. Die Transitfrequenz beträgt 1.2 GHz.
Die Photodiode zeigt bei einer Wellenlänge von 850 nm eine Responsivität von
0.56 A/W und eine spezifische Kapazität von 2.5 pF/(100 µm)2. Die Wellenlänge der
100x100 µm2 großen LED beträgt 790 nm bei einer spektralen Emissionslinienbreite
von 35 nm (FWHM). Die Leistungseffizienz beträgt 1 % bei 10 mA Treiberstrom.
Es wurden SPICE Ersatzschaltbilder (ESB) zur Beschreibung der Einzelkomponenten
entwickelt. Zur Simulation der MESFETs wurde das Curtice-I-Modell unter
Berücksichtigung des Backgating-Effekts modifiziert. Hierzu wurde dem internen GateKnoten eine spannungsgesteuerte Spannungsquelle hinzugefügt, deren Wert sich
proportional zur Backgating-Source-Spannung ändert. Das ESB der Photodiode
berücksichtigt die darunter befindliche LED.
viii
Der optoelektronische Schwellwertverstärker besitzt eine aus zwei Photodioden
bestehende differentielle Eingangsstufe. Dieser folgt eine symmetrische Treiberstufe für
die LED. Der Schwellwert läßt sich durch den Strom einer zusätzlichen LED steuern,
die optisch an die erste Photodiode gekoppelt ist. Mit dieser Schaltung wurde eine
maximale optoelektronische Verstärkung von 3.5·103 erreicht. Die Schaltenergie beträgt
6 pJ, die Schaltleistung beträgt je nach Schwellwert zwischen 5 und 80 nW. Die
elektrische Verlustleistung der Schaltung beträgt 30 mW.
ix
Liste der verwendeten Symbole
a ......................................................Kanaldicke
ai .....................................................komplexe elektromagnetische Welle
An ....................................................Koeffizienten (Gl. 2.13)
bi .....................................................komplexe elektromagnetische Welle
C .....................................................Kapazität allgemein
CC ...................................................Chipkapazität
Cext ..................................................Bias-T Kapazität
C1; C2; C3 .......................................Konstanten zur Bestimmung der Ausdehnung der
Raumladungszone im unteren Kanalbereich
C1I; C2I; C3I; C1II; C2II; C3II ............Konstanten zur Bestimmung von V2
const................................................Konstante zur Bestimmung der Fourierkoeffizienten
Esat ..................................................Sättigungsfeldstärke
f.......................................................Frequenz
Ey ....................................................Feld in y-Richtung
Fn ....................................................Fourier-Koeffizienten
g ......................................................Steilheit des MESFETs
gback .................................................Backgating-Steilheit des MESFETs
i; i0; I ..............................................Strom, allgemein
ID .....................................................Drain-Strom
jy ......................................................Stromdichte in y-Richtung
K .....................................................Konstante Gl. 2.15
L......................................................Gatelänge / Induktivität, allgemein
Ld ....................................................Bahnlänge Gate-Drain
Lm ....................................................Bias-T Induktivität
Ls .....................................................Bahnlänge Gate-Source
L1;L2 ...............................................Länge des linearen / gesättigten Bereichs unter dem
Gate
n ......................................................Brechungsindex / natürliche Zahl
N .....................................................Dotierung allgemein (Donatoren positiv)
NA ....................................................p-Dotierung in der p+-Schicht
ND ...................................................n-Dotierung im Kanal
Ni.....................................................p-Dotierung im Buffer
P......................................................Leistung allgemein
x
q ......................................................Elementarladung
r ......................................................komplexer Reflexionsfaktor
rd .....................................................differentieller Ausgangswiderstand
Rmeß .................................................Meßwiderstand
sik ....................................................komplexe Streuparameter
t.......................................................Zeit allgemein
V; V0, v, v0.......................................elektrisches Potential/Spannung allgemein
V1 ....................................................Allgemeine Lösung der Poissongleichung
V2 ....................................................Spezielle Lösung der Poissongleichung
Vb ....................................................Spannungsdifferenz
und Kanalpotential
zwischen
Backgatingkontakt
Vbi ...................................................'Built in' Potential des p-n Überganges im GaAs
Vbs ...................................................externe Backgating-Source-Spannung
Vbsi ..................................................interne Backgating-Source-Spannung
Vds ...................................................externe Drain-Source-Spannung
Vdsi ..................................................interne Drain-Source-Spannung
Vgs ...................................................externe Gate-Source-Spannung
Vgsi ..................................................interne Gate-Source-Spannung
VL1L2 .................................................Spannungsabfall
MESFETs
im
gesättigten
Bereich
des
Vsat ..................................................Sättigungsgeschwindigkeit
Vp ....................................................Pinch-Off Spannung
x ......................................................x-Koordinate, allgemein
xbs; xb1; xb2; xb; xp ...........................Ausdehnung der Backgating-Raumladungszone im
Kanal
xp .....................................................Ausdehnung der Backgating-Raumladungszone in
p+-Schicht
xg1; xgs .............................................Ausdehnung der Gate-Raumladungszone im Kanal
xi .....................................................Dicke der Bufferschicht
xi’.....................................................Dicke der Verarmungszone in der Bufferschicht
xn .....................................................Ausdehnung der Raumladungszone im unteren
Kanalbereich
xng ...................................................Ausdehnung der Raumladungszone im unteren
Kanalbereich am Übergang in den gesättigten
Bereich
xi
xn2 ...................................................Ausdehnung der Raumladungszone im unteren
Kanalbereich,
dort
wo
die
BackgatingRaumladungszone gerade die p+-Schicht berührt
xp .....................................................Ausdehnung der Raumladungszone in der p+Schicht
y ......................................................y-Koordinate (y=0 am Übergang vom Kanal zur
Bufferschicht)
y’.....................................................Verschobene y-Koordinate: y’=y-L1
Z......................................................Gatebreite
Z0 ....................................................Wellenimpedanz
αn ....................................................Koeffizient (Gl. 2.13)
δ ......................................................Dicke der leitende Schicht im gesättigten Teil des
MESFET-Kanals
ε ......................................................ε0εr Permeabilität von GaAs
φB ....................................................Barrierenpotential des Schottky-Gates auf GaAs
ϕn ....................................................Phasenwinkel
µ e ....................................................Elektronenbeweglichkeit im Kanal
τ ......................................................Zeitkonstante, allgemein
ρ ......................................................Raumladung, allgemein
σ......................................................Leitfähigkeit
ω .....................................................Kreisfrequenz
1
1. Einleitung
In Abschnitt 1.1 dieses Kapitels wird ein Überblick über optoelektronische integrierte
Schaltungen (optoelectronic integrated circuits, OEICs) gegeben. Es werden die
wesentlichen Anwendungen erklärt und ein Literaturvergleich früherer Aktivitäten auf
dem Gebiet der OEICs und dem heutigen Stand der Forschung gegeben. Im zweiten
Unterabschnitt werden gängige elektronische und optoelektronische Bauteile verglichen
und auf ihre potentielle Eignung zum Einsatz in OEICs geprüft. Die Funktion der in
dieser Arbeit verwendeten Bauelemente und ihre technologischen Fertigungsschritte
werden kurz zusammengefaßt. In Abschnitt 1.3 werden die technologischen
Restriktionen dargelegt und notwendige Abwägungen zur Optimierung des Systems
vorgenommen. Schließlich wird in Sektion 1.4 der Aufbau der Arbeit und des Projekts
dargestellt.
1.1 Optoelektronische integrierte Schaltungen
(OEICs)
In optoelektronischen integrierten Schaltungen werden aktive elektronische und
optoelektronische Bauteile monolithisch integriert. Dabei werden Photodetektoren und
Lichtquellen wie Laser, Leuchtdioden (LEDs) oder Lichtmodulatoren mit elektronischen
Elementen wie Transistoren, Thyristoren oder ähnlichen elektronischen Schaltelementen
kombiniert.
1.1.1 Motivation
Die Hauptanwendung von OEICs besteht darin, Licht als Träger von Information zu
verwenden. Dies bietet gegenüber dem Einsatz elektrischer Signale folgende Vorteile:
- Beim Übertragen von Licht über Glasfasern oder durch den freien Raum ist die
Bandbreite in der Praxis nur durch die maximale Schalt-Geschwindigkeit der
Lichtquellen und der Photodetektoren beschränkt. Die Kanalbandbreite selbst
liegt im allgemeinen einige Größenordnungen über der rein elektrischer
Verbindungen.
- Durch die Linearität der Maxwell-Gleichungen können sich Lichtstrahlen im
freien Raum wechselwirkungsfrei durchdringen. Dies erlaubt die Realisierung
komplizierter dreidimensionaler Verbindungsmatrizen [1.34].
- Prozessor-Einheiten, deren Informationsaustausch über Licht erfolgt, dürfen
auf unterschiedlichem elektrischen Potential betrieben werden. Dies
vermindert störende parasitäre Reaktanzen und vermeidet ein Übersprechen
der verbundenen Untereinheiten.
- Störeinflüsse durch elektromagnetische Felder auf die Signalleitung sind bei
optischen Übertragungsleitungen irrelevant.
1. Einleitung
2
Es existieren drei Ansätze zur Realisierung optischer Verbindungen zwischen elektronischen Prozeßeinheiten:
1) Der Einsatz von Hybridschaltkreisen: Insbesondere die Technik des 'Flip-Chip
Bondings' erlaubt die Realisierung einer großen Dichte von
Informationskanälen [1.2]. Das epitaktische 'lift-off'-Verfahren [1.27] ist eine
vielversprechende Technik, die es ermöglicht, Bauteile unterschiedlicher
Halbleitersysteme quasi-monolithisch zu integrieren.
2) Die monolithische Integration von Lichtquellen oder Photodetektoren mit
entsprechender Ansteuer- oder Auswertelektronik: Dieser Ansatz erlaubt
jedoch ausschließlich eine Schreib- oder eine Lesefunktion der Untereinheiten.
Hierzu existiert eine Reihe von Veröffentlichungen über optoelektronische
Empfängerschaltungen, die im 1...100 GHz-Bereich arbeiten [1.6], [1.7],
[1.30]. Desweiteren existieren verschiedene Publikationen über die Integration
von Lichtquellen, wie Laser oder LEDs zusammen mit Treiberelektronik, oder
Logik [1.8]-[1.9].
3) Die monolithische Integration der drei Komponenten Lichtquelle (oder
Modulator), Detektor und elektronische Komponenten: Eine Möglichkeit
besteht in der Realisierung optoelektronischer "Smart Pixels". Diese sind in
Matrizen angeordnete unabhängige Schaltungen, die Logik-, Verstärker-,
Schalt- oder andere nichtlineare Operationen auf einfallende Lichtsignale
anwenden können. Ein System idealer Smart Pixels vereinigt die Vorzüge der
Optik in der Kommunikationstechnik wie große Bandbreite und hohe
Parallelität mit dem Vorteil des hohen Grades an Funktionalität der Elektronik
in der Informationsverarbeitung [1.1]. Eine monolithische Integration von
OEICs ist prinzipiell weniger aufwendig als die Realisation hybrider Systeme,
sofern sie im industriellen Maßstab stattfindet. Zudem entfällt teilweise der bei
optischen Hybrid-Lösungen auftretende Justageaufwand.
Der in dieser Arbeit demonstrierte Smart Pixel, ein Operationsverstärker mit optischem
Ein- und Ausgang, ist als Grundelement von optisch verbundenen zellularen Systemen
verwendbar. Es soll hier gezeigt werden, daß optoelektronische Grundelemente dieser
Art mit größtenteils bekannten Techniken und Bauelementen monolithisch integriert
werden können.
1.1.2 Historische Übersicht
InP/GaInAsP- und GaAs/GaAlAs-basierte Halbleiter haben in einem großen Bereich des
Mischunsverhältnisses einen direkten Bandübergang. Daher lassen sich damit im
Gegensatz zu Silizium neben elektronischen Bauelementen wie Dioden und
Transistoren auch elektrooptische Bauteile wie Laser oder LEDs herstellen.
1951 erkannte Goryunova daß III-V Verbindungen mit Zink-Blende-Struktur Halbleiter
seien. Im März 1953 kam es in den USA zur ersten Diskussion über die einzigartigen
Eigenschaften von III-V Verbindungshalbleitern beim 'American Physical Society
Meeting' in Durham, North Carolina [1.3]. Stimulierte Emission wurde zuerst bei 78 K
von Nathan et al. 1962 beobachtet [1.4]. Mead schlug 1966 als erster einen MetallHalbleiter Feldeffekt-Transistor (metal-semiconductor field-effect-transistor, MESFET)
vor [1.5]. Miller war der erste, der das Konzept der "Integrierten Optik" entwickelte, bei
dem Lichtquellen und Dünnfilm-Wellenleiter miteinander integriert wurden [1.14]. Die
Forschungsgruppe um A. Yariv demonstrierte 1978 als erste eine experimentelle Arbeit
1. Einleitung
3
über OEICs durch die erfolgreiche Integration eines kantenstrahlenden Halbleiter-Lasers
mit einem Gunn-Effekt Logikelement auf einem semi-isolierenden GaAs-Substrat
[1.15].
In den folgenden 10 Jahren war die Aktivität im Bereich der OEICs relativ klein; es
existieren nur einzelne Veröffentlichungen über optische Empfangs- und Sendebausteine. Mit Beginn der neunziger Jahre stieg die Zahl der Publikationen jedoch drastisch
an. In Tab. 1 sind die repräsentativen Veröffentlichungen in chronologischer
Reihenfolge gegeben, die von OEICs mit optischen Ein- und Ausgangsbausteinen
berichten (Mehrere Veröffentlichungen einer Guppe über den selben Typ eines OEICs
sind nur einmal erwähnt).
M. Yust et al. waren die ersten, die alle drei Komponenten; Detektor, Verstärker und
Lichtquelle auf demselben Chip realisierten. Hierzu wurde eine Laserstruktur auf einem
semi-isolierenden GaAs-Substrat gezüchtet und die n-dotierte Schicht der Struktur als
MESFET-Kanal benutzt. Bei Lichteinfall auf den Spalt zwischen Gate und den
ohmschen Kontakten eines MESFETs erhöht sich die Kanalleitfähigkeit. Dieser Effekt
wurde zur Photodetektion ausgenutzt. Zwei weitere MESFETs dienten als Treiber für
den Laser [1.16].
Matsueda und Nakamura gelang es 1984, einen kantenstrahlenden Fabry-Perot-Laser
monolithisch mit Monitordiode und Treiberelektronik zu realisieren [1.10]. Hierzu
wurde eine GaAs/GaAlAs-Laser-Struktur auf ein semi-isolierendes GaAs-Substrat mit
MESFET-Kanalschicht aufgebracht. Die MESFET-Kanäle wurden durch IonenImplanation erzeugt. Ein aktiver Wellenleiter in der Laserstruktur wurde hierzu
naßchemisch in zwei Sektionen unterteilt. Außen wurden die Teilbereiche durch
Bruchkanten begrenzt. Eine Wellenleitersektion wurde als Laser benutzt, die andere
bildete rückwärts vorgespannt die Monitordiode.
Beneking realisierte eine einfache GaAs/GaAlAs-Struktur, bestehend aus einer DoppelHeterostruktur (DH)-oberflächenemittierenden LED, die auf einem HeterostrukturPhototransistor (HPT) aufgewachsen wurde [1.9]. Ein von der Transistorseite her
einfallender Lichtstrahl erzeugt einen Photostrom im HPT, der die darüberliegende LED
treibt. Mögliche Anwendungen liegen im Bereich der Bildübertragung vom
langwelligen einfallenden Licht in den kurzwelligen emittierten Wellenlängenbereich.
Drei Jahre später entwickelte Sasaki ein vergleichbares Bauelement [1.31]. Eine oberflächenemittierende InGaAsP DH LED wurde hierzu auf eine HPT-Struktur
aufgebracht. Da das von der LED emittierte Licht in der Basis-Region des Phototransistors absorbiert wird und dort einen Photostrom generiert, zeigt der Baustein
optisches Hysteresis-Verhalten und ist damit prinzipiell für Speicheranwendungen
verwendbar.
Nach sechs Jahren (1990) wurde von Matsueda et al. eine 32x32 Matrix von optisch
bistabilen Schaltern publiziert, in der eine ähnliche Struktur verwendet wurde [1.12]. Im
Experiment konnte die Funktion als optischer Speicherbaustein demonstriert werden.
1. Einleitung
4
Zahl
der
Einh
Struktur
Light
Light
PHOTO
MESFET
MESFET
fmax
Substrat/
Epitaxie
Schichten
Lichtdetektor
Elektron.
Komponenten
realisierte
Funktionen
Epi
taxie
Jahr der
Publikation
Autor/
Referenz
1
≈660 MHz
Si-GaAs/
GaAlAs
Kanten
strahllaser
PhotoMESFET
MESFETs
optischer
Repeater
LPE
Nov. 1979 Yust et al.
[1.16]
≈100
keine
Messung
n-GaAs/
GaAlAs
oberfl.
emit.
LED
Photo
Photo
Transistor Transistor
Image
Converter
LPE
April 1981 Beneking
et al.
[1.9]
1
≈1GHz
SI-GaAs/
GaAlAs
Kanten
strahlllaser
reverse
biased
Laser
LPE
März 1984 Matsueda
et.al
[1.10]
keine
Messung
n-InP/
InGaAsP
oberfl.
emit.
LED
HPT
bistabiler
Schalter
(mit
optischer
Hysterese)
LPE
Juni 1984 Sasaki
et al.
[1.31]
10x10
keine
Messung
SI-GaAs/
GaAlAs
oberfl.
emit.
LED
HPT
optisches
Schwellwert
Element
LPE
MBE
MOVPE
1989
Kim
et al.
[1.28]
1
keine
Messung
n-GaAs/
GaAlAs
MQW
VCSEL
HPT
Kaskadierb.
optischer
Schwellw.
verstärker
MBE
1991
Olbright
[1.11]
p GaAs
p-GaAlAs
nGaAs
n-GaAlAs
n-GaAs
MESFET
Lichtquelle
SI substrate
Au Zn
GaAs
GaAlAs (40%)
GaAlAs (32%)
GaAlAs (35%)
GaAlAs (15%)
GaAs
GaAs
GaAlAs (50%)
LED
absorption layer
phototransistor
substrate
p=1 E19
p=5 E17
n<1E15
n=5E17
n=5E17
n<1E17
p=5E17
n=5E17
≈
Ge Au contact
LASER /
Photo Monitor
GaAs
GaAlAs
GaAlAs
MESFET
2
µm Laser
Treiber und
Gate
MESFETs Monitor
(laser active layer)
n
GaAlAs
GaAs
SI - substrate
(conductve layer)
p-InP
p-InGaAsP
n-InP
n-InGaAsP
n-InP
n-InGaAsP
Input
Light
p-InP
ABSORPTION
OUTPUT
LIGHT
ABSORBER
BASE or
GATE
LED
LAYER
RADIATION
BUFFER
SUBSTRATE&
EMITTER
ACTIVE
LAYER
CONFINING
LAYER
AuGe/Ni/Au
-
CONFINING
LAYER
Pin
Pout
Si3N4
Zn diffusion
n-GaAs
n-AlGaAs
p-GaAs
n-AlGaAs
Cr/Au
HBT
n-GaAs
ud-GaAs
SI GaAs Substrate
SEL
HPT
MQW
base
GaAs/ AlGaAs
sub
collector
light out
p mirror
AlGaAs/AlAs
light in
absorption
n mirror
AlGaAs/AlAs
collector
emitter
conduction band
valence band
-
5
p-InGaAsP
LED
p-InP
InGaAsP
n-InP
n-InP
p-InGaAsP HPT
n-InP
Ti/Au
Si3N4
INPUT
LIGHT
1
2
3
4
5
32 x 32
HBT
HPT
C
B
C
E
p+
PV
N P
PC1
PC2
B
optischer
Schwellw.
Verstärker
LPE
Feb. 1993 Brown
et.al [1.13]
optische
Neuronen
inhibitor.
exhibitor.
MBE
März 1993 Nitta
et al.
[1.19]
MESFETs
HBT
optical
neurons
exhibitor
?
März 1993 Lin
et al.
[1.20]
HPT, R
optisches
NOR
Glied
MBE
Aug. 1993 Song
et al.
[1.18]
MQW
MESFET
p-i-n
Dioden
Modulator
bistabiler
Schalter,
optisches
hysteresis
Glied
MBE
Sept.
1993
PhotoThyristor
Latch
kaskadierbarer
opticher
Schalter
LPNov. 1993 P. Zhou
MOCVD
et al.
[1.24]
oberfl.
emit.
LED
HPT
2x2
5MHz
SI-InP/
InGaAsP
LD
(hybrid)
HPT,
photovol.
Zelle
MSM
E
32x32
keine
Messung
nGaAs/
GaAlAs
oberfl.
emit.
LED
MSMVSPD
?
100 kHz
SI GaAs/
GaAlAs
oberfl.
emit.
LED
HPT
MSM
MESFET
8x8
≈100 MHz
SI-GaAs/
GaAlAs
VCSEL
HPT
42
1MHz
SI-GaAs/
GaAlAs
MQW
p-i-n
diode
modulator
1
keine
Messung
n-GaAs/
GaAlAs
VCSEL
E
4
3
-
Matsuda
[1.12]
HBT, R
2
Layer 1
p+
Juli 1990
n-InP/
InGaAsP
p+
5
E
LPE
1kBbit/s
Au-Sn
n-InP sub.
InP
v=8E15
InGaAsP n=5E16
InP
n=5E17
InGaAs p=1E18
InGaAs n=5E16
bistabiler
Schalter,
optisches
hysteresis
OR Glied
32x32
SI-InP
I out
Vb
I LED
VSPD
Pwrite
Pread
LED
Pout
Pin
n+ GaAs
n AlGaAs
p+
p- GaAs
p- GaAs
Vo
n- AlGaAs
Vb
Vo
n- AlGaAs
n+ GaAs
-
n+ GaAs
n- GaAs
n -GaAs
n-GaAs
Undoped GaAs
GaAs Semi-insulating Substrate
INPUT
OUTPUT
POLYIMID
HPT
LOAD
RESISTOR
VCSEL
HPT
VCSEL
undoped GaAs Substrate
-Vgg
+VDD
Gnd
RTD
FET&BUFFE
n
n
p
MQW
MODULATO
DETECTOR
n
Aull
et al.
[1.17]
MIRROR
LIGHT IN
PHOTOTHYRISTOR
LIGHT OUT
p+
p -AlGaAs
n -GaAs
p+ GaAs
n -GaAs
n+ GaAs
GaAs UNDOPED
VERTICAL CAVITY
SURFACE EMITTING
LASER
AlAs STOP ETCH
p-AlAs/p-AlGaAs MLR1
p-AlAs/p-AlGaAs MLR1
PROTON
IMPLANT
n-AlAs/p-AlGaAs MLR2
n -GaAs BUFFER
+
n -GaAs SUBSTRATE
PROTON
IMPLANT
MQW ACTIVE LAYER
6
Tab.1: Überblick bisher publizierter OEIC Bausteine, die optische Empfänger und Emitter integrieren.
7
J. H. Kim et al. realisierten als erste einen optischen Schwellwertverstärker durch
Integration eines HPTs als Photodetektor, eines Heterostruktur-Bipolartransistors
(HBTs) als Treiber, und einer oberflächenemittierenden LED als Lichtquelle. Es wurde
eine Matrix von 10x10 Verstärkern realisiert, die in optischen neuronalen Netzen
Anwendung findet. Der Vorteil dieser Technologie liegt in der Flexibilität, Schaltungen
beliebiger Funktionen herzustellen.
1.1.3 Stand der Technik
Mit der Etablierung des oberflächenstrahlenden Halbleiterlasers, insbesondere des
'vertical cavity surface emitting lasers' (VCSELs) verstärkte sich Anfang der neunziger
Jahre die Aktivität im Bereich der OEICs entscheidend. Die Integration elektronischer
Bauelemente zusammen mit VCSELs wurde zu einem häufig publizierten Thema
[1.23]-[1.25]. Eine vielversprechende Idee ist das Überwachsen von kommerziellen
VLSI GaAs MESFET-Schaltungen mit Lichtquellen durch Tieftemperatur-Molekularstrahlepitaxie [1.26], [1.33]. Solche optoelektronischen Schaltungen sind insbesondere
für komplexe Operationen und schnelle Datentransfer-Anwendungen geeignet.
Fortschritte wurden auch in der Realisierung kompletter optoelektronischer Systeme
unter Anwendung von OEICs gemacht: So realisierte J. Ohta ein optoelektronisches
neuronales Netzwerk, das in der Lage ist, mit einem 'backpropagation'-Algorithmus
zwölf optische Muster aus je 8x8 Bildpunkten in drei Kategorien zu klassifizieren
[1.19].
1.2 Übersicht über die entwickelte OEIC-Technologie
1.2.1 Auswahl der geeigneten Bauteile zur Anwendung in
OEICs
1.2.1.1 Verfügbare Bauelemente
In Tab.2 sind die gängigen Bauelemente aufgelistet, die für eine Integration in Frage
kommen. Es besteht nun zunächst die Aufgabe, eine geeignete Auswahl von Bauteilen
zu treffen, um die gewünschten OEIC-Funktionen zu erfüllen. Dabei müssen die für ihre
Herstellung benötigten Prozeßtechnologien kompatibel sein.
Photodetektoren:
Verstärker Bauelemente:
Lichtquellen und
-modulatoren:
Interdigitale Schottky Diode
(MSM)
Heterojunction Bipolar
Transistor (HBT)
oberflächenemittierende
LED
pn-Diode
MESFET
Kantenstrahlender Laser
pin Diode
HEMT
'vertical cavity surface
emitting lasers VCSELs'
Phototransistor (HPT,
Photo-MESFET)
Thyristoren
spatialer Lichtmodulator
(SLM)
Tab. 2: Verfügbare Bauelemente, die sich als Grundelemente für OEICs eignen
1. Einleitung
8
MSM-Dioden bestehen aus einer Anordnung interdigitaler Metallfinger auf einer semiisolierenden Halbleiterschicht. Wegen der planaren Struktur und der niedrigen
Dotierung sind die parasitären Kapazitäten sehr klein. Dadurch eignen sie sich
hervorragend zum Einsatz in schnellen optoelektronischen Empfängern. Die
Technologie von MSM-Dioden ist kompatibel mit der MESFET- oder HEMTTechnologie, da diese Bauteile i.allg. auf semi-isolierendem Substraten aufgebaut
werden.
Bei Heterostruktur-Bipolartransistoren (HBT) wird als Emitter ein Halbleiter mit
großem Bandabstand verwendet. Es kann daher die Basis viel höher dotiert werden als
der Emitter, ohne den Emitterwirkungsgrad zu verringern. Dies führt zu einem kleinen
Basis-Widerstand und einer niedrigen Basis-Emitter-Kapazität so daß Transitfrequenzen
im 100 GHz Bereich erreicht werden können [1.35]. Außerdem haben HBTs den
Vorteil, daß sie sowohl zum elektrischen Schalten als auch als Photodetektor verwendet
werden können. Wird eine HBT-Struktur in einem OEIC für beide Funktionen
verwendet, muß jedoch folgender Kompromiß eingegangen werden: Um eine effektive
Lichtabsorbtion zu sichern, sollte die Basis-Länge in der Größenordnung der
Absorptionslänge des Lichts sein (≈1 µm). Dies steht im Gegensatz zur Anforderung an
schnelle HBTs, deren Basis sehr kurz gehalten wird, um den Emitter-Wirkungsgrad zu
steigern.
MESFETs lassen sich mit vielen weiteren Bauelementen kombinieren, da nur Schichten
einer Dotierungspolarität verwendet werden müssen. Sie zeichnen sich außerdem durch
eine hohe Transitfrequenz und durch eine niedrige Rauschzahl aus.
In HEMTs (high electron mobility transistor) befinden sich die Elektronen im
undotierten Material mit niedriger Bandlücke räumlich getrennt von den im Material mit
der größeren Bandlücke befindlichen Dotieratomen. Die laterale Mobilität ist daher sehr
viel größer als im MESFET-Kanal. Sie teilen die meisten Vorteile mit MESFETs,
übertreffen jedoch ihre Charakteristik bezüglich Verstärkung und Geschwindigkeit.
Thyristoren wurden bereits häufig als elektronische Schalter in OEICs verwendet. Ihr
bistabiles Verhalten eignet sich zum Einsatz in Speicherzellen oder als
Schwellwertschalter.
In den ersten OEICs wurden kantenstrahlende Laser aufgrund ihrer relativ einfachen
Technologie verwendet (Spiegelerzeugung durch Brechen des HLs). Sie lassen sich
daher nur schwer in zweidimensionalen Arrays einsetzen. Das macht sie uneffektiv
beim Einsatz für parallele Anwendungen in Matrizen.
Die Pixeldichte wird durch die maximale vom Chip abführbare Wärme begrenzt.
Oberflächenstrahlende LEDs sind vergleichsweise einfach zu integrieren, haben jedoch
nur eine kleine externe Quanteneffizienz (0.5...2 %). Dies führt zu einer niedrigen Zahl
pro Chip realisierbarer Pixel bzw. einem niedrigem "fan-out" (Zahl der Eingänge, die
mit einem Ausgang angesteuert werden können).
Oberflächenemittierende Laser mit vertikalem Resonator (vertical cavity surface
emitting laser, VCSEL) haben sehr geringe Schwellströme (einige mA) und eine hohe
differentielle Quanteneffizienz (10...50 %). Ihr Fernfeld ist schmal (FWHM<10°), die
Kohärenzlänge hinreichend kurz, um Signale mit diffraktiver Optik (z.B. phase matched
fresnel elements, PMFEs) weiter zu verarbeiten. Die Grenzfrequenz liegt im GHzBereich und damit einige Größenordnungen über der von LEDs. VCSELs sind damit die
1. Einleitung
9
optimalen optischen Emitter zum Einsatz in OEICs. Allerdings verlangt ihre Herstellung
das epitaxiale Wachstum zweier verteilter Bragg-Reflektoren auf beiden Seiten der
aktiven Zone. Das Maximum der Spiegelreflektivität muß mit der ResonanzWellenlänge des Spiegelresonators übereinstimmen. Eine weitere Schwierigkeit ist es,
den elektrischen Widerstand der Bragg-Reflektoren klein zu halten, um einen cwBetrieb (continous wave, cw) des Lasers zu gewährleisten.
Die Verwendung räumlicher Lichtmodulatoren (spatial light modulators, SLMs) ist ein
weiterer Ansatz zur Realisierung von optisch passiven Elementen in OEICs. Viele der
gängigen optischen Schalt- und Verbindungs-Technologien dieser Art basieren auf den
multiplen Quantenfilm (multiple quantum well, MQW) SLMs. Ein Bauelement dieser
Art ist das SEED (self-electrooptic-effect-device) [1.29]: Die erhöhte Wechselwirkung
zwischen Elektronen und Löchern in einem solchen zweidimensionalen System führt zu
großen Veränderungen in Transmission bzw. Reflexion einer externen Lichtquelle in
einem schmalen Wellenlängenbereich. Wird ein SEED mit einem Widerstand in Serie
geschaltet, entsteht eine positive Rückkopplung, die ein Schwellverhalten, oder eine
bistabile optische Übertragungscharaktristik erzeugt. Andererseits benötigen SEEDs
immer eine externe kohärente Lichtquelle.
1.2.1.2 Auswahl der geeigneten Bauelemente
In dieser Arbeit wird die Integration von MESFETs, oberflächenstrahlenden LEDs und
Photodioden beschrieben. Die Bauteile wurden vertikal in einer GaAs/GaAlAs nipinStruktur integriert.
Die entscheidenden Zielgrößen der Integration sind eine hohe Leistungseffizienz der
Lichtquellen sowie eine große elektrische Bandbreite der elektronischen Bauteile und
der Photodetektoren. Die nahezu ideale Lichtquelle ist damit der VCSEL. Die
Geschwindigkeit von MESFETs und pin Photodioden ist für Anwendungen bis in den
GHz-Bereich hinein völlig ausreichend. Die Technologie dieser Bauteile ist gut bekannt
und wird bereits im kommerziellen Rahmen angeboten.
Die Integration mit schnelleren Transistoren wie HEMTs oder HBTs ist technologisch
aufwendiger. Die erzielbaren Transitfrequenzen liegen außerdem weit oberhalb der für
parallele Datenverarbeitung üblichen Taktfrequenzen. Die Verwendung dieser Bauteile
ist daher nicht angebracht.
Die zu entwickelnde Prozeßtechnologie des OEICs bei Integration mit einer QW-LED
oder mit einem VCSEL ist prinzipiell gleich, jedoch sind die Ansprüche an das
Kristallwachstum des oberflächenemittierenden Lasers weitaus größer. Der hier vorgestellte OEIC mit LEDs ist daher als eine Vorstufe auf dem Weg zur Integration mit
VCSELs zu betrachten.
1.2.2 Die vertikale nipin-Struktur
Es existieren prinzipiell zwei Möglichkeiten zur monolithischen Integration von
Bauelementen verschiedener Funktion:
1) Die laterale Integration; die Bauteile werden nebeneinander plaziert.
2) Die vertikale Integration; hier werden die Schichten der Bauelemente in einer
"Sandwich"-Struktur übereinander gestapelt.
1. Einleitung
10
Da die verschiedenen Bauelemente aus unterschiedlichen Halbleiterstrukturen bestehen,
verlangt die erste Methode nach Techniken, die es erlauben, lateral Flächen
unterschiedlicher Dotierung bzw. unterschiedlichen Bandabstandes zu realisieren. Zur
Lösung dieses Problems wurden bereits Techniken wie selektives epitaktisches
Wachstum vorgeschlagen [1.32], was jedoch zwei Wachstumszyklen benötigt und damit
kompliziert und teuer ist. Eine alternative Möglichkeit, den Bandabstand lokal zu
verändern, besteht in der lokalen Schichtvermischung (layer disordering) und basiert auf
der Diffusion von Störstellen, oder dem gebietsweise dielektrischen Abdecken
kombiniert mit einer thermischen Behandlung (rapid thermal annealing). Mit diesen
Methoden wurden bereits einige vielversprechende Resultate erzielt [1.21].
Die Methode der vertikalen Integration, bei der die gesamte Schichtstruktur in einem
Wachstumsschritt gezüchtet wird, ist vergleichsweise einfach. Um tiefer gelegene
Schichten freizulegen und zu kontaktieren, werden Mesas geätzt. Zur Isolation der
Bauteile können Ionenimplantation benutzt, oder isolierende Schlitze geätzt werden.
Vom technologischen Standpunkt aus betrachtet, ist daher die vertikale Integration die
naheliegenste Methode zur Entwicklung von OEICs.
Aus diesen Gründen wurde sich in dieser Arbeit für die vertikale Integration der drei
Bauteile mit einer geätzten Isolation entschieden. Die gewählte vertikale Anordnung der
Bauelemente basiert auf folgenden Überlegungen:
Wird optische Kontaktlithographie verwendet, ist eine hohe strukturelle Auflösung nur
für die Bauteile gewährleistet, die sich im oberen Teil der Schichtstruktur befinden. Um
eine große Steilheit und eine hohe Transitfrequenz des MESFETs zu erreichen, ist es
wesentlich, MESFETs mit kurzen Gates und Gate-Source-Strecken herzustellen. Daher
wurden die MESFET-Schichten auf die Oberseite der Struktur plaziert. Aufgrund der im
Vergleich zur Löchermobilität hohen Elektronenmobilität in GaAs und der Möglichkeit,
auf moderat dotiertem n-GaAs sehr leicht Schottky-Kontakte zu fertigen, wurde ein nKanal MESFET verwendet. Eine sogenannte "single-quantum-well separateconfinement heterostructure" (SQW SCH) -Struktur ist als aktive Schichtfolge gut zur
Verwendung von oberflächenemittierenden LEDs geeignet [1.22] (siehe auch Kap. 3.2.1
und 4.3). Die vorliegende n-Schicht des MESFETs und die pin-Struktur der LED legen
es nahe, diese durch Einfügen einer weiteren intrinsischen Schicht zu einer nipinSchichtfolge zu kombinieren. Der so entstandene obere nip-Übergang zwischen dem
MESFET-Kanal und p+-Schicht der LED kann als Photodiode verwendet werden. Die
intrinsische Schicht wird als absorbierende Schicht ausgelegt. Die Möglichkeit, die
Bandkante der LED unabhängig von der Absorptionskante der Photodiode zu kürzeren
Wellenlängen zu verschieben, erlaubt eine effiziente Detektion des von der LED
emittierten Lichts auf demselben Chip und damit die Herstellung optisch kaskadierbarer
Untereinheiten.
1.2.3 Prozeßtechnologie
Der Prozeß basiert auf einer Anzahl von Ätz- und Depositions-Schritten nach einer
jeweils vorausgehenden photolithographischen Strukturierung der Probe mit PhotoResist. Um einen Überblick zu geben, werden die Prozeßschritte hier zusammengefaßt
aufgeführt. In Abb. 1.1 ist ein vereinfachter Querschnitt der drei Bauteile gegeben. In
Kapitel 3.4 werden die einzelnen Prozeßschritte und die Bauteilstrukturen nochmals
ausführlich diskutiert.
1. Einleitung
11
MESFET
Al-Verdrahtung
D
G
S
Schottky Metall PD
n-Metalle
Si3N4
n -Kanal
p- -Buffer/Absorber
p+ Kontakt Schicht
AlGaAs/GaAs
SQW SCH
LED
n-Substrat
p-Metalle
rückseitiger n-Kontakt
Abb.1.1: Vereinfachter Querschnitt des OEICs mit MESFET, Photodiode und Leuchtdiode.
1. Deposition der n-Kontakte auf der Rückseite des Wafers
2. Deposition der ohmschen Drain- und Source-Kontakte und Einlegierung
3. Mesaätzung mit Magnetfeld-verstärktem reaktivem Ionenätzen (magnetronenhanced reactive ion etching, MERIE) zur Isolation der individuellen
MESFETs
4. Deposition von Si3N4 als Isolator mittels Plasma-unterstützter chemischer
Gasphasen-Deposition (plasma enhanced chemical vapour deposition,
PECVD)
5. Öffnung von Kontakt-Fenstern im Silizium-Nitrid mit reaktivem Ionenätzen
(reactive ion etching, RIE) und einem naß-chemischen Ätzverfahren
6. Deposition der p-Metalle und gleichzeitig der Schottky-Gates der MESFETs
7. Ätzen von tiefen Gräben (MERIE), um die Bauteile elektrisch und optisch
voneinander zu isolieren
8. Erneute Si3N4-Deposition als elektrische Isolationsschicht mit PECVD
9. Kontaktfenster-Öffnung mit RIE
10.Deposition der Verdrahtungsmetalle Ti/Al und Strukturierung durch Naßätzen
1.2.4 Charakterisierung und Simulation
Im Rahmen dieser Arbeit wurde mit den genannten Bauelementen ein optoelektronischer Schwellwertverstärker realisiert. Einzelne Bauteile unterschiedlicher
Geometrie wurden charakterisiert, ein physikalisches Modell des MESFETs aufgestellt
und ausgewertet. Es wurden SPICE-Modelle für die Einzelbauteile erstellt mit deren
Hilfe sich komplexe Schaltkreise optimieren lassen.
1. Einleitung
12
1.2.4.1 Modellierung des MESFETs
Zur Optimierung der Schichtstruktur des MESFETs und des Buffers wurde eine
Modellierung durchgeführt, die mit Hilfe eines Zwei-Sektionen-Modells das
Gleichstromverhalten des MESFETs beschreibt (Kap. 2)
1.2.4.2 Elektrische und optische Messungen
Zur Optimierung elektrooptischer Schaltkreise wird der Fertigungsprozeß mehrmals
durchlaufen. Dies erlaubt eine iterative Optimierung von Epitaxie und
Prozeßtechnologie. Nach bestimmten Zwischenschritten während des Prozeßablaufs
sollten als 'on-line'-Prozeßkontrolle gezielt Messungen vorgenommen werden. Dies
ermöglicht beispielsweise eine frühzeitige Prüfung der ohmschen Kontakte oder der
Elektronenmobilität im Kanal. Die Charakterisierung am Ende des Prozesses bietet
außerdem die Grundlage zur Erstellung der Ersatzschaltbilder zur Verwendung in
Schaltungssimulatoren.
Die Standard-Messungen bzw. Meßgeräte sind:
DC Strom-Spannungs(I-V)-Charakteristik
-HP4142B Parameter Analysator
DC Strom-Lichtleistungs (L-I)
Charakteristik der LED
-Anritsu ML 910B power meter
Spektralverteilung der LED
-ANDO AQ 6312 B spectrum analyzer
Spektrale Responsivität η(λ)
-Optronic Laboratories optical radiation
measurement system
AC Kleinsignal S-Parameter-Messung
-HP8753C Vektor Netzwerk-Analysator
AC Kleinsignal elektrooptische Messungen -HP8753C Vektor Netzwerk-Analysator
1.2.4.3 Schaltungssimulation und -optimierung
Mit Hilfe der o. a. Messungen war es möglich, die Eignung des Prozesses für die
Realisierung spezifischer Schaltungen zu prüfen. Es wurde das "integrated circuit
characterization and analysis program" (IC-CAP) von Hewlett-Packard benutzt. Dieses
Programm kann auf diverse Schaltungssimulatoren zurückgreifen und ist in der Lage,
SPICE-Parameter eines Ersatzschaltbildes (ESB) an Meßresultate anzupassen. Mit Hilfe
dieses Programmes wurden die ESB der Einzelbauteile mit ihren parasitären Elementen
entwickelt, und deren Parameter extrahiert.
1.3 Technologische Restriktionen und zu erwartende
"trade-offs"
1.3.1 Tiefe Gräben
Bei der Integration der Bauteile in einer vertikalen Anordnung müssen die einzelnen
Bauelemente gegeneinander isoliert werden. Neben der rein elektrischen Isolation ist ein
optisches Übersprechen zu vermeiden. Implantationstechniken dienen der elektrischen
Isolation, erhöhen jedoch nicht die Absorptionslänge im Halbleiter. Daher wurde
1. Einleitung
13
entschieden, ein Mesa-Isolationsverfahren zu verwenden und tiefe Gräben zwischen die
zu isolierenden Bauteile zu ätzen, die zuerst mit einem elektrischen Isolator und dann
mit einer undurchsichtigen Metallschicht (Ti/Al) beschichtet werden.
Zur Realisierung von Schaltungen müssen nun die Verdrahtungsmetalle durch diese
Gräben geführt werden. Je tiefer der Graben, um so schwieriger ist eine dichte
Metallisierung der Stufen. Es wurde daher eine Technologie entwickelt, die ein
isotropes Ätzen schräger Stufen und eine scharfe Strukturierung der Metalle auf dieser
Topologie erlaubt (siehe Kap. 3.2.4 und 3.2.6).
1.3.2 Minimierung des Ausgangsleitwertes
Die Gates konventioneller Mesa-isolierter MESFETs überlappen den Kanalbereich
lateral und werden bis auf das semi-isolierende Material hinunter gelegt. In dem hier
beschriebenen Prozeß ist dies nicht möglich: Eine Überlappung des Gates über die
Mesa-Kanten würde zu einer Kontaktierung der p+-Schicht führen und damit Gate und
p+-Schicht kurzschließen. Die Gate-Breite muß also kleiner als der durch den Mesa
definierte Bereich bleiben. Dies führt jedoch zu parasitären Strompfaden, die am Rand
des Mesas am Gate vorbeiführen. Um die Leckströme zu verringern, existieren zwei
Möglichkeiten: Bei der ersten Methode nach Abb. 1.2b wird das Gate als Ätzmaske
verwendet, um den Kanal an den Enden des Gates mittels eines Trockenätzverfahrens
zu entfernen. Dieses Verfahren wird in Kap. 3.4.5 ausführlich beschrieben. Es erfordert
jedoch einen zusätzlichen lithographischen Schritt. Bei der zweiten Methode (Abb1.2c)
wird das Gate ringförmig um den Source-Kontakt herumgelegt. Nachteilig ist hier die
Vergrößerung der Gate-Source-Kapazität.
konventionell Mesaisolierter MESFET
OEIC MESFETs
in zusätzlichem
Schritt geätzt
GATE
Si3N4
GATE
Kanal
GATE
GATE
S
S
S
D
D
D
a) Gate überlappt Mesa
b) Gate als zusätzliche
Mesamaske verwendet
c) Ringförmige
Gate-Anordnung
Abb 1.2: Methoden zur Reduktion parasiärer Ströme a) konventionelle Lösung für Mesa-isolierte
MESFETs, b) und c) Methoden, die im OEIC-Prozeß angewandt wurden.
1.3.3 Gegenseitige DC-Beeinflussung der gestapelten Einzelbauteile
Unter jedem MESFET befindet sich eine LED-Struktur, eine p+-Schicht und eine
intrinsische (schwach p-dotierte) Buffer-Schicht. Der MESFET-Kanal ist demnach
teilweise von der Rückseite her verarmt. Falls die p+-Schicht metallisiert ist, kann dieser
Kontakt als Gate eines parasitären "Junction FETs" betrachtet werden. Der MESFET ist
daher ein Bauteil mit vier Anschlüssen (bzw. fünf Anschlüsse, falls die unter dem
1. Einleitung
14
Bauteil befindliche LED mitberücksichtigt wird). Im allgemeinen ist es wünschenswert,
den Einfluß dieses "Backgating-Effekts" möglichst gering zu halten, denn die p+Spannung läßt sich wegen der darunter liegenden LED nur innerhalb eines bestimmten
Spannungsbereichs beliebig wählen. Eine ausführliche Abhandlung findet im
theoretischen Teil statt (Kap. 2, insbesondere Kap.2.4)
1.3.4 Koppelkapazität
Um eine hohe Arbeitsfrequenz der Schaltungen zu ermöglichen, sollten die parasitären
Reaktanzen der MESFETs klein gehalten werden. In dem hier beschriebenen Prozeß ist
die Kapazität zwischen den ohmschen Kontakten (Source und Drain) und dem
Backgating-Anschluß neben der Gate-Drain- und der Gate-Source-Kapazität
dominierend. Weiterhin kann es zu einem elektrischen Übersprechen über das Substrat
kommen. Um die Backgating-Kapazität zu vermindern, kann die Buffer-Dotierung tief
und seine Schichtdicke groß gewählt werden. Dies erhöht jedoch die Schwierigkeit einer
guten Stufenbedeckung der Verdrahtungsmetalle. Hier muß ein Kompromiß gefunden
werden.
1.4 Organisation der Arbeit und des Projektes
1.4.1 Organisation der Arbeit
Die Arbeit unterteilt sich in 7 Sektionen. Nach dieser Einleitung wird im theoretischen
Teil (Kapitel 2) der Einfluß der p+-Schicht auf das Verhalten der DC-Charakteristik des
MESFETs diskutiert. Das dritte Kapitel erläutert die verwendeten Technologien und
beschreibt die einzelnen Herstellungsschritte. In Kapitel 4 werden die Meßergebnisse
der Einzelbausteine diskutiert und die benötigte Meßtechnik erklärt. Das fünfte Kapitel
demonstriert die Funktion eines realisierten optoelektronischen Schwellwertverstärkers.
Im sechsten Kapitel werden schließlich die SPICE Erstazschaltbilder der Einzelbauteile
erläutert. Kapitel 7 gibt einen Vergleich der Ergebnisse mit publizierten OEICs und
einen Ausblick auf eine mögliche Fortsetzungen des OEIC Projektes und auf Ziele,
deren Realisierung für die Zukunft erwartet werden kann.
1.4.2 Organisation des Projekts
Diese Arbeit ist am Paul Scherrer Institut, Zürich entstanden. Dort wurden die Projektplanung, die Reinraumtechnololgie und sämtliche Messungen ausgeführt. Die Arbeit
wurde vom Institut für Feldtheorie und Höchstfrequenztechnik der ETH Zürich
betreuend begleitet. Das OEIC-Projekt ist im April 1992 von drei Doktoranden initiiert
worden: Dirk Leipold, Urs Kehrli und dem Autor. Zu dieser Zeit existierten bereits
einige vom Autor entwickelte Arrays individuell adressierbarer oberflächenemittierender LEDs. Im Sommer 1993 konnte die Funktion des ersten im Paul Scherrer
Institut gefertigten MESFETs gezeigt werden. Aufbauend auf die Resultate und
Erfahrungen dieser zwei Projekte, deren Ergebnisse hier nicht präsentiert werden,
startete die Integration von MESFETs, LEDs und Photodioden im Herbst 1992. Im
Sommer 1993 konnte erstmals die Funktion der Einzelbauteile auf einem Chip
demonstriert werden. Im Sommer 1994 wurden schließlich verschiedenste optoelektronische integrierte Schaltungen vorgestellt.
1. Einleitung
15
Da die Aktivitäten in der Gruppe sehr unterschiedlich waren, werden die Themen, deren
Behandlung vorwiegend in der Verantwortlichkeit des Autors lagen, ausführlicher
behandelt. Dies sind im wesentlichen die theoretischen Betrachtungen des MESFETs,
Entwicklung der Ersatzschaltbilder, die elektrischen und optischen DC-und ACMessungen sowie Teile der Prozeßentwicklung. Obwohl die Entwicklung der
Reinraumprozesse einen großen Teil der Zeit aller Beteiligten in Anspruch nahm, wird
der technologische Teil bewußt kurz gehalten, da es sich vorwiegend um den Ausbau
und die Anpassung von Standard-Prozessen handelt.
1. Einleitung
16
2. Berechnung der Gleichstromcharakteristik des
MESFETs
2.1 Zusammenfassung
Der MESFET ist hinsichtlich des Schaltungsentwurfs das komplexeste Bauelement des
OEICs. In diesem Kapitel werden die Gleichungen hergeleitet, die eine Bestimmung der
Kennlinie des entwickelten MESFETs erlauben, unter Berücksichtigung parasitärer
Erscheinungen. Hierzu gehören der Einfluß des an den p+-Kontakt angelegten Potentials
auf den Drain-Strom (Backgating-Effekt) sowie Gate-Source- und Gate-DrainBahnverluste (vgl. Abb. 2.1). Der Kanalbereich unter dem Gate wurde in zwei Sektionen
unterteilt. Im Bereich nahe der Source wurde eine eindimensionale Feldbetrachtung
durchgeführt. Im Bereich nahe dem Drain wurde die zweidimensionale
Potentialverteilung mittels einer Fourierreihe entwickelt. Es wurde die Auswirkung von
Dicke und Dotierung des Buffers auf die Steilheit und Ausgangsleitfähigkeit des
MESFETs ermittelt. Dabei zeigt sich, daß eine niedrige p-Dotierung der Bufferschicht
(Ni<1⋅1016cm-3) und eine ausreichende Dicke (>0.4 µm) die wesentlichen
Anforderungen an die Schichtstruktur sind, um eine hinreichend kleine Beeinflussung
der Transistorfunktion durch den Backgating-Effekt zu gewährleisten.
2.2 Motivation
Im Gegensatz zu herkömmlichen MESFETs, die im wesentlichen aus einem leitenden
(n-dotierten) Kanal- und einer isolierenden (intrinsischen) Bufferschicht bestehen, wird
bei dem in dieser Arbeit verwendeten Transistor die Charakteristik deutlich durch das
Potential am p+-Kontakt mitbestimmt. Eine negative Spannung (Backgatingspannung)
+
Vbs, die extern zwischen der p -Schicht und dem Source-Kontakt angelegt wird, schnürt
den Kanal des Transistors zusätzlich von der Rückseite her ab und reduziert den DrainStrom. Dieser Einfluß hängt sehr stark von der Struktur der Bufferschicht ab: Je höher
die p-Dotierung und je kleiner die Schichtdicke des Buffers ist, um so größer wird der
Einfluß des Backgating-Potentials auf den Drain-Strom (Backgating-Effekt). Beim
Züchten des Kristalls aus der Gasphase kommt es häufig zu einem Nachlaufen der ZnDotierung aus der hochdotierten p-Schicht in die darüberliegende idealerweise
intrinsische Schicht, so daß meist eine Restdotierung in der Größenordnung
p≈0.1...5·1016 cm-3 im Buffer bestehen bleibt.
Ein Backgating- oder Sidegating-Effekt wurde in der Literatur bereits häufig diskutiert.
In diesen Betrachtungen interessiert man sich jedoch vorwiegend für den Einfluß des
Potentials eines MESFETs auf den Drain-Strom eines benachbarten MESFETs. Es
handelt sich also hierbei um nin-Übergänge, deren Einfluß beispielsweise von tief
liegenden Störstellen in der intrinsischen Schicht beeinflußt ist [2.3],[2.4]. In [2.5] ist
die Simulation von Silizium JFETs mit einer Gate- und einer Backgating-Junction
diskutiert, also einer physikalisch ähnlichen Struktur. Allerdings geht es dabei um semiempirische Studien und Modulationstechniken zur Einbindung in Schaltungssimulatoren, deren Parameter an gemessene Daten angepaßt werden müssen.
4. Verhalten der Bauelemente
17
Für eine Optimierung der Struktur ist es nun wesentlich, eine Vorhersage über das
elektrische Verhalten des Bauteils machen zu können. Für den Einsatz in elektronischen
Schaltungen ist daher die Berechnung des Drain-Stromes in Abhängigkeit der DrainSource-, Gate-Source-, und Backgating-Source-Spannungen (Vds;Vgs;Vbs) entscheidend.
Insbesondere interessieren charakteristische Werte wie Steilheit oder Schwellspannung.
Für den Entwickler ist es darüber hinaus wichtig, den Einfluß von Schwankungen im
Herstellungsprozeß abschätzen zu können.
Um von der Bauteilstruktur zur IV-Kennlinie zu gelangen, können kommerzielle
Programme verwendet werden, die die Potentialverteilung an definierten Stellen im
Bauteil mit Hilfe numerischer Verfahren berechnen. In dem hier vorgestellten Verfahren
wird die Potentialverteilung soweit wie möglich analytisch berechnet. Damit dies zu
einer Lösung führt, müssen gezielte Vereinfachungen getroffen werden. Das führt zu
einer Reduktion der Genauigkeit, es bietet dem Anwender jedoch einen besseren
Einblick in das Device-Verhalten und läßt qualitative Vorhersagen auch ohne explizite
Ausführung der Rechnung zu.
2.3 Berechnung des Drain-Stromes des MESFETs
Zur Berechnung des Drain-Stromes der hier untersuchten Struktur wird der MESFET in
drei Sektionen unterteilt und die Kennliniengleichungen der so entstandenen drei
Einzelbauteile ermittelt. Die Halbleiter-Metall-Übergänge an Source- und DrainKontakten werden durch die Widerstände Rs und Rd repräsentiert. Anhand der
Kirchhoffschen Gesetze kann aus diesen Komponenten mit Hilfe numerischer Verfahren
die Kennlinie des Gesamtbauteils ermittelt werden.
S
y
D
G
x
n-Kanal
B
p- Buffer
p+ Schicht
LED Schichten
I
II
III
G
S
Rs
Ms
Mi
Md
Rd
D
B
Abb. 2.1: MESFET mit Backgating Kontakt. Die Verarmungszonen sind schraffiert eingezeichnet. Die
Berechnung der Kennlinie erfolgt über die Kirchhoffchen Gleichungen aus der Serienschaltung dreier
FETs sowie den Drain- und Source-Kontaktwiderständen.
Abb. 2.1 zeigt vereinfacht den Schichtaufbau des MESFETs: Die Verarmungszonen sind
schraffiert eingezeichnet. Sektion I ist die Gate-Source Strecke und wird ausschließlich
von der Buffer-Seite her verarmt. Hierbei wurde vorausgesetzt, daß sich an der Gate-
3. Technologische Schritte
18
Seite (Oberseite) des Kanals nur wenige Oberflächenladungen befinden, so daß die
Verarmung des Kanals von dort her vernachlässigt werden kann. Die dazu notwendigen
technologischen Maßnahmen werden im Kapitel 3.4.4 beschrieben. Das Verhalten
dieser Sektion wird durch einen Junction-FET (JFET) Ms beschrieben. Die gleiche
Annahme wurde für den JFET Md getroffen, der das Verhalten der Gate-Drain Strecke
charakterisiert. Sektion II ist der Bereich des Bauteils, über den im Normalbetrieb der
größte Anteil der Spannung abfällt und wird durch den internen FET Mi beschrieben. Mi
ist eine Mischung aus MESFET und JFET, dessen Kanal von Ober- und Unterseite her
verarmt wird. Die Berechnung seiner Strom-Spannungscharakteristik ist daher
aufwendiger und wird im folgenden Abschnitt erklärt.
2.3.1 Berechnung des Drain-Stromes im inneren Bereich Mi
In Abb 2.2a) ist der interne MESFET Mi detailliert dargestellt. Zur Berechnung wird er
in zwei Sektionen IIa und IIb zerlegt (vgl. [2.2]). Die Längen dieser Sektionen L1 bzw.
L2 sind zunächst unbekannt. Nachdem die Spannungscharakteristik der beiden
Sektionen analytisch gelöst wird, kann durch Anpassung der Spannungen der beiden
Modelle der Übergangspunkt iterativ ermittelt werden.
Gate
a
Vgsi
V(y)
n-Kanal
vsat
xi
Vbsi
x
y
L1
L2
IIa
IIb
y=L1
p- Buffer
p+ Schicht
y=L
Abb. 2.2a: Querschnitt des internen MESFETs mit Definition der internen Spannungen. In Sektion IIa
herrscht konstante Mobilität, in Sektion IIb bewegen sich die Elektronen mit konstanter Geschwindigkeit
vsat.
In der Sektion IIa gelte die "gradual channel" Approximation [2.7]: Im Kanalbereich gilt
für die Gradienten der lateralen und vertikalen Felder in den Verarmungszonen
qN D
∂ 2V ∂ 2V
∂ 2V
2
»
und
damit
∇
V
(
x
,
y
)
≈
=−
. Wobei ε die elektrische Permeabilität
2
2
2
∂x ∂y
∂x
ε
des GaAs ist (ε=ε0⋅εr), q ist die Elementarladung und ND die über den Kanalquerschnitt
konstante Donatordichte. Der Zusammenhang zwischen Spannungsabfall im Kanal und
Kanalstrom läßt sich dann aus dem Kanalquerschnitt und der Kanalleitfähigkeit über das
Ohmsche Gesetz (in differentieller Form) ermitteln. Es gilt: jy=σ⋅Ey.,wobei jy die
Stromdichte in y-Richtung ist, σ die Leitfähigkeit des Halbleiters und Ey das
longitudinale Feld im Kanal. Die Ausdehnung der Raumladungszonen läßt sich über
4. Verhalten der Bauelemente
19
die eindimensionale Lösung der Poissongleichung und der Ladungsneutralität ermitteln.
Diese Betrachtung gilt unter den folgenden Voraussetzungen:
1) Die Länge der Sektion IIa muß die Kanalhöhe a weit übersteigen: L1»a. In den
untersuchten Strukturen ist L≈2...5 µm und a=100...200 nm, die Länge L2 ist
wie später gezeigt wird sehr kurz, es gilt L1≈L. Die Bedingung ist daher gut
erfüllt.
2) Die Elektronenmobilität µ e sei im Bereich IIa konstant.
3) Der Übergang vom leitenden Kanalbereich zur Raumladungszone sei abrupt.
Der leitende Bereich der Sektion IIa verengt sich mit zunehmendem y, daher werden die
Elektronen beschleunigt und erreichen an der Stelle y=L1 die kritische Geschwindigkeit
vsat, bei der sie in das erste Nebenminimum des Leitungsbandes übergehen können. Dort
ist die effektive Elektronenmasse deutlich größer als im Hauptminimum. Die
Elektronenbeweglichkeit ist daher bei hohen Feldern viel kleiner. Die
Wahrscheinlichkeit des Überganges eines Elektrons in das Nebenminimum steigt mit
der Zunahme des elektrischen Feldes. Es gehen also nicht gleichzeitig alle Elektronen in
das Nebenminimum über, sondern es existiert ein Übergangsbereich, in dem die
differentielle Mobilität negativ wird [2.1]. Im Bereich IIb ist daher die Annahme eines
linearen Zusammenhangs zwischen Feld und Driftgeschwindigkeit nicht mehr zur
Berechnung des Potentialverlaufs geeignet. Außerdem erlaubt das hohe longitudinale
Feld keine eindimensionale Betrachtung mehr, die Poissongleichung muß zweidimensional gelöst werden.
Für kleine Drain-Source-Spannungen respektive kleine Drain-Ströme erreichen die
Elektronen bis zum Kanalende noch nicht die Sättigungsgeschwindigkeit. Für diesen
Fall wird die IV-Charakteristik des gesamten inneren Bereich bereits durch die "gradual
channel" Theorie beschrieben. Übersteigt Vds die pinch-off-Spannung Vp, muß zwischen
den Bereichen IIa und IIb unterschieden werden.
Die internen Spannungen werden wie folgt festgelegt: Vgsi ist die interne Gate-SourceSpannung und definiert sich als Potentialdifferenz zwischen dem Gate-Kontakt und dem
Source-seitigen Ende des Kanals. Ebenso definiert sich Vbsi als interne BackgatingSource-Spannung. Die Kanalspannung V(y) ist das Kanalpotential wiederum bezogen
auf das Source-seitige Ende des Kanals. Es sind ND Kanaldotierung, Ni die Dotierung
im Buffer, NA die Dotierung der p+-Schicht.
Im folgenden werden nacheinander die Gleichungen der Bereiche IIa und IIb hergeleitet.
2.3.1.1 Berechnung des Drain-Stromes im Bereich konstanter Mobilität
a) Berechnung der Dicke xg und xb der Verarmungszonen
Zunächst wird der Bereich 0<y<L1 betrachtet. Die Höhe der Verarmungszone unter dem
Schottky-Gate xg berechnet sich zu [2.6]:
x g ( y) =
2ε
Φ B + V ( y) − Vgsi ,
qN D
(
)
(Gl. 2.1)
wobei Φ B das Barrierenpotential des Schottky Kontaktes ist ( Φ B ≈0.7 V für GaAs).
3. Technologische Schritte
20
Gate
xgs
a
xg1
xb2
xbs
xi
xb1
x
y
y=y2
y=0
y=L1
y’
y’=L2
y’=0
Abb. 2.2b: Querschnitt des internen MESFETs. Ausdehnung der Raumladungszonen am Source-Eingang
(xb1und xg1) , bei y=y2 (xb2) und beim Übergang in den gesättigten Bereich y=L1 (xbs und xgs). Die
Definition y'=y-y2 wird in Kapitel 2.3.1.2 angewendet.
Kanal
Zur Berechnung der Höhe der p-seitigen (unteren) Raumladungszone xb(y) wird im
unteren Teil der p-p--n Struktur des MESFETs eine rechteckige RaumladungsVerteilung angenommen (Abb.2.3).
E
p+ Schicht Buffer
V
-qNi -a
-xb
-qNA
qND
ρ
xi’
xi
xp
Vb
x
x
x
Raumladung Fall 1)
Raumladung Fall 2)
q · Dotierung
Abb.2.3: Potential, Elektrisches Feld und Raumladung im p-p--n Übergang. Die Raumladungen werden
kastenförmig angenommen, daraus resultiert ein parabolischer Potentialverlauf. Bei der Berechnung
wird zwischen Fall 1 (Ausdehnung der Raumladungszone bis in den p+-Bereich hinein) und Fall 2
(Ausdehnung der Raumladungszone endet im Buffer) unterschieden.
ρ
.
ε
Die Raumladungsdichte ρ ist stückweise konstant und entspricht dem Produkt aus
Die Poissongleichung läßt sich so durch Integration lösen. Es gilt überall ∇ 2V = −
4. Verhalten der Bauelemente
21
Dotierstoffkonzentration und Elementarladung. Die Spannungsdifferenz Vb zwischen
Backgating-Kontakt und Kanalspannung ergibt sich daher durch zweimalige Integration.
Es muß jedoch noch eine Fallunterscheidung getroffen werden:
Fall 1: Der schwach dotierte Bereich ist vollständig ausgeräumt und die Verarmungszone reicht in den p+-Bereich hinein. Die Spannungsdifferenz ist somit:
xp
q
Vb = − ∫ N ( x )( x − xb )dx − Vbi + Vbsi
ε − xb
(Gl. 2.2a)
Vbi ist das ‘built-in’ Potential von GaAs. Aus der Ladungsneutralität ergibt sich:
ND·xb=Nixi+NA·(xp-xi). Wobei xi die Dicke der p -Schicht ist und xp das Ende der
Raumladungszone in der hochdotierten p-Schicht. N(x) ist die jeweilige
Dotierstoffdichte mit positivem Vorzeichen für Donatoren und negativem Vorzeichen
für Akzeptoren.
Fall 2: Die Raumladungszone reicht nicht bis an die p+-Schicht heran und Vb berechnet
sich wie folgt:
x’
q i
Vb = − ∫ N ( x )( x − x b )dx − Vbi + Vbsi
ε − xb
(Gl. 2.2b)
Die Ladungsneutralität ergibt hier: ND·xb=Nixi’ wobei xi’ die Ausdehnung der Raumladungszone in die intrinsischen Schicht ist. Der Übergang von Fall 1 zu Fall 2 ist bei
y=y2. Dort gilt:
xb=xb2=xiNi/ND .
(Gl.2.3)
Nach Ausführung der Integration ergibt sich damit der Zusammenhang zwischen
Raumladungsausdehnung im Kanal und Vb:
Vb =
C1 2
x b + C2 x b + C3 − Vbi + Vbsi
2
(Gl. 2.4)
Die Konstanten ergeben sich aus der Integration für Fall 1 zu:
C1 =

q
N 
N D 1 + D  ;
ε
NA 

C2 =
NN 
q
 N D − i D  xi ;
ε
2NA 
C3 =
N

q
N i  i − 1 x i 2 ;
2ε  N A

(Gl. 2.5a,b,c)
q  N 
Für Fall 2) wird C1 = ND 1 + D  und C2=C3=0.
ε  Ni 
b) Berechnung des Kanalstromes im Bereich konstanter Mobilität
Durch jeden beliebigen y-Schnitt im Kanal fließt der Strom ID. Dieser berechnet sich aus
dem Produkt des elektrischen Feldes in Stromrichtung ∂V(y)/∂y, der Leitfähigkeit
σ=qneµe mit (ne≈ND ) und des effektiven Kanalquerschnitts Z·(a-xg(y)-xb(y)), wobei Z
die Breite des Gates ist, ne die Elektronendichte. Die Mobiliät µe sei konstant. Im
Bereich IIa gilt daher:
(
) ∂∂Vy = const
I D ( y) = qN D µ e Z a − x g ( y) − x b ( y)
(Gl. 2.6)
3. Technologische Schritte
22
Mit Hilfe der Gleichungen 2.1 und 2.4 werden folgende Substitutionen vorgenommen:
(a − x ) ∂∂Vy = (a − x ) ∂∂xV
g
g
g
und
xb
∂x g qN D
∂x g
=
a − xg ) xg
;
(
∂y
ε
∂y
(Gl. 2.7 a)
∂x
∂V
∂V ∂x b
= xb
= x b (C1 x b + C2 ) b ;
∂y
∂x b ∂y
∂y
(Gl. 2.7b)
Da ID unabhängig von y ist, ergibt sich durch Integration von Gl. 2.6:
xbs
 xgs qN

2
D
I
d
y
=
L
I
=
qN
µ
Z
a
−
x
x
d
x
−
C
x
+
C
x
d
x
(
)


D
1
D
D
e
g
g
g
1
b
2
b
b
∫0
∫
∫
 xg1 ε

xb 1
L1
(
)
(Gl. 2.8)
Hier sind xb1 und xg1 die Ausdehnungen der Raumladungszonen im Kanal am Sourceseitigen Ende und xbs und xgs die Ausdehnungen bei y=L1. Der Drain-Strom ergibt sich
nach Ausführung der Integration zu:
ID =
qN D µ e Z  qN D  a
1
x gs 2 − x g1 2 − x gs 3 − x g1 3


L1
3
 ε 2
(
)
(
)+ C2 ( x
2
2
bs
− x b1 2 ) −
C1

x bs 3 − x b1 3 ) 
(
3

(Gl. 2.9)
Dies ist die Bestimmungsgleichung des Drain-Stromes für den Bereich IIa: Die Größen
C1 und C2 sind aus Gleichung 2.5 bekannt. Die Konstanten xb1 und xbs ergeben sich
durch Auflösen der Gleichung 2.4 aus der Backgatingspannung Vbsi in dem Vb=0 bzw.
Vb=V(L1) eingesetzt wird. Die Höhen xg1 und xgs ergeben sich aus Gl. 2.1 in gleicher
Weise aus der Gate-Spannung Vgsi (Die Unterteilung der Integration für Fall 1 und Fall 2
wurde nicht mehr explizit aufgeführt, um die Übersicht zu wahren).
Die obige Gleichung ist bereits die Lösung zur Ermittlung der StromSpannungskennlinie des internen MESFETs, solange der Drain-Strom hinreichend klein
bleibt, so daß bis zum Kanalende die Sättigungsgeschwindigkeit der Elektronen noch
nicht erreicht wird. Dies gilt falls
(
)
I D < Z ⋅ N D µ e q ⋅ Esat a − x g ( L) − x b ( L) ,
(Gl. 2.10)
wobei Esat die Sättigungsfeldstärke ist. Für größere Ströme bleiben in den obigen
Gleichungen noch die Kanalspannung V(L1)= VL1 und die Länge L1 unbekannt. Es muß
also ein weiterer Zusammenhang zwischen dem Potentialabfall im gesättigten Teil des
Kanals (Bereich IIb) und seiner Länge L2 gefunden werden. Für eine gegebene interne
Drain-Spannung Vdsi und der Bedingung L1+L2=L läßt sich daraus die Länge L1
ermitteln und der Strom ID aus Gl. 2.9 berechnen.
2.3.1.2 Berechnung der Potentialverteilung im gesättigten Bereich des Kanals
An der Stelle y=L1 erreichen die Elektronen die Sättigungsgeschwindigkeit. Da sich das
Kanalpotential mit zunehmendem y vergrößert, muß sich der leitende Bereich des
Kanals noch weiter verengen, was eine weitere Erhöhung des elektrischen Feldes zur
Folge hat. In diesem Bereich tritt daher teilweise negative differentielle
Elektronenmobilität auf. Es kann durch geeignete Anregung extern ein negativer
differentieller Widerstand auftreten und zu Oszillationen im GHz-Bereich kommen.
(erstmals von Gunn in GaAs und InP durch Pulsanregung beobachtet [2.8]). Im DC-
4. Verhalten der Bauelemente
23
Betrieb bauen sich jedoch intern Kompensationsladungen auf, die das elektrische Feld
teilweise kompensieren.
Für die Berechnung der Potentialverteilung wird die Geschwindigkeit oberhalb der
Sättigungsfeldstärke als konstant angenommen, wie dies von Pucel, Haus und Statz in
Ref. [2.7] vorgeschlagen wurde. Es wird vorausgesetzt, daß Ionisationseffekte
vernachlässigt werden können. Für das Potential läßt sich damit ein zweidimensionaler
Lösungsansatz für die Poissongleichung und die zugehörigen Randbedingungen finden.
Die Breite der leitenden Schicht im Kanal bei L1 ist:
δ=
I
,
Z ⋅ N D µ e q ⋅ Esat
(Gl. 2.11)
Für die hier untersuchten MESFET Strukturen ergibt sich bei einer Dotierung von
ND=2·1017 cm-3, einer Mobilität µ e=2500 cm2/Vs, Esat=3000 V/cm und einer Gate-Breite
von Z=100 µm bei einem Strom von 2 mA ein Spalt von δ≈8 nm. Der Kanal ist also
nahezu vollständig ausgeräumt (vgl. Abb. 2.4). Für die Berechnung des Potentials kann
daher ρ=q·ND im Kanal als konstant betrachtet werden, und es gilt approximativ
∇2V=const. In der Buffer-Schicht gilt entsprechend: ρ=-q·Ni , wobei von einer
vollständigen Ausräumung ausgegangen wird. Das Potential läßt sich nun in zwei
Summanden trennen V(x,y)=V1(x,y)+V2(x,y). Es gilt:
∇ 2V1 = 0;
∇ 2V2 = −
ρ( x )
ε
(Gl.2.12a,b)
Es wird zur Vereinfachung eine Variable y’=y-L1 eingeführt (vgl. Abb. 2.2.b). Die Ebene
x=0 befindet sich am Übergang vom Kanal zum Buffer. Für die Potentialverläufe wird
der folgende Ansatz gemacht:
∞
V1 ( x, y’) = ∑ An sin(α n x + φ n ) sinh(α n y’+ϕ n )
n =1
(Gl. 2.13a,b)
C
V2 i ( x, y’) = 1i x 2 + C2 i x + C3i
2
i = ( I ; II )
wobei der Index I für den Kanalbereich und der Index II für den Bereich im Buffer steht.
Dieser Ansatz erfüllt die Poissongleichung. Damit die Summe der beiden Potentiale
Lösung des Randwertproblems ist, müssen die Randbedingungen auf die beiden
Teillösungen V1 und V2 aufgeteilt werden. Diese Aufteilung ist hierbei im Prinzip
beliebig, wird aber so gewählt, daß der obige Ansatz zur Gesamtlösung führt.
Gate
Vg=0 V
Kanal
δ<<a
V1=0
E=Esat
Buffer
x
p+-Schicht
y’
Vb=0 V
Abb. 2.4: Darstellung der Randbedingungen zur Bestimmung des Potentials V1(x,y'): Äquipotentialebenen (V1(x,y')=0) liegen am Gate-Kontakt, an der p+-Schicht und am Übergang in den gesättigten
3. Technologische Schritte
24
Bereich (y'=0). Das elektrische Feld am Eingang entspricht dem Sättigungsfeld. Die Raumladungszone
erstreckt sich nahezu über den gesamten Bereich.
Für das Potential V1 gelten demnach folgende Randbedingungen:
1.
V1 ( − a, y’) = 0
(Gl.2.14a)
2.
V1 ( x i , y’) = 0
(Gl.2.14b)
3.
V1 ( x,0) = 0
(Gl.2.14c)
4.
∂V1 ( − x bs ,0)
= E sat
∂y’
(Gl.2.14d)
Das Gate-Potential wird zu Null gesetzt, ebenso das Backgatingpotential. (Die
tatsächlichen Potentiale werden bei der Berechnung von V2 berücksichtigt). Das
Potential in der Ebene y=L1 (y’=0) wird zu Null definiert. Das elektrische Feld am
Eingang zum Bereich IIb ist an der Stelle x=-xbs gleich dem Sättigungsfeld Esat (vgl.
Abb. 2.4). Diese Bestimmungen alleine reichen aber noch nicht aus, um An für alle n zu
bestimmen. Hierzu ist noch die Potentialverteilung am Drain-seitigen Ende V(x,L2) zu
bestimmen. Die Koeffizienten An ergeben sich dann als Fourierkoeffizienten dieser
Ausgangspotentialverteilung dividiert durch den jeweils zugehörigen hyperbolischen
Term. Die Konstante K wird später über das Feld bei y’=0 bestimmt.
An = K
Fn (V ( x, L2 ))
sinh(α n L2 + ϕ n )
(Gl. 2.15a)
Die Potentialverteilung am Drain-seitigen Ende der Gate-Raumladungszone ist im
Kanalbereich im wesentlichen konstant und fällt dann in Richtung p+-Schicht nahezu
linear auf Null ab. Die durch die endliche Bufferdotierung bedingte quadratische
Abweichung kann für niedrige Dotierungen vernachlässigt werden. Die
Fourierkoeffizienten ergeben sich damit:

a + xi
2 
a 
1 +
sin  nπ

a + xi  
nπ 
n πx i

Fn =
(Gl.2.15b)
Nun kann K noch aus der Kenntnis des elektrischen Feldes bei y=L1; x=-xbs bestimmt
werden. Durch Ableiten von Gl. 2.13a ergibt sich mit Gl. 2.14d und Gl. 2.15a:
K=
x i + a E sat ⋅ sinh(α n L2 + Φ n )
⋅ ∞
π

a 
n ⋅ Fn sin nπ

∑
xi + a 

n =1
(Gl.2.15c)
Aus Gl.2.14c ergibt sich weiter ϕ1=0. Aus den ersten beiden Randbedingungen
berechnen sich:
αn =
Und damit wird das Potential:
4. Verhalten der Bauelemente
nπ
;
xi + a
φ n = nπ
a
xi + a
(Gl.2.16a,b)
25
∞


a−x
y’ 
V1 ( x, y’) = ∑ An sin nπ

 sinh  nπ
a + xi 
a + xi 


n =1
(Gl. 2.17)
Hierbei ist An über die Gleichungen 2.15a, b und c zu bestimmen.
1.2
1.0
0.6
0.4
V1(x,y’)
0.8
0.2
c
+ -S
ht
hic
Buffer
Kanal
500
0.0
p
250
Esat
400
x [nm]
Ga
te
xi 800
y’ [nm]
0 -xbs
0
-200
-a
Abb. 2.5: Simulierter Potentialverlauf V1(x,y') im gesättigten Bereich des Kanals für 0<y'<L2, und
-a<x<xi. Bei x=-xbs und y'=0 entspricht die Steigung des Potentials der Sättigungsfeldstärke Esat.
In der Abb. 2.5 ist der normierte Verlauf für das Potential V1 im gesättigten Gebiet über
den Kanalbereich aufgezeichnet. Es ist hier a=200 nm, xi=800 nm, L2=500 nm. Zur
Berechnung wurden 50 Fourier-Koeffizienten aufsummiert. Es wird deutlich, daß die
durch die Welligkeit bedingte Ungenauigkeit vorwiegend im Bereich am Drain-seitigen
Ausgang nahe des Gates (rechter Kurvenrand) auftritt. Zur Berechnung des
Spannungsabfalls im gesättigten Kanalbereich ist dieser Bereich jedoch irrelevant.
Damit ist das Potential im Kanal und im Buffer bis auf die Konstanten C1I...C3II
bestimmt. Das Potential im Kanalbereich ergibt sich damit zu:
∞


a+x
y’  C1I 2
V ( x, y’) = V1 + V2 I = ∑ An sin nπ
x + C2 I x + C3 I
+
 ⋅ sinh nπ
 a + xi  2
 a + xi 
n =1
(Gl. 2.20)
Für den Bereich nahe bei L1 (y’=0) verschwindet der hyperbolische Summenterm, und
das Potential ist durch den Polynomteil bestimmt. Am Drain-seitigen Ende des Kanals
3. Technologische Schritte
26
wird das Potential stärker durch die sin-Funktionen des hyperbolischen Terms
mitbestimmt. Der leitende Pfad weicht also im gesättigten Bereich leicht von seiner xKoordinate ab.
Die Spannungsdifferenz über den gesättigten Teil des Kanals ergibt sich durch
Einsetzen des Austrittspunktes der Elektronen aus dem Kanalbereich bei y’=L2 . Dieser
Punkt kann nach dem oben gesagten geringfügig von der Eintrittskoordinate x=-xbs
abweichen. Für übliche Drain-Spannungen kann dieser Effekt jedoch vernachlässigt
werden und in Gl. 2.20 x=-xbs gesetzt werden. Es ergibt sich damit VL1L2=V(-xbs,L2)-V(xbs,0). Zur Berechnung der Spannungsdifferenz ist also die Kenntnis von V2 und damit
die der Konstanten C1I...C3II nicht notwendig. Es wird
∞

 a − x bs 
L2 
VL2 L1 = ∑ An sin nπ

 ⋅ sinh nπ
a + xi 
 a + xi 

n =1
(Gl.2.21)
Das ist der gesuchte Zusammenhang zwischen der Länge L2 und der Spannung, die über
den Bereich IIb abfällt.
Abb. 2.6. zeigt den Zusammenhang zwischen L2 und VL1L2 für a=100 nm, xi=750 nm und
xbs=10nm. Die Kurven zeigen die Spannungsabhängigkeit bei der Berücksichtigung von
1..100 Fourier-Koeffizienten. Mit Hilfe einfacher numerischer Verfahren kann aus
dieser Gleichung und mit Gl. 2.9 die Länge L2 ermittelt werden.
Damit ist die letzte fehlende Gleichung zur Bestimmung der Strom-SpannungsCharakteristik des inneren MESFETs gegeben.
7
nmax=100
5
4
6
1 2
VL L [V]
5
3
4
2
3
2
1
1
0
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
1.1
L2 [µm]
Abb. 2.6: Simulierte Spannung im Bereich IIb des MESFETs in Abhängigkeit der Länge L2. Die
Parameter sind a=100 nm, xi=750 nm, xbs=10 nm. Es sind die Abhängigkeiten nach Gl. 2.21 für
nmax=1;2;3;4;5 und 100 berücksichtigte Fourier-Koeffizienten berechnet.
4. Verhalten der Bauelemente
27
2.3.2 Bestimmung der Kennlinie des gesamten Bauteils
Für die Bestimmung der Strom-Spannungscharakteristik der äußeren JFETs wurde das
im Kapitel 2.3.1.1 beschriebene Verfahren verwendet. Da die drei FETs und die
Kontaktwiderstände Rs und Rd in Serie geschaltet sind, ist der durch sie fließende Strom
gleich groß, wobei Leckströme durch Gate- und Backgating vernachlässigt wurden. In
einem weiteren numerischen Verfahren lassen sich so die Knotenpotentiale an den
Übergängen zwischen den Einzelbauteilen ermitteln und die Kennlinie des
Gesamtbauteils bestimmen. Abb. 2.7 zeigt die Kennlinie eines typischen MESFETs mit
2 µm Gate-Länge.
50
Vgs=0.5V
ID [mA/mm]
40
Vgs=0V
30
20
Vgs= - 0.5V
10
Vgs= - 1V
0
0
1
2
3
4
5
6
7
Vds[V]
Abb. 2.7: Simulierte Kennlinie eines MESFETs mit ND=1⋅1017 cm-3; Ni=1⋅1016 cm-3; xi=1 µm
µ e=2000 cm2/Vs; Esat=3000 V/cm Rs=Rd=110 Ω; L=2 µm. Die Gate-Source und Gate-Drain Bahnlängen
sind Lg=Ls=2 µm.
2.4 Diskussion des Backgating-Effekts
2.4.1 Einfluß der p+-Spannung auf den Drain-Strom
Die Steilheit des MESFETs ist definiert als die Änderung des Drain-Stromes in
Abhängigkeit der Gate-Source-Spannung im gesättigten Bereich.
g=
∂I D
∂Vgs
Abb. 2.8 zeigt die Abhängigkeit des Drain-Stromes von der Gate- und BackgatingSpannung. Die Tiefe der unteren Verarmungszone des MESFETs ist von der Spannung
am Backgating-Kontakt abhängig. Es zeigt sich, daß eine Erhöhung von Vbs im
wesentlichen eine Verschiebung der Steuerkennlinie bewirkt (vgl. Abb. 2.1).
3. Technologische Schritte
40
60
32
48
24
36
Vbs= 1V...-1V
16
24
Vbs= 1V...-1V
8
0
-2.0
-1.5
-1.0
-0.5
0.0
Id [mA/mm]
g [mS/mm]
28
12
0.5
0
Vgs [V]
Abb. 2.8: Steuerkennlinie und Steilheit g des MESFETs von Abb. 2.7 bei Vds=4 V und Vbs=-1...+1 V
(0.5 V/Schritt)
Es läßt sich eine Backgating-Steilheit definieren:
gback =
∂I D
∂Vbs
Um beim Schaltungsentwurf möglichst große Freiheit zu gewährleisten, sollte der
Einfluß des Backgatings für die hier geforderten Zwecke möglichst klein werden. Die
Spannung an der p+-Schicht kann nicht beliebig gewählt werden: Wegen der unter dem
Transistor befindlichen LED gelten folgende Randbedingungen: Wird das BackgatingPotential größer als ≈1 V gegenüber dem rückseitigen n-Kontakt, ist die LED positiv
vorgespannt und beleuchtet den Kanal des Transistors, was in der Regel unerwünscht
ist. Wird die p+-Schicht gegenüber dem Source-Kontakt negativ vorgespannt, wird der
Kanal abgeschnürt. Es existiert also nur ein Toleranzbereich von einigen Volt, in dem
sich das Backgating-Potential bewegen darf. Dieses Fenster wird um so größer, je
geringer die Backgating-Steilheit im Vergleich zur Gate-Steilheit ist. Abb.2.9 zeigt das
Verhältnis von gback und g für verschiedene Dotierungen und Schichtdicken des Buffers.
4. Verhalten der Bauelemente
29
60
Ni =1·1017 cm-3
gback/g [%]
Ni =5·1016 cm-3
40
Ni =1·1016 cm-3
ND= 1.35·1017cm-3
20
Ni =1·1015 cm-3
µe= 2000 cm2/Vs
Vgs= 0V Vbs=0 V; L= 2 µm;
0
0
200
400
600
800
1000
1200
xi [nm]
Abb. 2.9: Verhältnis der Backgating-Steilheit zur Gate-Steilheit aufgetragen gegen die Bufferdicke xi. Es
wurde ein MESFET mit 2 µm Gate-Länge bei Vgs=Vbs=0 V und Vds=4 V simuliert.
Der Einfluß des Backgatings nimmt mit zunehmender Dicke der Bufferschicht ab. Man
erkennt einen mit der Bufferdicke hyperbolisch abnehmenden Teil, der in einen Bereich
mündet, in dem das Verhältnis konstant bleibt. Im abnehmenden Teil ist die
Bufferschicht vollständig verarmt. Im konstanten Bereich wird der Buffer nur teilweise
verarmt und eine weitere Vergrößerung der Schichtdicke wirkt sich nicht auf das
Backgating-Verhalten aus. Für niedrige Buffer-Dotierungen und große BufferSchichtdicken verschwindet zunehmend der Einfluß der Backgating-Spannung. Dies
war zu erwarten, da der Transistor für den Grenzfall eines unendlich dicken Buffers das
gleiche Verhalten wie ein herkömmlicher MESFET auf semiisolierendem Substrat
zeigen muß.
Am Beispiel eines einfachen Inverters soll veranschaulicht werden, welche BackgatingSteilheit im Schaltungsentwurf tolerierbar ist: Durch die Festlegung des Potentials VB
entsteht eine Gegenkopplung, die die Spannungsverstärkung reduziert.
Vdd
ID
VB=const
Vout
Vin
Gnd
Zur Bestimmung der differentiellen Verstärkung wird ein Arbeitspunkt ID festgelegt, in
dem beide MESFETs (gleiche Geometrie) in Sättigung sind. Dort gilt (bei
3. Technologische Schritte
30
verschwindender Ausgangsleitfähigkeit): ∂ Vout/ ∂ Vin=g/gback. Bei einer BackgatingSteilheit, die 20 % der Gate-Steilheit entspricht, wird eine i. allg. ausreichende
Verstärkung von fünf erreicht. Ein hinreichend kleiner Backgating-Effekt kann also nur
mit einer Bufferschichtdicke von wenigstens 400 nm und einer Dotierung von
ND<1·1016 cm-3 erreicht werden.
2.4.2 Einfluß des Buffers auf den Ausgangswiderstand
Der differentielle Ausgangswiderstand im gesättigten Bereich wird im wesentlichen
durch den inneren FET (Bereich II) bestimmt, solange der Bahnwiderstand der GateSource Strecke deutlich kleiner ist als der Kehrwert der internen Steilheit.
Die Ermittlung des Ausgangsleitwertes nach dem in Kap. 2.3 vorgestellten Modell
liefert Resultate, die nur ungenau das Verhalten der tatsächlichen Bauteile beschreiben:
Folgende den Ausgangsleitwert bestimmende Effekte bleiben unberücksichtigt:
- Die negative differentielle Mobilität im gesättigten Teil des Kanals.
- Die Randbedingungen zur Ermittlung der Potentialverteilung im gesättigten
Bereich (Gl. 2.14) stimmen nur näherungsweise. Insbesondere bei y=L1 ist das
Potential über den Kanalquerschnitt nicht konstant.
- Thermische Effekte: Bei hohen Leistungen kann sich das Bauteil lokal
erheblich erwärmen, was zu einem Abfall des Drain-Stromes führt.
- Besonders bei kurzen Kanallängen spielt die Injektion von Ladungsträgern in
den schwach dotierten Bereich eine große Rolle, was zu einer Erhöhung des
Ausgangsleitwertes führt.
Die im folgenden vorgestellte Berechnung des Ausgangswiderstandes bringt jedoch ein
qualitatives Verständnis für Abhängigkeiten des Ausgangsleitwertes von BufferDotierung und -Dicke.
Um einen analytischen Ausdruck zu erhalten, muß allerdings die Fourier Entwicklung
(Gl. 2.21) nach dem ersten Glied abgebrochen werden. Es gilt dann :
VL1 L2 = Esat

a + xi
L2 
sinh π

π
 a + xi 
(Gl.2.21b)
Der differentielle Ausgangswiderstand bestimmt sich aus dem Kehrwert der Ableitung
des Drain-Stromes ID über die interne Drain-Source-Spannung Vdsi zu:
 ∂I 
rd =  D 
 ∂Vdsi 
−1
(Gl. 2.22)
Da gilt: L1=L-L2, läßt sich mit Hilfe von Gl. 2.9 substituieren:
∂I D
∂I ∂L2
I ∂L2
=− D
= D
∂Vdsi
∂L1 ∂Vdsi L1 ∂Vdsi
Die Änderung der Länge L2 ist durch den Spannungsabfall im gesättigten Bereich des
Kanals bestimmt und kann daher aus Gl.2.21 ermittelt werden. Es gilt
4. Verhalten der Bauelemente
31
∂L2
x +a ∂
= i
∂Vdsi
π ∂VL L
2 1
2

 VL2 L1 π   
 VL2 L1 π  
  = Esat 1 + 

arsinh
 Esat ( xi + a )   
 Esat ( x i + a )  



−1
(Gl. 2.23)
Damit ergibt sich für den Ausgangswiderstand:
 VL2 L1 π 
L
rd = 1 Esat 1 + 

ID
 E sat ( x i + a ) 
2
(Gl. 2.24)
Die Länge L2 bleibt bei langen Gates viel kleiner als die Gate-Länge L, deshalb darf
L1≈L gesetzt werden. Ist die im gesättigten Kanalbereich abfallende Spannung ausreichend groß, kann die 1 im Wurzelausdruck vernachlässigt werden
( x + a ) ≅ 01. V ). Damit wird der Ausgangswiderstand linear von der
( VL1L2 >> E sat i
π
Spannung VL2 L1 abhängig. Da sich die Spannung im linearen Bereich des MESFETs
nach Erreichen der pinch-off-Spannung Vp nicht mehr wesentlich ändert (L1 bleibt fast
konstant) steigt der Ausgangswiderstand auch nahezu linear mit der externen DrainSpannung Vdsi an.
rd = π
Vdsi − Vp
ID
L
xi + a
(Gl.2.25a)
In [2.2] wurde mit Hilfe des gleichen hyperbolischen Ansatzes der Ausgangswiderstand
für einen herkömmlichen MESFET auf semi-isolierendem Material ermittelt. Das
Ergebnis lautet zum Vergleich:
rd = π
Vdsi − Vp L
ID
2a
(Gl.2.25b)
Der Ausgangswiderstand müßte nach Gl. 2.25a für große Buffer-Dicken verschwinden.
Für große xi macht sich jedoch der Fehler stärker bemerkbar, der durch den Abbruch der
Fourier-Reihenentwicklung nach dem ersten Glied geschieht, und die Näherungsformel
Gl.2.25a hat keine Gültigkeit mehr.
In Abb. 2.10 wird der simulierte Ausgangswiderstand im Produkt mit dem
Ausgangsstrom in Abhängigkeit der Bufferdicke gezeigt (Der Wert dieses Produktes
läßt sich aus dem Kennlinienfeld ermitteln: Es ist der Spannungswert des Schnittpunktes
der Tangenten der Kennlinien im gesättigten Bereich bei einer gegebenen DrainSpannung und liegt auf der Vds-Achse). Die Kurven zeigen außerdem das analytische
Ergebnis von Gl. 2.24 bei einer pinch-off Spannung von Vp= -1.2 V.
3. Technologische Schritte
32
120
100
rd·ID [V]
80
Ni=1·1015
60
Ni=1·1016
40
Ni=5·1016
Ni=1·1017
Gl. 2.24
20
0
0
200
400
600
800
1000
1200
xi [nm]
Abb. 2.10: Simulierter Ausgangswiderstand als Funktion der Bufferdicke xi Der Widerstand ist auf den
Ausgangsstrom normiert. Simuliert wurde ein MESFETs mit den Daten ND=1.35·1017 cm-3;
Ni=1·1016 cm-3; Na=1·1019 cm-3; a=200 nm; L=2 µm; LS=LD=0 µm; µ e=2000 cm2/V;
Rd=Rs=0 Ω;Vds=4 V. Gezeigt werden die Simulationen für verschiedene Buffer-Dotierungen und die nach
dem dem analytischen Ausdruck (Gl. 2.24 mit Vp=1.2 V) gerechneten Kurven.
Der Ausgangswiderstand verringert sich mit Zunahme der Bufferdotierung, da diese den
linearen Bereich L1 verkürzt. Die Abnahme des Widerstandes mit zunehmender
Bufferdicke läßt sich aus Gl. 2.20 ersehen. Ein großes xi verkleinert das Argument des
hyperbolischen Terms. Dadurch bleibt das Feld im Bereich IIb relativ niedrig und der
Ausgangswiderstand klein.
Die Kurve nach Gl. 2.24 zeigt ein abweichendes Verhalten, da zum einen die pinch-offSpannung als konstant angenommen wurde, zum anderen, weil die Fourier-Entwicklung
nur den ersten Koeffizient berücksichtigt. Dies wird aus Abb. 2.5 deutlich: Wird nur ein
Fourier-Glied berücksichtigt, wird die über dem Bereich IIb abfallende Spannung kleiner
als bei der Berücksichtigung vieler Koeffizienten. Da der Ausgangswiderstand
überwiegend durch den Teil IIb bestimmt wird, bedeutet die Reduktion der Spannung
VL1L2 eine Reduktion des Ausgangswiderstandes.
Eine im Rahmen dieses Projekts realisierte Schaltung ist ein nicht-linearer
optoelektronischer Verstärker. Hier wird als Eingangsstufe ein MESFET als Schwellenstromquelle in Serie mit einer Photodiode eingesetzt (Schaltung ist nicht in dieser Arbeit
dokumentiert). Es findet also eine Strom-Spannungswandlung statt. Um eine hohe
Steilheit zu erzielen, ist es daher notwendig, einen möglichst großen differentiellen
Ausgangswiderstand zu erreichen. Dies ist mit einer niedrigen Bufferdotierung leichter
zu erzielen.
4. Verhalten der Bauelemente
33
3. Technologische Schritte
In diesem Kapitel werden die für die Herstellung der Bauelemente benötigten
Dünnschichtverfahren zusammengefaßt. Die Anordung der epitaktischen Schichten wird
erklärt. Die einzelnen Prozeßschritte werden dargestellt und schließlich der Aufbau der
drei Bauteile MESFET, LED und Photodiode erläutert.
3.1 Aufbau und Herstellung der epitaktischen
Schichten
3.1.1 Schichtstruktur
In der Einleitung wurde der prinzipielle Aufbau der OEIC-Schichtstruktur diskutiert.
Dieser wurde bereits vorab in [3.18] veröffentlicht. In Tab. 3.1 sind nun die
epitaktischen Schichten ausführlich dargestellt. Um die Kathoden sämtlicher LEDs über
das Substrat zu verbinden, wurden die Schichten auf einem stark n-dotierten Substrat
(#0) abgeschieden. Darauf wurde eine Standard-Quantenfilm-Laserstruktur aufgebracht:
Diese Schichtsequenz enthält eine aktive Ga0.92Al0.08As-Zone (#3), in der die ElektronLoch-Rekombination stattfindet. Da die Rekombination vorwiegend unter den
undurchsichtigen Kontaktmetallen geschieht, wurde die aktive Zone in eine GaAlAs
Filmwellenleiter-Struktur eingebettet, die die optische Welle aus den Kontaktbereichen
fortleitet. Durch einen Photonenrezyklierungsprozeß kann so ein Teil des Lichtes durch
die Kontaktfenster ausgekoppelt werden [3.5] (Weitere Diskussion im Kap. 4.3.1). Der
Filmwellenleiter besteht aus den inneren Schichten (#2, #4) mit niedrigerem Al-Gehalt
(also höherem Brechungsindex). Diese sind umgeben von Barrieren mit höherem AlGehalt (#1, #5).
#
Material
Dotierung
Schicht-dicke
Funktion
10
GaAs
n+=1·1018 (Si)
50 nm
Kontakt-Schicht
9
Ga0.7Al0.3As
n=1.2·1017(Si)
3-20 nm
Ätzstop-Schicht
17
Bauteil
MESFET
8
GaAs
n=1.2·10 (Si)
100-300 nm
Kanal
Photo-
7
GaAs
p-=0.1...1·1016(Zn)
750-1000 nm
Buffer/Absorber
diode
6
GaAs
p+=2·1019 (Zn)
300-400 nm
p+-Schicht
5
Ga0.2 Al0.8As
p+=1·1018 (Mg)
550 nm
p-BarrierenSchicht
4
Ga0.7Al0.3As
undotiert
60 nm
Wellenleiter
3
Ga0.92Al0.08As
undotiert
8 nm
Quantenfilm
2
Ga0.7Al0.3As
undotiert
60 nm
Wellenleiter
1
Ga0.2Al0.8As
n+=1·1018 (Si)
1100 nm
n-BarrierenSchicht
0
GaAs
n+=1·1018 (Si)
350 µm
Substrat
LED
Tab.3.1: Schichtstruktur des OEIC wafers
3. Technologische Schritte
34
Um eine optische Kaskadierbarkeit zu erreichen, muß das emittierte Licht der LED von
der Photodiode absorbiert werden können. Hierzu muß die Wellenlänge des emittierten
Lichts kürzer als die GaAs Bandkante werden. Sobald die Schichtdicke der aktiven
Zone die Größenordnung der de Broglie Wellenlänge des Elektrons erreicht, treten
Quantisierungseffekte auf, und man spricht von Quantenfilmen [3.4]. Beim Einbau einer
aktiven Schicht von einigen Nanometern ist daher das erste erlaubte Energieniveau im
Quantenfilm gegenüber dem Bandabstand des makroskopischen Kristalls erhöht, und
die emittierte Wellenlänge reduziert sich. Bei den in der Tabelle 3.1 angegebenen
Parametern verschiebt sich die Wellenlänge von 850 nm auf 780 nm (vgl. auch Gl. 4.6).
Da hier die Führung der optischen Welle von der aktiven Zone getrennt wird (optische
Welle breitet sich größtenteils außerhalb des Quantenfilms aus), spricht man von einer
"single-quantum-well separate-confinement-heterostructure (SQW-SCH)" [3.3]. Diese
Art von Schichtstruktur optischer Halbleiter wurde vor allem für Laser mit kleinem
Schwellstrom entwickelt. In [3.5] wurde jedoch ihre Eignung für oberflächenemittierende LEDs experimentell nachgewiesen.
Die Schichtdicke des Buffers beeinflußt sowohl die elektrischen Eigenschaften des
MESFETs (siehe Kap. 2) als auch die Effizienz der Photodioden: Die Absorptionslänge
in GaAs von Licht mit einer Wellenlänge von λ<790 nm ist etwa 1 µm [3.17]. Die
Dicke des Buffers sollte daher mindestens in dieser Größenordnung liegen. Technologische Probleme, wie das Ätzen tiefer Gräben und die Stufenbedeckung der MesaKanten begrenzen die Dicke des Buffers auf etwa 1 µm.
Der MESFET-Kanal (#8) wurde mit Hilfe der Resultate aus Kap. 2 auf eine Schwellspannung von -1.5 V bei einer Steilheit von 100 mS/mm und einer Gate-Länge von
L=2 µm ausgelegt. Die Kontakt-Schicht (#10) sollte möglichst hoch dotiert werden, um
niederohmige Source- und Drain-Kontakte zu erhalten. Die zwischen n+-Schicht und
Kanal befindliche GaAlAs Ätzstop-Schicht (#9) definiert die Tiefe der naßchemischen
Ätzung zur Freilegung des Kanals (Kap.3.3.5). Wird sie zu dünn gewählt, hält die
Naßätzung nicht an und reduziert den Kanalquerschnitt. Dies führt zu einer unerwünschten Reduktion der Schwellspannung. Wird sie zu dick gewählt, erhöhen sich Sourceund Drain-Kontaktwiderstände.
3.1.2 Die Halbleiterkristallherstellung
Auf die Herstellung der epitaktischen GaAs/GaAlAs-Schichten sei nur kurz eingegangen. Die Schichten wurden mittels einer konventionellen metallorganischen Gasphasenepitaxie abgeschieden (metal organic chemical vapor deposition, MOCVD) [3.1],
[3.2]. Kern der Epitaxieanlage ist ein Reaktor, in dem sich der Substratträger mit dem zu
beschichtenden GaAs-Substrat befindet. Zum Wachstum wird die Probe auf 600-800oC
geheizt. Die Reaktionsgase zur Abscheidung von GaAs bzw. GaAlAs auf der Substratoberfläche
sind
Trimethylgallium
(Ga(CH3)3,TMG),
Trimethylaluminium
(Al(CH3)3,TMAl) und Arsin (AsH3). TMG und TMAl sind Flüssigkeiten und werden
mittels des Trägergases H2 über einen Bubbler in den Reaktor gebracht. Arsin ist unter
Normaldruck bereits gasförmig, wird aber als Flüssigkeit in einem Hochdruckbehälter
aufbewahrt und gelangt direkt in die Kammer. Für die p-Dotierung werden Diethylzink
(Zn(C2H5)2,DEZn), Cyclopentadienylmagnesium ((CP)2Mg) benutzt, für die nDotierung wird Silan (SiH4) verwendet. Durch Massenflußregler in den Zuführungsleitungen können nun unabhängig die Partialdrucke der Reaktionsgase definiert werden.
Über die Regelung von Substrattemperatur und Massenfluß können nun spezifische
4. Verhalten der Bauelemente
35
Abscheidungsgeschwindigkeiten bzw. das Wachstum von Kristallen bestimmter
Stöchiometrie und Dotierung erzielt werden. Die toxischen Abgase werden aus der
Kammer über einen Giftgasabsorber abgepumpt.
Es werden folgende Forderungen an die epitaktischen Schichten gestellt.
1) Um eine hohe Steilheit der MESFETs zu erreichen, muß die Elektronenmobilität im Kanal hoch sein (µ e>2500 cm2/Vs). Dies erfordert eine niedrige
Hintergrunddotierung im Kanalbereich und eine gute Kristallqualität.
2) Wie bereits im theoretischen Teil (Kap. 2) ausführlich diskutiert wurde, soll
der MESFET-Kanal von der p-Seite her nur schwach verarmt werden. Der
Buffer-Bereich der Struktur sollte daher idealerweise intrinsisch bleiben. (Dies
stellte sich als eines der schwierigsten Probleme des Wachstums heraus, da die
für die darunter liegende p+-Schicht verwendete Zn-Dotierung während des
Wachstums nachläuft und die Buffer-Schicht leicht p-dotiert wird.) Eine
Verbesserung ließ sich bereits durch die Einführung einer Wachstumspause
erreichen, in der der Gasfluß abgeschaltet und die Substrattemperatur reduziert
wurde.
3) Der p+-Bereich sollte möglichst hoch dotiert sein. Dies ermöglicht eine
niederohmige Kontaktierung der LEDs und ist darüber hinaus notwendig, um
den in die LEDs injizierten Strom von den Bereichen unter den Metallkontakten fortzuführen. Das gewährleistet eine hohe Stromdichte in den
Fensterbereichen neben den elektrischen Kontakten, und damit eine erhöhte
Lichtausbeute. Andererseits kann sich bei zu hoher Dotierung aufgrund des
Nachlaufens des Dotierstoffes die p-Dotierung im Buffer unerwünschterweise
erhöhen.
3.2 Zusammenfassung der benötigten Technologien
Zur Realisierung der Einzelbauteile aus den epitaktischen Schichten müssen spezifische
technologische Dünnschichtverfahren angewandt werden: Ätzprozesse zur Freilegung
von Schichten und zum Trennen von Bereichen, die gegeneinander isoliert werden
sollen, Metallisierungen zur Kontaktierung der Schichten und zur Verdrahtung der
Bauelemente, außerdem die Deposition dielektrischer Schichten zur elektrischen
Isolation des Halbleiters und der Metalle. Die hier benötigten Techniken sind im
wesentlichen Standardverfahren der Dünnfilmprozeßtechnologie, die für den
untersuchten Prozeß ausgebaut und optimiert wurden.
3.2.1 Deposition der Kontaktmetalle
Zur Erzeugung von Schottky- und ohmschen Kontakten sowie für die Deposition der
Verbindungsmetalle werden Schichten verschiedener Metalle in einem physikalischen
Vakuum-Depositions-Verfahren aufgebracht. Man unterscheidet hier zwischen
Aufdampf- und Sputter-Depositions-Prozessen. Wegen der größeren erzielbaren
Reinheit der Metallschichten und der kleineren Oberflächenzerstörung wurde hier das
Aufdampfverfahren gewählt. Die Anlage besteht aus einer Vakuumkammer mit einem
Druck im Bereich von 10-5...10-8 mbar. Die Metalle befinden sich in Tiegeln oder in
Wolframschiffchen und werden durch einen Elektronenstrahl respektive durch direkte
3. Technologische Schritte
36
Erwärmung des Schiffchens erhitzt und verdampft. Die Probe befindet sich über der
Metallquelle und erwärmt sich durch Strahlung nur wenig (T<100°C). Bei hinreichend
großem Abstand von der Probe zur Quelle werden die Metalle homogen deponiert. Über
die Messung der Resonanzfrequenz eines gleichzeitig bedampften Schwingquarzes wird
die jeweilige Schichtdicke ermittelt. Es lassen sich damit sehr reine Schichtfolgen
unterschiedlicher Metalle herstellen [3.12].
3.2.2 Deposition von Siliziumnitrid
Zur Erzeugung dielektrischer Schichten wurde Si3N4 in einem plasmaunterstützten
chemischen Gasphasen-Depositionsprozeß abgeschieden (plasma enhanced chemical
vapor deposition, PECVD) [3.15]. Das Verfahren erlaubt die Deposition von Si3N4Filmen bei relativ niedrigen Temperaturen (250-400 °C). Es wurden Silan (SiH4) und
Ammoniak (NH3) als Quelle für das Silizium und den Stickstoff verwendet. Bei diesen
Temperaturen bleiben bereits aufgebrachte Schottky-Kontakte unbeschädigt. Die
Schichten zeigen eine gute Stufenbedeckung, eine hohe Durchschlagfeldstärke
(1...10·106 V/cm), einen hohen spezifischen Widerstand (ρ>1015 Ωcm), sind mechanisch
stabil und haben ausgezeichnete Haftungseigenschaften (gute Bondfähigkeit von
Metallen, die auf das Nitrid deponiert wurden). Der Brechungsindex liegt etwa bei n=2,
dadurch lassen sich auf GaAs (Brechungsindex nGaAs≈3.5) relativ einfach
Beschichtungen mit brauchbaren Antireflexeigenschaften herstellen.
3.2.3 Reaktives Ionenätzen von Si3N4
Zur Strukturierung der dielektrischen Nitridschichten wurde ein konventionelles
reaktives Ionenätz-Verfahren angewandt [3.13]: In einem Reaktor wird ein Ätzgas durch
die Zuführung eines elektromagnetischen Wechselfeldes (typisch 13.56 MHz) ionisiert.
Aufgrund der größeren Trägheit der Ionen gegenüber den Elektronen, entsteht durch
eine Feldinhomogenität im Plasma eine negative Ladung der kleineren Kondensatorplatte (Kathode), auf der sich die zu ätzende Probe befindet. Die positiv geladenen Ionen
werden dadurch in Richtung der Probe beschleunigt. Der Ätzvorgang entsteht zum einen
durch die erhöhte chemische Reaktivität der Ionen (chemische Komponente), zum
anderen durch ihre im Feld erreichte kinetische Energie (mechanische Komponente). Als
Ätzgas wurde eine Mischung aus CF4 und 4 % O2 verwendet. Die Beimischung des
Sauerstoffs verhindert eine Redeposition der beim Ätzprozeß entstehenden Polyimide
an den Ätzkanten. Zur Ätzratenbestimmung wurde ein Laser-EndpunktDetektionssystem verwendet, das über die Interferenzmessung eines von der Probe
reflektierten Laserstrahles eine Messung der Schichtdicke erlaubt.
3.2.4 Mesaformation mit magnetfeldverstärktem reaktivem
Ionenätzen
Bei der Ätzung der Mesas bestehen folgende Anforderungen:
1) Die Mesakanten sollen schräg geätzt werden, um eine gute Stufenbedeckung
der später aufgedampften Metalle zu ermöglichen.
2) Die Ätzrate muß reproduzierbar sein; insbesondere muß es möglich sein, die
erste Ätzung direkt unter der Oberfläche der p+-Schicht anzuhalten, um diese
kontaktieren zu können.
4. Verhalten der Bauelemente
37
3) Die Ätzung sollte isotrop (Kristallrichtungsunabhängig) sein, damit eine
Metallisierung von allen Seiten her möglich ist.
4) Die Selektivität von GaAs gegenüber GaAlAs muß klein sein, da im zweiten
Ätzprozeß die GaAlAs Barrieren-Schichten durchätzt werden sollen.
Um diesen Anforderungen zu genügen, wurde hier das Verfahren des magnetfeldverstärkten reaktiven Ionenätzens angewandt (magnetron enhanced reactive ion etching,
MERIE) [3.7], [3.8]. Gegenüber gewöhnlichen reaktiven Ionenätzverfahren ohne
Magnetfeld(siehe Kap. 3.3.3), werden beim MERIE die Elektronen im Plasma auf
Zykloiden gezwungen [3.9]. Durch die längere Verweildauer der Elektronen im Plasma
wird die Ionisationswahrscheinlichkeit erhöht, es kommt zu einer größeren Ionendichte.
Die Plasmaimpedanz wird dadurch reduziert. Dies führt zu einer Verringerung der sich
einstellenden DC-Bias-Spannung. Die Zerstörung der Oberfäche durch
hochenergetische Ionen wird dadurch vermindert. Durch die erhöhte Plasmadichte
vergrößert sich jedoch die chemische Aktivität und damit die Ätzrate.
Es wurde ein Standardprozeß mit dem Ätzgas SiCl4 entwickelt. Es zeigte sich, daß die
Steilheit der geätzten Kanten zunächst mit zunehmender RF-Leistung fällt. Durch eine
Erhöhung der Leistung erwärmt sich jedoch die Probe bei gleicher Ätztiefe stärker und
führt schließlich zu einer Zerstörung des Photoresists. Außerdem wächst mit der
Leistung die kinetische Energie der Ionen und damit die mechanische Komponente des
Ätzprozesses. Ein verhältnismäßig hoher mechanischer Anteil vergrößert wiederum die
Kantensteilheit. Ein Optimum mit einer Kantensteilheit von 75o wurde bei einer RFLeistung von 300 W (0.57 W/cm2), einer Flußrate von 8 sccm und einem Druck von
25·10-3 mbar gefunden. Bei diesen Parametern ist die Ätzrate mit 100 nm/min für GaAs
und GaAlAs auf ±10 % konstant.
3.2.5 Selektives Naßätzen des der n+-Schicht
Um einen Schottky-Kontakt bei der Metallisierung der Gate-Zone zu erhalten, muß die
hochdotierte n+-Schicht selektiv entfernt werden. Um eine starke Unterätzung zu
erreichen, wurde eine GaAlAs Ätzstopschicht zwischen Kanal und n+-Schicht
eingebaut. Zur selektiven Ätzung wurde die in [3.14] vorgeschlagene Mischung aus
Zitronensäure und Wasserstoffperoxid (C6H8O7:H2O2; 5:1) verwendet. Sie ätzt GaAs
mit 200 nm/min und weist bei Raumtemperatur eine Selektivität der Ätzrate gegenüber
Ga0.7Al0.3As von 1:116 auf. Die Selektivität ist jedoch stark sensitiv auf Temperatur und
Mischungsverhältnis. Die Lösung muß daher thermisch stabilisiert werden. Das
Mischungsverhältnis muß jeweils experimentell über eine Messung der Selektivität
optimiert werden.
3.2.6 Naßätzprozeß der Verdrahtungs-Metalle
Zur Verbindung der Einzelbauelemente wurden Metalle aufgedampft und lithographisch
strukturiert. Bei der Fertigung des Verdrahtungslevels müssen folgende Anforderungen
erfüllt werden:
1) Es muß eine gute Bedeckung der Mesastufen gewährleistet sein.
2) Die Metalle müssen sich gut aus den tiefer gelegenen Kanten der Mesas und
Ecken herauslösen.
3. Technologische Schritte
38
3) Die Unterätzung des Photoresists darf 1 µm nicht überschreiten, um eine
minimale Leiterbahnbreite zu erhalten.
4) Die Metallschicht muß einen kleinen ohmschen Widerstand aufweisen.
Die Verwendung von Trockenätzverfahren zur Strukturierung von Al-Schichten ist bei
planaren Strukturen von Vorteil, da es die Herstellung von Leiterbahnen mit großem
Aspektverhältnis erlaubt [3.11]. Bei unebenen Strukturen mit steilen Stufen ist eine
Anwendung der Trockenätzverfahren schwieriger. Aus diesem Grund wurde ein
zweistufiges Naßätzverfahren entwickelt:
Hierzu wird zunächst eine Schichtfolge von 20 nm Titan und 600 nm Aluminium auf
die fertig strukturierte Probe aufgedampft (vgl. Kap. 3.3.1). Titan dient als Kontaktmetall zwischen Al und den darunter liegenden ohmschen und Schottky- Metallen. Das
Aluminium wurde wegen seiner guten elektrischen Leitfähigkeit aufgebracht. Um eine
homogene Bedeckung der Stufen zu gewährleisten, wurde die Probe während der
Bedampfung auf einem rotierenden Planetengetriebe befestigt.
Mittels Kontaktlithographie werden die Bereiche des Metalls mit Resist abgedeckt, die
als Verbindungen bestehen bleiben. Durch ein Ausbacken des Resists bei 100 °C (1.5 h)
gasen noch vorhandene Lösungsmittel aus. Damit wird der Resist chemisch stabil. In
einer Ätzlösung, bestehend aus HNO3: CH3COOH: H3PO4: H2O (1:4:4:1) wird das
Aluminium bei 38° C mit einer Rate von 300 nm/min geätzt. Die Ätzmischung zeichnet
sich durch ein schwaches Unterätzen von Aluminium aus, das sich in Kontakt mit einem
edleren Metall befindet [3.10]. Sie ist stark selektiv (>1:1000) und hält daher auf der TiSchicht an. In einer Mischung aus Flußsäure und Wasser (HF(40 %): H2O; 1:10) wird
das Titan nachträglich bei 20° C mit einer Ätzrate von ca. 5 nm/s abgenommen. Da die
Flußsäure gegenüber Si3N4 nur schwach selektiv ist, kann es noch zu einem leichten
Überätzen der Nitridschicht kommen und die Schichtdicke ca. 0...10 nm reduzieren, was
jedoch ohne weiteren Einfluß auf die Bauelemente bleibt. Danach kann der Resist mit
üblichen Lösungsmitteln entfernt werden. Dieses zweistufige Ätzverfahren
gewährleistet durch die große Selektivität der ersten Lösung eine saubere Entfernung
des Aluminiums auch an unzugänglichen Stellen (Mesakanten und Ecken).
3.3 Beschreibung der Prozeßschritte
Bei der Entwicklung des Prozesses wurden folgende Kriterien zur Auswahl der Verfahrensschritte berücksichtigt:
1) Da es sich um einen relativ komplexen Prozeß handelt, (9 Lithographieschritte) ist es von großer Wichtigkeit, daß jeder einzelne Schritt einfach und
zuverlässig, vor allem aber gut reproduzierbar durchgeführt werden kann.
2) Bei der Optimierung der Einzelbausteine muß die Verträglichkeit mit den
anderen Komponenten stets gewährleistet bleiben. Bei Nichtbeachtung kommt
es häufig zu unerwünschten gegenseitigen Beeinflussungen der Komponenten
(z.B. führt die Diffusion der ohmschen Metalle in den Buffer-Bereich zur
Zerstörung der Photodioden). Der Prozeß wurde so von Beginn an als Ganzes
betrachtet, die Integrierbarkeit der Komponenten als oberstes Entscheidungskriterium gewählt.
4. Verhalten der Bauelemente
39
Um eine übersichtliche Darstellung zu erhalten, werden die einzelnen Prozeßschritte
nun zunächst am Beispiel des MESFETs erklärt. Am Ende wird dann die Gesamtstruktur der im gleichen Prozeßablauf entstandenen LEDs und Photodioden dargestellt.
3.3.1 Deposition der ohmschen Kontakte
Zunächst werden die ohmschen Metalle auf die Rückseite der Probe aufgebracht. Hierzu
wird die Epitaxieseite des Wafers mit Photoresist abgedeckt und die auf der Rückseite
befindlichen Oxide in einer Naßätzung
mit HCl:H2O (1:1) entfernt. Danach
wird [Ge/Au/Ni/Au] auf die n-dotierte
Rückseite
aufgedampft.
Nach
Entfernen des Resists von der
Vorderseite können die Metalle
einlegiert werden. Da es sich bei der
rückseitigen Metallisierung um einen
großflächigen Kontakt handelt, sind
die zu erwartenden ohmschen Verluste
klein und das Legieren relativ
Abb. 3.2: Deposition der ohmschen Kontakte mit lift- unkritisch. Es wird bei 440 °C 30 s in
off
einem N2/H2 Formiergas legiert.
Als nächstes erfolgt die Deposition der n-Metalle auf der Vorderseite. Hierzu wird ein
Positiv-Resist aufgetragen und mit optischer Lithographie strukturiert. Nach der
Metallisierung wird der Resist mit dem darüberliegenden Metall im 'lift-off' -Verfahren
durch ein Lösungsmittel entfernt. Zurück bleiben die Source- und Drain-Kontakte. Die
Einlegierung der Kontaktmetalle erfolgt in der gleichen Weise wie oben beschrieben.
3.3.2 Trockenätzen des ersten Mesas
Im zweiten photolithographischen Schritt
wird ein Mesa bis auf die p+-Schicht
geätzt. Hierzu wird die Probe mit Resist
beschichtet, photolithographisch strukturiert und mit dem MERIE-Verfahren
(Kapitel 3.3.4) geätzt. Die Ätzrate muß
hierbei sehr genau bekannt sein, um den
Ätzvorgang möglichst kurz unter der
Oberfläche der p+-Schicht abbrechen zu
können.
Abb. 3.3: MESFET nach Mesaätzung
3. Technologische Schritte
40
3.3.3 Si3N4 Deposition und 1. Kontaktöffnung
Anschließend wird Si3N4 mittels CVD
(Kap.3.2.2) bei 250 °C auf die Probe aufgebracht. Nach der Beschichtung wird in
einem dritten Lithographieschritt der Photoresist so strukturiert, daß Fenster über
den ohmschen Kontakten entstehen. Im
reaktiven Ionenätzverfahren wird das
Siliziumnitrid in den Kontaktfenstern
entfernt. Die ohmschen Kontakte sind
damit zunächst freigelegt. Gleichzeitig
wird das Si3N4 ringförmig um den
Abb. 3.4: MESFET nach Nitridbeschichtung und Transistor herum geöffnet. Dies erlaubt in
Öffnung der Kontaktfenster
einem späteren Prozeßschritt die Ätzung
eines Grabens durch die LED-Schichten
und damit eine elektrische Isolation benachbarter Bauelemente.
3.3.4 Schottky Gate Fabrikation
Im nächsten Schritt wird die Region des Schottky-Gates geöffnet. Eine Berührung der
Gate-Metalle mit der n+-Schicht würde einen Tunnelkontakt erzeugen, und die GateLeckströme drastisch erhöhen. Die n+-Schicht muß daher mit einem geeigneten Ätzverfahren in der Gate-Region entfernt werden. Wie im vorherigen Schritt wird zunächst
das Siliziumnitrid mit reaktivem Ionenätzen geöffnet. Durch diese Öffnung wird die
Gate-Zone definiert. Die Kanten einer Öffnung lassen sich bei Benutzung eines einschichtigen negativ-Resists genauer definieren, als die mit dem lift-off Verfahren
definierten Metallkanten. Deshalb wurde dieses Verfahren einer direkten Gate-MetallDeposition vorgezogen. Dann wird die hochdotierte n+-Schicht im Naßätzverfahren
durch diese Öffnung entfernt, wobei der
Photoresist zum Schutz weiterer Öffnungen
auf der Probe bleibt. (Siehe Kap. 3.3.5).
Aufgrund der Selektivität hält der Ätzprozeß
auf der GaAlAs Ätzstopschicht an und breitet
sich danach lateral aus. Das Nitrid wird einige
hundert Nanometer unterätzt und gerät so
nicht mit dem Kanal in Berührung, sondern
nur mit der hochdotierten n+-Schicht. An
einer Halbleiteroberfläche ist die Tiefe der
Verarmungszone gleich dem Quotienten aus
Abb. 3.5: MESFET nach Öffnung des Gateder Oberflächendichte der ionisierten OberBereichs und Ätzung der n+-Schicht
flächenzustände und der Dotierstoffkonzentration im Halbleiter [3.6]. Vorhandene Oberflächenzustände am Interface zwischen
Nitrid und der n+-Schicht verarmen den Kanal daher nur unwesentlich. Bei einem Kontakt zwischen Kanal und Nitrid würde der gesamte Kanal bereits bei einer Dichte von
2⋅1012 cm-2
(2·1012 cm-2/1017 cm-3=200 nm)
ionisierten
Oberflächenzuständen
vollständig ausgeräumt (vergl. Kap. 2.3).
Über der so definierten Öffnung werden nun die Gate-Metalle Ti/Pt/Au im “lift-off”
Verfahren deponiert. Da sich diese Metallkonfiguration ebenfalls sehr gut als ohmscher
4. Verhalten der Bauelemente
41
Kontakt für p-dotierte Halbleiter eignet, kann im selben Schritt die Kontaktierung der
p+-Schicht (Backgating-Kontakt sowie p-Kontakte der Photodioden und LEDs)
vorgenommen werden. In der Abb. 3.6 ist der MESFET nach der Deposition der
Schottky-Metalle gezeigt, außerdem ist die Öffnung des Nitrids für den isolierenden
Graben eingezeichnet.
Abb. 3.6: Schnitt durch MESFET nach Deposition der Schottky-Metalle Ti/Pt/Au
3.3.5 Begrenzung des Kanalbereichs durch MERIE
Wie in der Einleitung bereits erwähnt, müssen parasitäre Strompfade um die GateEnden herum unterbrochen werden, um einen hohen Ausgangswiderstand des
MESFETs im gesättigten Bereich zu erreichen. In einem nächsten Lithographieschritt
werden dazu Fenster an beiden Enden des Gates geöffnet. Diese Fenster überlappen das
Gate-Metall. In ihnen wird mit Hilfe des MERIE-Verfahrens der MESFET-Kanal
durchätzt. Außer dem Photoresist wirkt hier das Gate-Metall als Ätzmaske. Die Ausdehnung des Kanals wird damit durch die Ausdehnung des Gate-Metalls begrenzt. Das
Verfahren ist also selbstjustierend und Leckströme durch den Randbereich des Kanals
werden weitgehend vermieden.
Abb. 3.7: Längsschnitt durch den MESFET im Gatebereich nach Trockenätzung der Kanalkanten
3.3.6 Grabenätzung und Nitridbeschichtung
In einem nächsten Lithographieschritt werden geschlossene Gräben um die Einzelbauteile definiert. Das Nitrid wurde dort bereits geöffnet (Abb. 3.6). Die Gräben lassen
sich dann mit dem in Kap. 3.3.4 beschriebenen MERIE-Verfahren öffnen (siehe auch
Kap. 3.4.3). Die Tiefe der Gräben muß hier weniger genau eingehalten werden,
wesentlich ist nur, daß die aktive Schicht der LED durchbrochen wird, um eine gute
3. Technologische Schritte
42
elektrische und optische Isolation zu gewährleisten. Es ist jedoch auch hier darauf zu
achten, daß die Mesakanten schräg geätzt werden. Danach wird erneut im CVDVerfahren die gesamte Probe mit Si3N4 beschichtet.
Abb. 3.8: Schnitt durch MESFET nach 2. Nitridbeschichtung und Grabenätzung
3.3.7 Öffnung der Kontaktfenster und Fertigung der
Verdrahtungsschicht
Nach einem weiteren Lithographieschritt werden im RIE-Verfahren dort Kontaktfenster
geöffnet, wo die deponierten Metalle mit dem Verdrahtungsmetall verbunden werden
sollen. Danach wird die Schichtfolge Ti/Al auf die gesamte Probe aufgedampft. Mit
einer letzten Lithographie werden die Verbindungsleitungen zunächst als
Photoresiststreifen definiert. Mit dem in Kapitel 3.3.6 beschriebenen Naßätzverfahren
werden die Metalle an den anderen Stellen entfernt. In Abb. 3.9 ist das Verdrahtungsmetall des Source-Kontaktes mit dem Backgating-Kontakt verbunden sowie durch den
Graben geführt. Die Metallisierung der Gräben gewährleistet eine optische Isolation
gegenüber angrenzenden optisch aktiven Bauelementen.
Abb. 3.9: Schnitt durch den gesamten MESFET mit Aluminiumverdrahtung
In Abb.3.10a ist ein Grundriß der verwendeten lithographischen Masken gezeigt.
4. Verhalten der Bauelemente
43
Abb. 3.10a: Lithographischer Maskensatz eines MESFETs (maßstäblich)
Abb. 3.10b zeigt die Raster-Elektronenmikroskop-Aufnahme (scanning electron
microscope, SEM) des Transistors mit den Zuleitungen und dem Backgating-Anschluß.
B
G
D
S
10 µm
Abb. 3.10b: SEM Aufnahme eines MESFETs L=2 µm, Z=40 µm. Man erkennt die in Kap. 3.4.5
beschriebenen Fenster an beiden Enden des Gates zur Reduktion parasitärer Strompfade in den
Randbereichen des Mesas.
3. Technologische Schritte
44
3.3.8 Aufbau der Photodiode
Bei der Photodiode definiert die Mesa die Größe der photoempfindlichen Fläche (Siehe
Abb. 3.11). Die ohmschen Metalle werden als Kontaktpad auf die Mesa aufgebracht und
dienen als n-Kontakt. Nach der Nitridbeschichtung und Fensteröffnung werden die
Schottky-Metalle Ti/Pt/Au daneben auf die p+-Schicht aufgebracht. Dann werden
Gräben um die Photodiode geätzt, um Fremdlicht angrenzender LEDs fernzuhalten.
Nach einer zweiten Nitridbeschichtung und erneuter Kontaktfensteröffnung können die
Verdrahtungsmetalle aufgebracht werden.
Abb. 3.11a: Schnitt durch die Photodiode (nicht maßstäblich)
n
p
10 µm
Abb. 3.11b: SEM Aufnahme der Photodiode (50x50 µm2). Neben der Photodiode sind die durch die
Gräben geführten Ti/Al Zuleitungen zu sehen.
4. Verhalten der Bauelemente
45
3.3.9 Aufbau der LED
Bei der LED werden zunächst die n-dotierten Schichten und der Buffer im ersten
MERIE-Schritt entfernt. Nach der Deposition des Si3N4 und Kontaktfensteröffnung
werden streifenförmig Schottky-Metalle deponiert (siehe Abb.3.12). Um lateralen Lichtaustritt aus der LED zu vermeiden, wird mit MERIE ein Graben um die LED geätzt. Als
Kathode dienen die auf der Rückseite deponierten ohmschen Metalle. Die zweite
Nitridschicht deckt die Halbleiteroberfläche ab und isoliert die Verdrahtungsmetalle
gegen das Bauteil.
Abb. 3.12a: Schnitt durch die LED (nicht maßstäblich). Zur Vermeidung eines Lichtaustritts wurden die
Mesakanten mit dem Verdrahtungsmetall bedeckt.
10 µm
Abb. 3.12b: SEM-Aufnahme einer 25x25 µm2 LED mit Ti/Al-Zuleitungen. Neben der Ti/Al-Zuleitung ist
der um die LED geführte Graben sichtbar. Zur Stromverteilung im Bauteil sind die p-Metalle
streifenförmig angelegt.
Am Rand der p-Metallstreifen ist die aus der LED austretende Lichtleistung maximal.
Es wurden daher je nach LED-Größe möglichst viele und schmale Kontaktstreifen
deponiert, um eine hohe Lichtausbeute zu erzielen (Hier 5x2 µm-Streifen)
3. Technologische Schritte
46
4. Verhalten der Bauelemente
4.1 Meßtechnische Grundlagen
Zur Messung der elektrischen und optischen Bauteilparameter wurden weitgehend
bekannte Meßverfahren angewandt. Darüber hinaus wurde zur Messung der
Kleinsignale eine an die Chipstruktur angepaßte Meßtechnik entwickelt, die die
Substrateinflüsse des OEICs weitgehend kompensiert. Im folgenden wird nur kurz auf
die allgemein bekannten Meßverfahren eingegangen, jedoch ausführlicher auf die
Zuschneidung der Meßtechnik auf die spezifischen Gegebenheiten.
4.1.1 Messung des Großsignalverhaltens
Zur Messung der Großsignale wurde ein HP4143B Parameteranalysator verwendet.
Dieser enthält drei sogenannte "Source Monitor Units (SMUs)". Eine SMU ist eine
Einheit, die in zwei Betriebsarten arbeiten kann: Im Spannungsmodus wird die am
Bauteil (device under test, DUT) liegende Spannung konstant geregelt und der durchfließende Strom gemessen. Im Strommodus wird umgekehrt der Strom geregelt und die
am Bauteil abfallende Spannung gemessen. Die Ansteuerung erfolgte über angepaßte
Software von Hewlett Packard: (Integrated Circuit Characterization and Analysis
Program, IC-CAP). Mit Hilfe von maximal drei SMUs ließen sich so die elektrischen
Kennlinien des MESFETs, der Photodioden und LEDs messen.
4.1.2 Messung von Kleinsignalen
Ein nichtlinearer Zweipol wird durch das Anlegen einer Spannung v0 in einen
Arbeitspunkt (AP) i0=f(v0) gebracht.
Durch die Überlagerung einer kleinen Spannung ∂ v kann i im Bereich von i0 der Strom
durch eine Taylorreihe approximiert werden: Es gilt:
i = f ( v 0 + ∂v ) = f ( v 0 ) + f ’( v 0 )∂v +
f "( v0 ) 2
∂v + . . .
2!
Ist die überlagerte Spannung hinreichend klein, kann die Taylorreihe nach dem zweiten
Glied abgebrochen werden. Die Kennlinie wird also in diesem Bereich als linear
angenommen. f’(v0) ergibt den differentiellen Leitwert im AP. Häufig wird mit einem
sich zeitlich sinusförmig ändernden Signal der Amplitude v$ und der Kreisfrequenz ω
überlagert:
v( t ) = v0 + v$ ⋅ sin(ωt + ϕ )
Neben den rein reellen Widerständen können so ebenfalls Reaktanzen ermittelt werden.
Für Kapazität und Induktivität ergibt sich
∂i = C(v0 )
∂v
∂t
∂v = L(i0 )
∂i
∂t
Die komplexen Impedanzen sind bei Halbleiterbauelementen meistens
frequenzabhängig. Es lassen sich jedoch Netzwerke aus konstanten linearen Zweipolen
erzeugen, die das Frequenzverhalten des gemessenen Bauteils in guter Näherung
beschreiben. Die durch die weiteren Taylor-Terme entstehenden höheren Harmonischen
werden dabei jedoch nicht erfaßt.
4. Verhalten der Bauelemente
47
4.1.2.1 Definition der Streuparameter
Zur Bestimmung der Kleinsignalparameter eines Transistors wird dieser üblicherweise
als Zweitor in Source-Schaltung charakterisiert:
a1
a2
b1
b2
Abb. 4.2: Source-Schaltung eines MESFETs als Zweitor zur Messung der S-Paramter
Die Charakterisierung des Bauteils durch Spannungen und Ströme ist für höhere
Frequenzen nur schwer möglich, da hierfür jeweils ein hochohmiger bzw.
niederohmiger Abschluß direkt an ein Tor des Meßobjektes angebracht werden müßte.
Stattdessen mißt man die Streuparameter über TEM-Leitungen. Diese schließen das
Bauteil mit einer gut definierten Impedanz ab (meist 50 Ω). Die Streuparameter oder SParameter (scattering parameter) sind wie folgt definiert (näheres siehe [4.5]):
 b1   s11
  =
 b 2   s 21
s12   a1 
 
s 22   a 2 
Hierbei sind a1 und a2 die auf das Zweitor zulaufenden komplexen Wellen sowie b1 und
b2 die vom Zweitor fortlaufenden Wellen. Die Wellengröße a ist über die Leistung P der
Welle definiert:
a ⋅ a* = P
Die Einheit der Wellengrößen ai und bi ist also W . Die am Zweitor anliegenden
Spannungen und Ströme vi und ii ergeben sich damit aus den Wellengrößen wie folgt:
v i = Z0 ( a i + b i ) ;
i i = Z0 ( a i − b i )
wobei Z0 die Impedanz des verwendeten Leitungssystems ist. Umgekehrt sind die
Wellengrößen:
ai =
v i + Z0 i i
;
2 Z0
bi =
v i − Z0 i i
2 Z0
4.1.3 Messung der Streuparameter des MESFETs
Die Streuparameter werden in Frequenzbereichen oberhalb 1 MHz meist mit einem
Vektor-Netzwerkanalysator (VNWA) gemessen (siehe Abb. 4.3): Ein Generator speist
einen Eingang des zu prüfenden Zweitors (DUT). Ein Teil der Welle wird als Referenz
abgezweigt. Durch einen Richtkoppler wird ein Teil der auf den Zuführungsleitungen
laufenden Wellen ausgekoppelt und Phase und Amplitude gemessen. Das komplexe
Verhältnis der ausgekoppelten Signale zum Referenzsignal ergibt den Reflexions- und
Transmissionsfaktor s11 und s21. Zur Messung der restlichen Streuparameter wird das
Zweitor umgedreht.
4. Verhalten der Bauelemente
Transmittierte
Welle s21
Reflektierte
Welle (s11)
Referenzsignal
48
≈
DUT
Generator
s11
s21
Abb.4.3: Aufbau eines Vektor-Netzwerkanalysators
Die Messung der Streuparameter der MESFETs gestaltet sich aufgrund der für das
Bauteil untypischen Struktur (vgl. Kapitel 2) schwieriger als bei herkömmlichen
Transistoren auf semiisolierendem Substrat:
1) Neben den DC-Abhängigkeiten des Drain-Stromes von der BackgatingSpannung existiert eine starke kapazitive Kopplung zwischen der p+-Schicht
und den Source- und Drain-Kontakten. Da diese Schicht über die unter jedem
MESFET befindliche LED mit dem n-leitenden Substrat verbunden ist, besteht
eine zusätzliche Kopplung jedes MESFETs mit dem Massekontakt.
2) Die Bond- oder Meßpads sowie die Zuleitungen der Transistoren bestehen aus
Metallschichten, die nur durch eine 300 nm dicke Isolationsschicht (Si 3N4) und
einige epitaktische Schichten vom leitenden Substrat getrennt sind. Dadurch
entstehen parasitäre Kapazitäten, die das Meßergebnis verfälschen.
3) Durch die Leitfähigkeit des Substrats entstehen weitere unerwünschte
Kopplungen zwischen Prüfleitung und Prüfling.
4) Zwischen leitendem Substrat und Probenhalter können direkte oder kapazitive
Kopplungen entstehen.
5) Der MESFET hat vier Anschlüsse. Dies erschwert die Charakterisierung des
Bauteils als Zweitor.
Meßpad
Prüfnadel
50 Ω
Meßleitung
MESFET
n-Substrat
n-Metallisierung
Isolator
Probenhalter
Abb. 4.4: Messung der S-Parameter mit 50 Ω Prüfspitze und Darstellung parasitärer Kapazitäten. Durch
das n-dotierte Substrat entstehen Kopplungen zwischen Nadel, Meßpad und MESFET, sowie Kopplung
zwischen Substrat und Probenhalter.
4. Verhalten der Bauelemente
49
Durch die Methode des "Wafer Probings" [4.3] und die Verwendung eines speziell auf
die Struktur zugeschnittenen Eichsubstrates können diese Fehlerquellen weitgehend
eliminiert werden:
Beim Wafer Probing werden Meßnadeln direkt auf den Chip möglichst nahe beim
Prüfling positioniert. Es werden Prüfspitzen (z.B Cascade oder Picoprobe) verwendet,
die den Wellenwiderstand der Meßleitung von 50 Ω bis auf den Chip fortsetzen. Diese
Technik bietet zwei Vorteile gegenüber der Messung gebondeter Bauteile:
1) Die Verfälschung der Meßergebnisse durch parasitäre Reaktanzen der
Bonddrähte oder des Gehäuses werden vermieden.
2) Mit Hilfe von Eichsubstraten, die genau definierte Meßimpedanzen enthalten
(typisch: 50 Ω, Leerlauf und Kurzschluß), kann eine Kalibrierung des
Netzwerkanalysators vorgenommen werden: Bei dieser Kalibrierung werden
die Parameter einer Transformationsfunktion errechnet, die die Bezugsebenen
des Zweitores an die Spitzen der Meßnadeln transformiert [4.4]. Hierbei
werden die Meßstrecken zwischen VNWA und Prüfling als lineare 4-Pole
betrachtet. Durch Messung der Eingangsimpedanz des 4-Pols bei drei
unterschiedlichen bekannten Ausgangsimpedanzen lassen sich seine Parameter
bei der gemessenen Frequenz ermitteln. Wegen der Existenz von zwei
Meßeingängen des VNWAs besteht darüber hinaus die Möglichkeit, die
Lastanpassung, die Isolation der Kanäle und die Ausgangsanpassung zu
kalibrieren.
Handelsübliche Eichsubstrate (z.B. von Cascade), die Meßwiderstände auf einem
isolierendem Keramiksubstrat enthalten, sind nur bedingt für eine Kalibrierung
geeignet: Um eine gute Kompensation der o.g. Koppelkapazitäten zu erreichen, sollte
die Umgebung der Eichwiderstände während der Eichmessung möglichst genau
derjenigen entsprechen, in der sich der Prüfling während der Messung befindet. Läßt
sich dieser geometrische Einfluß auf die elektrischen Größen bei einer Frequenz durch
ein lineares zeitinvariantes System [4.6] beschreiben, wird er durch die Anwendung der
Transformationsfunktion kompensiert. Erlaubte Einflüsse sind sämtliche geometrische
Anordnungen, die aus elektrischen Leitern, resistiven, dielektrischen oder magnetischen
Materialien (mit linearem B(H) Zusammenhang) bestehen.
Hierzu wurden die Meßwiderstände auf der selben Schichtstruktur gefertigt, wie die zu
messenden Bauelemente. Zur Erzeugung der Eichwiderstände wurde die Geometrie
übernommen, die zur Messung eines Transistors gewählt wurde, allerdings wurde der
Prüfling selber aus dieser Anordnung entfernt. Bei der Reflexionsmessung wurden die
Strecken Drain-Source und Gate-Source durch Halbleiterwiderstände, Kurzschlüsse und
Leerlauf ersetzt. Für die "Through"-Messung wurde statt des MESFETs eine GateDrain-Verbindung eingebaut. Die Geometrie der Zuleitungen und Meßpads ist bei der
Eichmessung also vollkommen identisch zu ihrer Lage beim Prüfling. Abb 4.5 zeigt das
Layout eines Testsets mit Meßwiderständen Abb. 4.6 das eines zu messenden
MESFETs.
4. Verhalten der Bauelemente
50
Cc
p+
NWA
NWA
Rmeß
100 µm
Abb. 4.5 Layout von zwei Meßwiderständen Rmeß zur Kalibrierung des Netzwerkanalysators. Der
Backgating-Kontakt (p+-Kontakt) ist über eine Chipkapazität Cc mit den Widerständen Rmeß verbunden.
Aufgrund von Prozeß- und Materialtoleranzen läßt sich ein 50 Ω Widerstand nicht sehr
genau herstellen. Solange seine Impedanz jedoch bekannt ist, können die gemessenen SParameter in die tatsächlichen umgerechnet werden.
Um das Bauteil als Zweitor zu charakterisieren, kann entweder der Gate- oder der
Drain-Anschluß mit dem Source-Kontakt kapazitiv kurzgeschlossen und das übrige
Bauelement wie üblich gemessen werden. Über eine Induktivität kann das DC-Potential
des Gates bzw. des p+-Kontaktes jedoch eingestellt werden. Der hierzu notwendige
Kondensator wurde zum Teil bereits auf dem Chip realisiert. Die vorhandene
Chipfläche begrenzt die Kapazität jedoch auf Cc≈100 pF. Eine weitere Kapazität Cext
wurde über zwei Meßnadeln bis auf etwa 4 mm an den p+-Kontakt und den SourceKontakt gebracht. An diese kann eine Vorspannung Vbs über eine Inuktivität Lm angelegt
werden.
a)
Lm
Cext
B
S
Cc
NWA
S
S
NWA
D
4. Verhalten der Bauelemente
G
100 µm
51
b)
Lm
C ext
B
V bs
G
D
NWA
Port 2
Cc
S
S
50 Ohm
NWA
Port 1
50 Ohm
Abb. 4.6: Maskenlayout (a) und Schaltbild (b) der Meßanordnung zur Messung der S-Parameter des
MESFETs. Der Backgatingkontakt wird über ein Bias-T an eine Gleichspannung Vbs gelegt, ist jedoch
durch eine Chipkapazität Cc und eine externe Kapazität Cext für hohe Frequenzen mit dem SourceKontakt kurzgeschlossen.
Nach der gleichen Methode können die S-Parameter gemessen werden, wenn das Gate
über Cc kurzgeschlossen ist, und der Backgating-Kontakt als Eingang beschaltet wird
(Abb. 4.7).
Lm
G
Vgs
Cext
D
NWA
Port 2
S
50 Ohm
B
Cc
NWA
Port 1
S
50 Ohm
Abb. 4.7: Schaltbild der Anordnung zur Messung der S-Parameter des wie in Abb. 2.6 jedoch mit
kurzgeschlossenem Gate und dem als Eingang benutzten Backgating-Kontakt.
4.1.4 Messung der Kleinsignalparameter bei LED und
Photodiode
Bei der Messung der Kleinsignalparameter der optoelektronischen Bauelemente
Photodiode (PD) und Leuchtdiode stellen sich ähnliche meßtechnische Probleme wie
beim MESFET:
1) Bei PD und LED entstehen durch das leitende Substrat des Chips
Koppelkapazitäten zu den Prüfspitzen wie beim MESFET.
2) Die Kapazitäten der Meßpads werden parallel zur Device-Kapazität geschaltet
und mitgemessen.
3) Bei den LEDs muß die Kathode von der Rückseite her angeschlossen werden.
(Nach der zweiten Mesaätzung können keine legierten ohmschen Kontakte
mehr erzeugt werden, da sonst die die bereits vorhandenen Schottky-Kontakte
verschlechtert würden). Eine Impedanzanpassung ist daher schwieriger zu
realisieren.
Die Photodiode kann nach dem im letzten Kapitel beschriebenen Verfahren gemessen
werden. Zur elektrischen Charakterisierung der LED wurde eine eigene Technologie
entwickelt, die den gleichen Typ Leuchtdioden erzeugt wie der OEIC-Prozeß
(A337/AGL5). Der Schichtaufbau ist identisch zu der im OEIC verwendeten Epitaxie,
4. Verhalten der Bauelemente
52
allerdings wurde auf Buffer und MESFET-Schichten verzichtet (vgl. Tab. 4.1). Der im
Prozeß enthaltene zweite Ätzprozeß legt das n-dotierte Material frei und ermöglicht eine
nachfolgende Beschichtung mit ohmschen Kontaktmetallen und deren Einlegierung. Die
Kathoden der LEDs können so von der Vorderseite kontaktiert werden. In diesem
Prozeß wurde eine Reihe von LEDs mit Meßpads auf der Oberseite des Chips erzeugt.
Zur Messung des elektrooptischen Kleinsignalverhaltens wurden eine kalibrierte
Lichtquelle (850 nm) und ein kalibrierter Photodetektor von Hewlett Packard (HP
83404B und HP83412B) verwendet. Das Frequenzverhalten dieser elektrooptischen
Komponenten ist im Bereich bis 3 GHz bekannt. Die Bausteine werden auf ihrer
elektrischen Seite über Koaxleitungen mit den Meßeingängen des VNWAs verbunden.
An ihrem optischen Ausgang läßt sich eine optische Faser anschließen. Zur Kalibrierung
des Gesamtsystems wird zunächst die Lichtquelle über eine Multimode-Faser mit dem
Photodetektor verbunden und die Übertragungsfunktion gemessen. Danach wird eine
der beiden Komponenten herausgenommen und durch den Prüfling ersetzt. (Zur
Messung der LED wird die Lichtquelle durch die LED ersetzt zur Messung der
Photodiode wird der kalibrierte Photodetektor durch die zu prüfende Photodiode
ersetzt). Da die Kalibrierungsdaten der HP-Komponenten bekannt sind, kann nun die
elektrooptische Übertragungsfunktion des Prüflings errechnet werden.
4.2 Verwendete Proben
In der Entwicklungsphase des Projektes wurden verschiedene Proben prozessiert. Diese
enthielten nicht immer sämtliche für den OEIC relevante Schichten. Sie ließen jedoch
aufschlußreiche Messungen einzelner Bauelemente zu.
Folgende Proben werden im Rahmen dieses Kapitels betrachtet:
4. Verhalten der Bauelemente
53
Wafernr.:
A337
A339/40
A358/59
A462/63
EPI63#F1
Probe Nr.
LED93c
RP1.1
RP1.4
C4
C5
n+[nm]
-3
50
50
50
18
50
18
7·1018
Dot [cm ]
-
(Si)
2·10 (Si)
2·10
etch stop[nm]
-
20
10
20
3
Al [%]
-
40
40
30
30
-
200
Kanal [nm]
-3
300
Dot [cm ]
-
(Si) 1·10
Buffer[nm]
-
750
-3
Dot [cm ]
-
p+[nm]
50
-3
1.5·10
17
16
300
19
Dot [cm ]
1·10
LED Typ
AGL5
λ [nm]
785
Funktion
LED
19
200
17
1·10 (Si)
1.5·10
750
700
100
17
5.5·1017
1000
≈1·1016
3.5·10
300
400
400
18
16
8.4·1015
1·10
(Mg)
3·10
(Mg)
?
(Mg)
1·1019
(C)
AGL5
AGL5
AGL5
AGL5
785
790
790
MESFET
MESFET
MESFET
MESFET
PD
PD
PD
PD
LED
LED
LED
Circuits
Tab. 4.1: Struktur der für den OEIC Prozeß untersuchten Proben.
Die Schichtstruktur des AGL5 wurde bereits im Technologieteil (Kap. 3.2.1)
beschrieben.
4.3 Verhalten der LED
Für oberflächenemittierende, mit Flüssigphasenepitaxie gezüchtete GaAs/GaAlAs LEDs
wurden lange Zeit Strukturen mit einer Dicke der aktiven Zone im Bereich 0.1..2 µm
verwendet. Dies hatte folgenden Grund: Die Rekombination von Elektronen und
Löchern an den Heteroübergängen ist nicht strahlend. Bei dicker werdenden aktiven
Zonen wird dieser Teil der Rekombinationen im Verhältnis zur strahlenden
Rekombination klein [4.9]. Im Gegensatz dazu wurde im OEIC eine QuantenfilmStruktur verwendet, die gegenüber den Strukturen mit dicker aktiver Zone folgende
Vorteile bietet:
1) Durch die verwendete Technik der metallorganischen Gasphasenepitaxie
werden die Rekombinationen an den Heteroübergängen reduziert und spielen
eine nur kleine Rolle.
2) In dicken aktiven Zonen entsteht eine Reduktion der Effizienz durch
Selbstabsorption. In [4.2] wurde experimentell eine zweifach höhere Effizienz
von Quantenfilm LEDs nachgewiesen.
4. Verhalten der Bauelemente
54
3) Der gesamte OEIC-Prozeß wurde auf eine spätere Integration von
oberflächenemittierenden Lasern ausgelegt. Insofern ist die Implementierung
von Quantenfilm LEDs als Vorstudie angebacht.
Zur Charakterisierung der LEDs wurde die Probe A337 nach dem im Kap. 4.1.2.3
erläuterten Schema prozessiert und verschiedene Test-LEDs realisiert.
4.3.1 Elektrooptisches Großsignalverhalten der LED
Abb. 4.8 zeigt die Stromdichte einer nahezu vollständig metallisierten LED als Funktion
der angelegten Spannung. Geometrieeffekte sind also vernachlässigbar. Das Verhalten
einer vorwärts vorgespannten Diode läßt sich zunächst durch die Gleichung
 V

j = j0  e N ⋅VT − 1


(Gl. 4.1)
beschreiben [4.10], wobei V die an die Diode angelegte Spannung, j0 die
Dunkelstromdichte und VT=kT/q≈25 mV die Thermospannung mit der Boltzmann
Konstante k , der absoluten Temperatur T und der Elementarladung q ist. Die Größe N
ist der Idealitätsfaktor. Im unteren Strombereich bis etwa 10-2 A/cm2 wird das
elektrische Verhalten in Vorwärtsrichtung vorwiegend durch den Rekombinationsstrom
bestimmt ist. Daraus ergibt sich N≈2. Bei höheren Strömen wird der Einfluß des
Diffusionsstromes in den Bahngebieten größer, dies äußert sich in einer Reduktion des
Idealitätsfaktors. Bei Strömen >50 A/cm2 wird der Einfluß der Bahn- und
Kontaktwiderstände dominant, die Kennlinie wird linear (knickt im logarithmischen
Maßstab ab zu einer Logarithmuskurve).
103
V/Vt
∝e
102
101
V/2Vt
∝e
0
10
jdio [A/cm2]
10-1
10-2
10-3
10-4
10-5
10-6
10-7
10-8
0.0
0.5
1.0
1.5
2.0
Vdio [V]
Abb. 4.8: Auf die Fläche normierte I-V Kennlinie einer vollflächig kontaktierten LED der Probe A337
Zum Betrieb kaskadierbarer optoelektronischer integrierter Schaltungen ist man
vorwiegend an effizienten und schnellen LEDs interessiert:
4. Verhalten der Bauelemente
55
Als charakteristische Größe der LED interessiert zum einen die externe
Quanteneffizienz ηext. Diese definiert sich als das Verhältnis der Zahl der emittierten
Photonen zu den in die Diode eingespeisten Elektronen:
η ext =
q ⋅ Popt
Eg ⋅ I
;
(Gl. 4.2)
wobei q die Elementarladung, Popt die optische Leistung, Eg der Bandabstand und I der
eingespeiste Strom ist. Die Leistungseffizienz beschreibt hingegen das Verhältnis der
optischen Leistung zu der in die LED eingespeisten elektrischen Leistung:
ηp =
Popt
I ⋅ Vtot
;
(Gl. 4.3)
hier ist Vtot die über die Diode abfallende Spannung. Bei der Leistungseffizienz werden
im Gegensatz zu ηext die Verluste von ohmschen Kontakten und Bahnwiderständen
mitberücksichtigt.
Wie aus Abb. 4.9 ersichtlich, nimmt ηp mit zunehmendem Treiberstrom ab. Dies hat
zwei Ursachen:
- Die LED erwärmt sich mit zunehmender Leistung. Daher nimmt die Zahl der
nicht strahlenden Rekombinationen zu.
- Mit zunehmendem Diodenstrom konzentriert sich die Rekombination auf die
Bereiche unter den Metallkontakten.
- Die ohmschen Verluste nehmen quadratisch mit dem Speisestrom zu, die
optische Leistung jedoch nur linear.
Die in der Abbildung aufgetragenen Kurven wurden für quadratische LEDs
(100x100 µm2) mit Kontaktstreifen der Breiten b=2; 4; 12 und 14 µm gemessen, die
einen Abstand von 20 µm besitzen.
4. Verhalten der Bauelemente
56
0.012
0.010
ηp
0.008
4 µm
b = 12 µm
0.006
2 µm
14 µm
0.004
0.002
0.000
0
20
40
60
80
100
120
Idio [mA]
Abb. 4.9: Leistngseffizienz nach Gl. 4.2 für LEDs des Typs A337. Angegeben ist jeweils die Streifenbreite.
Der Streifenabstand beträgt 20 µm. Mit zunehmender Streifenbreite und Treiberstrom nimmt die externe
Effizienz ab.
Man erkennt, daß die Leistungseffizienz für kleine Ströme und schmale Kontaktstreifen
am höchsten ist. Bei ca 45 mA wird die Leistungseffizienz für die 4 µm Streifen größer
als für die 2 µm LED, da bei höheren Strömen der Einfluß der ohmschen Verluste
zunimmt und sich die kleinere Kontaktfläche nachteilig auswirkt.
Der Effekt der Stromkonzentration läßt sich in erster Näherung durch eine
eindimensionale Feldbetrachtung errechnen [4.16], [4.17]. Betrachtet man eine LED der
Länge LD , die an einer Seite (x=0) mit einem Streifen kontaktiert ist, dann fällt die
Spannung V(x) mit zunehmendem Abstand x ab. Für den Spannungsverlauf ergibt sich
dadurch bei konstantem Idealitätsfaktor N folgender Ausdruck (Herleitung im Anhang):
V ( x ) = NVT ln
2 NVT C 2σ p d p
[
]
jo cos 2 C( x − LD )
(Gl. 4.4)
Hier ist σp die Leitfähigkeit der p-dotierten Schicht und dp die Dicke der p-dotierten
Schicht. Die Konstante C muß iterativ oder grafisch aus der Gleichung
I0
= 2 NVT C ⋅ tan(C ⋅ LD )
l ⋅ σ pdp
(Gl. 4.5)
ermittelt werden. I0 ist der in die Diode eingespeiste Strom und l die Breite der Diode.
Zur quantitativen Ermittlung dieses Sachverhaltes wurde eine rechteckige LED
prozessiert (54x160µm), die bei x=0 einen Streifenkontakt besitzt, und auf der in 10 µm
Abständen Kontaktpads deponiert sind, die eine Messung der Kontaktspannung V(x)
ermöglichen. In Abb 4.10 ist die Diodenspannung in Abhängigkeit des Abstandes zum
Streifenkontakt bei verschiedenen Treiberströmen dargestellt. Die Kreise zeigen die
gemessenen Daten. Die gestrichelten Linien zeigen die nach Gl. 4.4 gerechneten
4. Verhalten der Bauelemente
57
Kurven. Dabei wurde das Produkt σp·dp durch eine Transmission Line Messung
ermittelt. Die Stromdichte j0 wurde durch Messung der I-V Kennlinie einer vollflächig
kontaktierten LED ermittelt.
Current spreading A337A
2.2
109
x
jo=1.7 10-10A/m2
N=1.9
2.0
V [V]
V(x) Io=10uA, 100uA, 1mA, 10mA, 100mA
LED
1.9
108
107
gemessen
gerechnet
1.8
106
1.7
105
1.6
j [mA/m2]
Io
2.1
104
1.5
103
1.4
1.3
102
0
20
40
60
80
100
120
140
160
x [µm]
Abb. 4.10: Gerechnete und gemessene Kontaktspannung eines LED-Streifens an Stellen im Abstand x des
Kontaktstreifens.
Die Abweichung der gerechneten Werte gegenüber der Messung hat folgende Ursachen:
- Durch die Wellenleiterstruktur in der Schicht propagiert Licht von den
Kontaktbereichen in den benachbarten Fensterbereich. Dort wird es teilweise
absorbiert, erhöht die Ladungsträgerkonzentration und damit die Spannung am
p-n Übergang.
- Im Quantenfilm herrscht eine hohe laterale Ladungsträgermobilität. Elektronen
und Löcher können daher von den metallisierten Regionen in die
Fensterbereiche diffundieren.
- Die Struktur erwärmt sich lokal. Daraus resultiert eine schwächere laterale
Leitfähigkeit im Bereich nahe bei x=0, außerdem steigt die Stromdichte im
erwärmten Bereich.
- Die Annahme eines konstanten Idealitätsfaktors gilt nur approximativ.
Durch diese Effekte kommt es zu Fehlern bei der Berechnung der Spannung im 10%
Bereich (vgl. Abb. 4.10). Die lokale Stromdichte läßt sich nicht direkt messen. Sie steigt
jedoch exponentiell mit der angelegten Spannung an (Gl. 4.1). Die Intensität des
ausgekoppelten Lichts an einer Stelle x ist proportional zur Stromdichte. Man wird
daher in erster Näherung eine Verteilung der Lichtintensität erwarten, deren Logaritmus
sich qualitativ wie die gemessene Spannung aus Abb. 4.10 verhält.
Zur Messung des Nahfeldes wurde mit einer CCD Kamera die o.a. LED durch ein
Lichtmikroskop betrachtet und die der Lichtleistung proportionalen Pegel am CCD
4. Verhalten der Bauelemente
58
aufgezeichnet. In Abb. 4.11 ist die optische Leistung in Abhängigkeit von Diodenstrom
und Abstand x vom Kontaktstreifen in willkürlichen Einheiten aufgetragen.
1.0
Intens. [willk. Einh.]
0.9
0.8
0.6
10mA
0.5
5mA
0.4
1mA
0.3
500µA
0.1
0.0
0
10
20
30
x[µm]
40
50
60
70
Abb. 4.11: Nahfeldverteilung der LED aus Abb. 4.10 bei verschiedenen Treiberströmen. Aufnahme mit
CCD Kamera durch Lichtmikroskop.
Für Ströme I0>1 mA zeigt die Aufnahme eine exponentiell abfallende Charakteristik:
Die berechneten Spannungen (Gl. 4.4) sagen für diese Ströme ein Abklingen des
Stromes auf den ersten Mikrometern voraus. Tatsächlich propagiert das Licht jedoch ca.
10...20 µm weit von den Metallen fort. Dies hat folgende Ursachen:
- Die Lichtwelle wird durch den verlustbehafteten Wellenleiter aus den
metallisierten Bereichen in die Fensterbereiche geleitet, was zu einem
exponentiellen Abklingen der Welle führt.
- Ladungsträger diffundieren im Quantenfilm mit einer endlichen Lebensdauer
aus den Kontaktbereichen fort und rekombinieren im Fensterbereich. Auch
dies führt zu einer mit dem Abstand exponentiell abklingenden Intensität.
Bei Strömen I0<1 mA stimmt die Nahfeldmessungen wieder mit der rein elektrischen
Berechnung (Gl 4.4 und Abb. 4.10) überein:
- Hier wird der Widerstand des p-n Überganges groß im Vergleich zum lateralen
Widerstand der p+-Schichten. Die Rekombinationsstromdichte wird durch die
rein elektrischen Verhältnisse bestimmt.
Aus den vorangegangenen Überlegungen zeigt sich, daß sich mit dieser Technologie
eine LED mit hoher externer Quanteneffizienz am besten durch die Aufbringung
möglichst vieler schmaler Kontaktstreifen realisieren läßt.
Weiterhin wurden LEDs mit verschiedenen Streifenbreiten b und Streifenabständen a
vermessen. Vergleicht man die von den LEDs bei 10 mA absolut abgestrahlte optische
Leistung, so zeigt die Diode mit der kleinsten realisierten Streifenbreite von b=2 µm
4. Verhalten der Bauelemente
59
und einem Abstand von a=20 µm die höchste abgestrahlte optische Leistung (Abb.
4.12).
40
b
ηe
x t [mW/A]
35
Abstand a
20µm
15µm
10µm
8µm
a
30
25
20
15
2
4
6
8
10
12
14
b [µm]
Abb. 4.12 Externe Quanteneffizienz bei 10 mA als Funktion von Kontakt Streifenbreite b und Abstand a.
Da das Licht einer LED in einem optoelektronisch rückgekoppelten System wieder auf
eine Photodiode abgebildet werden muß, ist man daran interessiert, eine möglichst hohe
Leuchtdichte pro optisch aktiver Fläche zu erreichen. Auch hier stellt sich die Frage, mit
welchem idealen Verhältnis von Metallisierungsfläche zu Fensterfläche man eine
maximale Leuchtdichte erhält: In Abb. 4.13 ist daher die Leistungseffizienz normiert auf
die leuchtende Fläche aufgezeichnet.
b
1.0x10-6
a
8.0x10-7
ηp [1/µm]
Abstand a
8 µm
10 µm
15 µm
20 µm
6.0x10-7
4.0x10-7
2.0x10-7
0
2
4
6
8
10
12
14
b [µm]
Abb. 4.13: Leistungseffizienz, normiert auf die leuchtende Breite einer Streifen-LED mit Streifenabstand
a und Streifenbreite b.
4. Verhalten der Bauelemente
60
Es zeigt sich, daß eine hohe Leuchtdichte bei kleinem Strom durch die Realisierung
breiter Kontaktstreifen und schmaler Fensterbereiche erzielt werden kann. Ein Optimum
wurde bei einem Streifenabstand von a=10 µm und einer Streifenbreite von b=8 µm
erreicht. Bei der Realisierung einer LED, die für optische Systeme geeignet ist, muß die
leuchtende Fläche allerdings zusammenhängend sein. Geeignet ist daher eine runde
Geometrie mit einem zentralen Fenster, deren Verhältnis von Fensterfläche und
Metallfläche dem oben angegebenen enspricht.
Die Spektralverteilung der LED ist im wesentlichen durch das erste Energieniveau im
Quantenfilm gegeben. Für unendlich hohe Barrieren läßt sich die Verschiebung der
Energie hν gegenüber dem Bandabstand Eg einfach berechnen [4.8]:
 1
h⋅c
1  π 2h2
= hν = E g + 
+

λ
 m e m h  2 Lz 2
(Gl. 4.6)
Hier ist λ die Wellenlänge des Lichts, Lz die Breite des Quantenfilms, me und mh die
effektive Masse der Elektronen bzw. die der Löcher und h ist die Plancksche Konstante.
Zur Verschiebung der Wellenlänge von 850 auf 790 nm muß das Energieniveau um
rund 100 meV angehoben werden. Daraus ergibt sich eine Quantenfilmbreite von ca
8 nm. Abb. 4.14 zeigt das Spektrum einer 26x26 µm2 LED der Probe RP1.4 bei einem
Strom von 20 mA. Die Wellenlänge der maximalen Intensität bleibt bei Treiberströmen
bis zu 3000 A/cm2 im Bereich ∆λ=±1 nm konstant.
1.0
Intensität [willk. Einh.]
RP1.4
0.8
0.6
0.4
0.2
0.0
760
780
λ [nm]
800
820
Abb. 4.14 Spektrale Leistung einer 26x26 µm LED der Probe RP1.4 bei einem Treiberstrom von 20mA.
4.3.2 Kleinsignalverhalten der LED
Zur Messung wurde die LED mit einer 50 Ω On-Wafer Meßspitze kontaktiert (vgl. Kap.
4.1.2.3). Die optische Faser wurde mittels eines Mikromanipulators direkt über der LED
4. Verhalten der Bauelemente
61
positioniert, um eine hohe Einkopplung zu gewährleisten. Abb. 4.15 zeigt die optische
Übertragungsfunktion einer 100x100 µm2 LED.
Das optische Kleinsignalverhalten in einer LED wird zum einen durch die Sperrschichtund Diffusionskapazität, zum anderen durch die Rekombinationszeit τ der Ladungsträger im Quantenfilm und an den Heteroübergängen bestimmt [4.11]. Diese ergibt sich
aus der strahlenden Rekombinationszeit τsp und der nicht strahlenden Rekombinationszeit τnr: τ -1=τsp-1+τnr-1 [4.12]. In [4.13] wird τsp für Quantenfilme theoretisch berechnet
und experimentell verifiziert. Hierbei wird eine Zunahme der Trägerlebensdauer
gegenüber dem Bulkmaterial erst in dünnen Quantenfilmen unterhalb 7 nm ermittelt.
Dieser Sachverhalt wird auch in [4.14] bestätigt. τsp sinkt jedoch mit der Trägerdichte
im Quantenfilm. Es gilt: τsp≈10...100 ns. Die nicht strahlende Rekombinationszeit hängt
von der Qualität der Heteroübergänge und der Dotierung der aktiven Zone ab. Bei mit
MOCVD gezüchtetem GaAlAs geht man davon aus, daß in der aktiven Zone τsp<<τnr
gilt [4.2]. In Treiberschaltungen des OEICs werden die LEDs von einer Stromquelle
betrieben. Die RC-Zeitkonstante berechnet sich damit zu τrc=Csc/G, wobei Csc die
Summe aus Sperrschicht- und Diffusionskapazität ist, und G die differentielle
Leitfähigkeit des p-n Überganges der LED im Arbeitspunkt ist. Durch Auswertung von
s11 wurde bei 10 mA/(100 µm)2
eine spezifische Kapazität der LED von
2
Csc=30 pF/(100 µm) gemessen. Bei einer differentiellen spezifischen Leitfähigkeit von
10 mS/(100 µm)2 ergibt sich daraus τrc=3 ns. Die Bandbreite berechnet sich zu
∆f=1/2πτ=53 MHz. Bei der Messung im 50 Ω System reduziert sich die RCZeitkonstante zu
τ src =
Csc
(50 Ω + Rs ) −1 + G
wobei Rs die Summe aus Bahnwiderstand und Kontaktwiderstand ist. Daraus ergibt sich
bei Rs=20 Ω eine Bandbreite von ∆f=120 MHz. Dies steht im Einklang mit den gemessenen Bandbreiten in Abb. 4.15 . Weiterhin gilt τrc<<τ. Es kann daher davon
ausgegangen werden, daß die Bandbreite der LED vorwiegend durch die Raumladungsund Diffusionskapazität bestimmt wird.
4. Verhalten der Bauelemente
62
50 mA
20 mA
Resp. [willk. Einh.]
1
10 mA
A337 100x100 µm2
in 50 Ω System
0.1
1M
10M
100M
1G
f [Hz]
Abb. 4.15 Optische Responsivität der 100x100 µm2 LED bei verschiedenen Vorströmen im 50 Ω System
und RC-Approximation.
Die gemessene Bandbreite liegt im Bereich 120...140 MHz und ist weitgehend
unabhängig von Treiberstrom und Geometrie der LED (Anteil der Metallfläche und
LED-Größe). Dies spricht ebenfalls für eine kapazitive Limitierung des
Kleinsignalverhaltens, da bei zunehmendem Treiberstrom Kapazität und Leitwert der
LED steigen und sich die RC-Zeitkonstante τrc=Csc/G nur geringfügig ändert.
4.4 Verhalten der Photodiode
Um empfindliche und schnelle optische Eingangsstufen zu realisieren, sind folgende
Kriterien für die Photodioden maßgebend:
- Kleiner Dunkelstrom (großer differentieller Widerstand im Rückwärtsbetrieb),
- Hohe Quanteneffizienz,
- Kleine Sperrschichtkapazität
In Abb. 4.16 ist die I-V-Kennlinie für verschiedene Photodioden aufgetragen.
4. Verhalten der Bauelemente
63
10-2
10-3
10-4
10-5
c4
rp14
IPD [A]
10-6
10-7
10-8
10-9
10-10
10-11
10-12
10-13
-10
-8
-6
-4
-2
0
2
VPD [V]
Abb. 4.16: I-V Kennlinien der Photodioden 100x100 µm2 für RP1.4 und C4-Proben bei Dunkelheit und
Raumtemperatur.
Die Photodioden zeigen einen Rückwärtswiderstand im Bereich von Rp≈ 5 GΩ.
Die Kapazität der Photodioden wurde aus den S-Parametermessungen bei 100 MHz
ermittelt. In Abb. 4.17 ist die Kapazität als Funktion der Diodenspannung für die Proben
C4 und C5 aufgetragen.
Bei hohen negativen Vorspannungen ist die Bufferschicht nahezu vollständig entleert
und die Kapazität bleibt weitgehend konstant. Bei niedrigeren Spannungen kommt es je
nach Grad der Ausräumung des Buffers zu einer erhöhten Kapazität. In Kap. 2.3.1.1
wird die Ausdehnung der Raumladungszone im Buffer des MESFETs ermittelt. Für die
Photodiode gelten die gleichen Überlegungen. Um eine niedrige Kapazität zu erhalten,
muß die Ausdehnung der Vearmungszone groß und damit die Bufferdotierung tief sein.
Insofern ist die höhere Kapazität der C4-Probe zu erwarten. Es zeigt sich erneut die
Wichtigkeit, eine Struktur mit möglichst tief dotiertem Buffer zu realisieren (vgl.
Struktur Tab.4.1).
4. Verhalten der Bauelemente
64
3.0
2.5
C4
Buffer: 700 nm,
p=3.5·1016 cm-3
C5
Buffer: 1000 nm,
p=8.4·1015 cm-3
C [pF]
2.0
1.5
1.0
0.5
0.0
-6
-5
-4
-3
-2
-1
0
1
Vdio [V]
Abb. 4.17: C-V Kurven derPhotodioden 100x100 µm2 der Proben C4 und C5
Abb 4.18 zeigt die Responsivität und die Quanteneffizienz der Photodiode der Probe
RP1.4. Die Photodiode zeigt einen starken Anstieg der Absorbtion für Photonenenergien
oberhalb der Bandkante. Die Responsivität sinkt für kürzere Wellenlängen, da zum
einen die als Antireflex-Schicht für 800 nm ausgelegte Si3N4-Schicht einen Teil des
Lichtes reflektiert, zum anderen steigt die Absorbtion der n+-Schicht und weniger Licht
dringt zum p-n-Übergang vor.
4. Verhalten der Bauelemente
65
0.6
RP1.4
PD Response [A/W]
0.5
0.8
0.4
0.7
0.3
0.5
0.2
0.3
0.1
0.2
0.0
600
650
700
750
800
850
900
LED Int. [willk. Einh.]
1.0
0.0
950
λ [nm]
Abb. 4.18: Leistungseffizienz ηp einer Photodiode (50x50µm2) der Probe RP1.
Zum Vergleich wurde in diesen Graph die Messung der spektralen Intensität einer LED
der gleichen Probe aufgetragen. Man erkennt, daß das von den LEDs emittierte Licht
mit nahezu maximaler Responsivität detektiert werden kann.
4.5 Verhalten der MESFETs
4.5.1 Gleichstromparameter des MESFETs
Die theoretischen Grundlagen zur Funktion des MESFETs wurden in Kap. 2 hergeleitet.
Hier sollen nun die Messungen einiger der in Tab 4.1 aufgelisteten Proben diskutiert
werden. Abb. 4.19 zeigt das gemessene Kennlinienfeld eines MESFETs mit 2 µm GateLänge und 80µm Gate-Breite, sowie die nach Kapitel 2 simulierten Werte. In Abb. 4.20
ist der Drain-Strom als Funktion der Gate-Spannung dargestellt. Die Kurve ist mit der
Backgating-Spannung parametriert. Wie in Kapitel 2 beschrieben, bewirkt eine
angelegte Backgating-Spannung im wesentlichen eine Verschiebung der Kennlinie um
einen bestimmten Spannungsbetrag. Bei höheren Strömen nimmt der Einfluß des GateSource-Widerstandes zu und die Kennlinie linearisiert sich.
Es zeigt sich, daß die Steilheit und die Schwellspannung des MESFETs sehr gut durch
das in Kap. 2 erstellte Modell beschrieben werden. Der Ausgangsleitwert ∂ID/∂Vds wird
hingegen relativ ungenau wiedergegeben.
4. Verhalten der Bauelemente
66
8
Vg=0.5V
gemessen
simuliert
Id [mA]
6
0V
4
2
0
- 0.5V
0
1
2
3
4
5
- 1V
- 1.5V
6
7
Vds [V]
Abb. 4.19: Kennlinienfeld eines MESFETs des Typs C4 mit 2 µm Gate-Länge und 80 µm Gate-Breite bei
Vbs=0 V und die nach Kap. 2 errechneten Ströme.
8
7
6
I [mA]
5
Vds=4V
gemessen
simuliert
4
Vbs= -1....0V
3
2
1
0
-1.4
-1.2
-1.0
-0.8
-0.6
-0.4
-0.2
0.0
0.2
0.4
0.6
Vgs [V]
Abb. 4.20: Drain-Strom als Funktion der Gate-Spannung des Transistors aus Abb. 4.19 Mit Vds =4V.
Backgating-Spannung Vbs =-1...0 V und die nach Kap. 2 ermittelten Ströme.
Um die Abhängigkeit des Backgating-Effekts von der Buffer-Dotierung zu
verdeutlichen, wurden die Steilheiten der MESFETs zweier Proben mit stark
unterschiedlicher Dotierung der p--Schicht (Ni) gemessen. Bei einer Drain-Spannung
4. Verhalten der Bauelemente
67
von Vds=4 V, sowie bei 0 V Gate- und Backgating-Spannung wurden die Steilheiten
durch Differentiation der gemessenen Steuerkennlinien ermittelt und auf die Gate-Breite
bezogen (Abb. 4.21 und Abb. 4.22). Es sind die Messungen der Proben C4
(Ni(C4)=3.5·1016 cm-3) und C5 (Ni(C5)=8.4·1015 cm-3) dargestellt.
Die Steilheit nimmt mit zunehmender Gate-Länge ab: Im linearen Bereich (Bereich in
dem der Kanal noch weitgehend geöffnet ist) ist der Drain-Strom des inneren MESFETs
umgekehrt proportional zur Gate-Länge (vgl. Kap. 2). Im gesättigten Bereich (bei
abgeschnürtem Kanal) ändert sich der Drain-Strom gegenüber dem linearen Bereich nur
relativ wenig. Man würde daher zunächst einen Abfall der Steilheit umgekehrt
proportional zur Gate-Länge erwarten. Die Messungen zeigen jedoch eine schwächere
Abhängigkeit. Dies hat zwei Ursachen: Zum einen gilt beim 0.8 µm- und 1 µm-Typ die
Gradual-Channel-Approximation (vgl. Kap. 2.3.1) nicht mehr, zum anderen reduziert
der Source-Widerstand den Drain-Strom. Ist Rdd der Source-Widerstand, (Summe aus
Bahn- und Kontaktwiderstand), dann reduziert sich die externe Steilheit g etwa um den
Faktor (1+Rdd·gint)-1 wobei gint die Steilheit des internen MESFETs ist.
100
C4
g
g [mS/mm]
80
Z=80 µm
60
Z=40 µm
gback
40
Z=80 µm
20
Z=40 µm
0
0
1
2
3
4
5
L [µm]
Abb. 4.21: Steilheit und Backgating-Steilheit der Probe C4 (A462/63) bei Vds=4 V, Vgs=Vbs=0 V
Die Steilheit der Probe C5 liegt etwa doppelt so hoch wie die der Probe C4. Dies war
aus folgendem Grund zu erwarten: Die Steilheit ist in erster Näherung g∝Nd·µ e/a [4.7],
wobei Nd die Kanaldotierung, a die Kanaldicke und µ e die Elektronenmobilität ist. Die
Kanaldotierung der C5-Probe ist ca 4 mal höher als die der C4-Probe, jedoch ist der
Kanal nur halb so dick.
4. Verhalten der Bauelemente
68
C5
200
Steilheit [mS/mm]
g
80µm
150
40µm
100
50
80µm
gback
0
40µm
0
1
2
3
4
5
Gate Länge [µm]
Abb. 4.22: Steilheit und Backgatingsteilheit der Probe EPI63#F1(C5) bei Vds=4V, Vgs=Vbs=0V
Der Backgating-Effekt ist in der Probe C4 deutlich gegenüber der Probe C5 erhöht. Das
läßt sich aus den im Kap. 2.3.1.1 gemachten Überlegungen verstehen. Eine erhöhte
Bufferdotierung bedeutet eine höhere Raumladung im Buffer-Bereich und damit eine
Verarmungszone die weiter in den Kanal ragt. In Abb. 4.23 wird nochmals die
errechnete Kurvenschar der Steilheitsverhältnisse als Funktion von Buffer-Dotierung
(Ni) und -Dicke xi gezeigt, wobei nun die gemessenen Verhältnisse eingesetzt wurden
(vgl. Abb.2.8).
4. Verhalten der Bauelemente
69
60
Ni
RP1.1b
(NA>5·10 16 cm - 3 )
50
1·1017 cm-3
RP1.4
gback /g [%]
(6·10 16 cm - 3 )
40
5·1016 cm-3
C4
(3.5·10 16 cm - 3 )
30
1·1016 cm-3
20
simuliert
(8.4·10 15 cm - 3 )
gemessen
10
0
C5
0
200
400
1·1015 cm-3
600
800
1000
1200
1400
xi [nm]
Abb. 4.23: Steilheit und Backgatingsteilheit der Probe C4 (A462/63) bei Vds=4 V, Vgs=Vbs=0 V.
4.5.2 Kleinsignalverhalten des MESFETs
Die S-Parameter wurden nach der in Kap. 4.1.2.2 beschriebenen Methode gemessen.
Als Transitfrequenz fT wird die Frequenz bezeichnet, bei der der Betrag der
Kuzschlußstromverstärkung |h21| genau 1 beträgt. Der Koeffizient h21 wird aus den SParametern wie folgt ermittelt [4.18]
h 21 =
−2 s 21
(1 − s11 )(1 + s 22 ) + s 21 s12
(Gl. 4.7)
Abb. 4.24 zeigt die Messung der Transitfrequenz zweier MESFETs, die mit einer GateLänge von L=1µm und einer Gate-Breite von Z=80 µm im Materialsystem C4 bzw. C5
realisiert wurden.
4. Verhalten der Bauelemente
70
1000
Messung
g/(2πf Cgs)
h21
100
C5
10
C4
1
10M
100M
1G
f [Hz]
Abb. 4.24: Kurzschlußstromverstärkung des MESFETs L=1 µm; Z=80 µm in den Materialsystemen C4
und C5 (durchgezogene Linien) und der im Text beschriebenen fT /f Approximation (gestrichelte Kurven).
Es ergeben sich die Transitfrequenzen von 1.2 GHz bzw. 7.1 GHz für die unterschiedlichen
Materialsysteme.
Betrachtet man den MESFET in seinem einfachsten Modell als spannungsgesteuerte
Stromquelle, dessen Eingangsklemmen mit der Gate-Source-Kapazität Cgs belastet sind,
dann ist die Kurzschlußstromverstärkung |h21|=fT/f. Für die Transitfrequenz dann gilt
dann die Abschätzung:
fT ≈
g
2πC gs
(Gl. 4.8)
Die Kapazität Cgs läßt sich approximativ aus s11 ermitteln. Es gilt
Cgs ≈
1
2πf Im{− Z 11 }
mit Z 11 ≈ 50Ω
1 + s11
1 − s11
(Gl. 4.9 a,b)
Die Kapazität Cgs liegt bei den 80 µm-MESFETs je nach Gate-Länge im Bereich von
400...600 fF bei der C5-Probe und im Bereich 800...950 fF bei der C4-Probe. Mit den in
Abb. 4.21-22 dargestellten Steilheiten und den gemessenen Kapazitäten ergibt sich für
den MESFET aus Abb 4.24 (L=1 µm) eine Transitfrequenz von 1.35 GHz für die C4
Probe, bzw. 6.32 GHz für die C5-Probe. In der Abbildung wurde zum Vergleich dieses
Modells mit der Messung die fT/f Approximation eingezeichnet.
Die Gate-Source-Kapazität setzt sich aus mehreren Anteilen zusammen:
1) Durch die auf eine Ebene aufgebrachten Gate- und Source-Metalle ergibt sich
eine externe Kapazität im Bereich Cext1<1 fF [3.19]. Diese kann hier jedoch
vernachlässigt werden.
4. Verhalten der Bauelemente
71
2) Eine weitere externe Kapazität Cext2 entsteht durch die Gate-Zuleitung, die
(getrennt durch eine Si3N4-Schicht) über den Source-Kontakt zugeführt wird.
Diese liegt bei etwa 30 fF.
3) Die Kante des Gate-Metalls überlappt den n+-Source-Bereich um ca. 1 µm
(vergl. Kap. 3.4.4, Abb.3.6) Dadurch entsteht eine Kapazität Cext3 im Bereich
50...200 fF.
4) Es existiert eine interne Kapazität, die aus der Verschiebung der Raumladung
im Kanal bei Veränderung der Gate-Source-Spannung resultiert. Diese
Kapazität setzt sich aus zwei Termen zusammen: Die Kapazität ist die
Änderung der Raumladung der Bereiche I und II gegenüber der Gate-SourceSpannung: ∂(QI+QII)/∂V
S
G
QI
D
Q II
Diese läßt sich nach [4.20] abschätzen:
Cint =

qN d
εZ 

π+L
2 
2ε (Φ B − Vgs ) 


(Gl. 4.10)
Hier sind die Variablen q, Nd und ΦB die Elementarladung, die Kanaldotierung und das Barrierenpotential des Schottky-Kontaktes. Daraus
berechnet sich die für den o. a. MESFET (L=1 µm, Z=80 µm) eine interne
Kapazität von ca. 100...150 fF. Da der Backgating-Kontakt bereits extern mit
dem Gate verbunden ist, treten keine weiteren internen Gate-SourceKapazitäten auf.
Aus diesen Überlegungen wird deutlich, daß zur Optimierung der Transitfrequenz eine
Reduktion der Gate-Länge allein nicht ausreichend ist. Darüber hinaus müßte zur
Vermeidung weiterer kapazitiver Kopplungen die Technologie verbessert werden.
Kritisch sind insbesondere die Gate-Metallüberlappung und die Zuführung über den
Source- oder Drain-Kontakt.
Wie bereits im Kapitel 4.1.2.2 beschrieben, wurden die S-Parameter des MESFETs in
zwei Betriebsmodi gemessen. In einem Meßmodus wurde das Gate als Eingang
verwendet, im zweiten Modus der Backgating-Kontakt. In Abb. 4.25a) und b) sind die
Transitfrequenzen für den C4 und den C5-Typen als Funktion der Gate-Länge
aufgezeigt.
4. Verhalten der Bauelemente
72
1.4
z=80µm
z=40µm
1.2
fT [GHz]
1.0
0.8
0.6
0.4
z=80µm
z=40µm
0.2
0.0
0
1
2
3
4
5
L [µm]
Abb. 4.25a) Transitfrequenz fT als Funktion der Gate-Länge der C4-Probe. fT ist für die zwei in
Kap. 4.1.3 beschriebenen Meßmodi aufgetragen.
Die Abnahme der Transitfrequenz mit zunehmender Gate-Länge erklärt sich
vorwiegend durch die Abnahme der Steilheit. Eine Zunahme der Gate-Source-Kapazität
wird erst bei einer Gate-Länge L>3 µm meßbar.
4. Verhalten der Bauelemente
73
10
z=40µm
z=80µm
8
fT [GHz]
6
4
z=40µm
z=80µm
2
0
0
1
2
3
4
5
L[µm]
Abb. 4.25b) Transitfrequenz als Funktion der Gate-Länge der C5-Probe.
Die Transitfrequenz im Modus 2 ist beim C5-MESFET deutlich geringer als im C4MESFET. Dies hat zwei Ursachen:
1) Die Backgating-Steilheit der C5-MESFETs ist wegen der niedrigen BufferDotierung kleiner.
2) Die Transitfrequenz im Modus 2 ist umgekehrt proportional zur BackgatingSource-Kapazität. Durch die kleinere Buffer-Dotierung ist diese in den C5Proben gegenüber den C4-Proben reduziert.
Die Transitfrequenz ist beim Einsatz der MESFETs nicht das einzige
Kriterium zur Verwirklichung schneller Schaltungen. Bei den hier
beschriebenen Bauteilen ist die Drain-Source-Kapazität viel größer als in
konventionellen MESFETs. Der AC-Anteil der Ausgangsströme wird daher
für größere Frequenzen reduziert. Beim Entwurf schneller Schaltungen muß
dies mit berücksichtigt werden.
4. Verhalten der Bauelemente
74
5. Optoelektronischer "Smart Pixel"
5.1 Aufbau und DC Verhalten
Als Beispiel eines OEICs soll hier ein Smart Pixel demonstriert werden. Bei diesem
Baustein wird eine einfache nichtlineare Funktion auf ein optisches Eingangssignal
angewendet und optisch ausgegeben.
Der hier vorgestellte Smart Pixel ist ein optoelektronischer Operationsverstärker mit
einem invertierenden elektrischen und einem nichtinvertierenden optischen Eingang.
Abb 5.1 zeigt das Schaltbild: Die Eingangsstufe besteht aus zwei in Serie geschalteten
Photodioden PD1 und PD2. Übersteigt der Photostrom von PD2 den von PD1, sinkt die
Spannung am Gate des MESFETs T1 unter die Schwellspannung und schnürt diesen ab.
T2 ist als Konstantstromquelle ausgelegt und liefert je nach Backgating-Spannung
4...7 mA. Dieser Strom fließt über die LED2 nach Masse: Die LED ist eingeschaltet.
Übersteigt der Photostrom von PD1 den von PD2, steigt auch das Potential am Gate von
T1. Dieser wird darauf hin leitend, der Strom von T2 wird über ihn abgeleitet und LED2
schaltet aus.
ILED
5x10 µm2
V1=0...15 V
V2=4 V
PD1
LED1
T2
1/80
10x10 µm2
T1
PD2
Pin
25x25 µm2
1/160
50x50 µm2
V3=-2...-3V
Vb=1...2.5V
LED2
Pout
V4=0 V
Abb. 5.1: Schaltbild eines optoelektronischen Schwellwertverstärkers mit einstellbarem Biasstrom
Die differentielle optoelektronische Verstärkung hängt stark von
Rückwärtswiderständen der Photodioden und vom Gate-Leckstrom von T1 ab.
den
Der Schwellwert ist durch den Photostrom in PD1 bestimmt. Im Layout dieser Schaltung
wurde eine LED (LED1) unmittelbar so neben PD1 plaziert, daß ein Teil ihres
emittierten Lichts von PD1 eingefangen werden kann (siehe Abb 5.2a). Es wurden dabei
die n-Metalle bzw. p-Metalle als Ätzmaske verwendet. Diese haben den Vorteil,
während des Trockenätzprozesses nicht zu schrumpfen. Es lassen sich so steilere
Mesakanten herstellen als bei einer Maskierung mit Photoresist und damit eine
ausreichende Koppeleffizienz erreichen (vgl. Kap. 3.3.3).
Über den Treiberstrom ILED läßt sich der Photostrom in PD1 einstellen. Bei dieser Art
"Optokoppler" handelt es sich also um eine elektrisch gesteuerte Stromquelle. Die
Realisierung einer solchen Stromquelle mit Hilfe eines MESFETs scheint einfacher.
4. Verhalten der Bauelemente
75
MESFETs, die Konstantströme im 100 nA-Bereich liefern und einen Ausgangswiderstand Bereich 109 Ω besitzen, lassen sich in dieser Technologie jedoch nicht
reproduzierbar realisieren. Insofern stellt die Integration des Optokopplers eine elegante
Variante zur Realisierung hochohmiger Stromquellen dar.
Photodiode
Si3N4
Ni/Ge/Au/Ni/Au/Pt
np
p
LED
Ti/Pt/Au
aktiv
Substrat
Abb. 5.2a: Vertikale Ansicht der Anordnung von LED1 und PD1.
100 µm
Abb.5.2b: Realisierte Schaltung nach Abb. 5.1. Beschreibung im Text.
Die Photodiode PD2 wurde mit einem geregelten Halbleiterlaser bei 670 nm bestrahlt.
Die angegebenen Spannungen wurden so gewählt, daß die parasitären LEDs der
Photodioden und T1 möglichst stromlos bleiben. Durch die Wahl der Spannung am
Backgating-Kontakt von T2 kann der Konstantstrom, der die Lichtleistung der LED im
eingeschalteten Zustand bestimmt, eingestellt werden. Diese kann sogar soweit
ausgesteuert werden, daß die unter T2 liegende LED zu leuchten beginnt, wobei das von
ihr in den MESFET eingestrahlte Licht den Drain-Strom leicht erhöht. Bei einer
weiteren Vergrößerung von Vb wird der Ausgangsleitwert des als Stromquelle
beschalteten T2 erhöht und das Schaltverhalten verschlechtert.
Abb. 5.3 zeigt die optische Ausgangsleistung als Funktion der Eingangsleistung bei
verschiedenen Treiberströmen für LED1. Die maximale differentielle optische
Verstärkung liegt bei 3.5·103.
4. Verhalten der Bauelemente
76
35
30
Pout [µW]
25
20
15
ILED=
0...300 µA
(50 µA/Schritt)
10
5
0
0
100
200
300
400
500
600
Pin [nW]
Abb. 5.3: Optische Ausgangsleistung als Funktion der optischen Eingangsleistung an PD1 der Schaltung
nach Abb. 5.1 und 5.2. Es sind die Kurven für Schwellströme von ILED=0...300 µA dargestellt. Messung
mit V1=0 V und Vb=2 V, V3=-2 V.
Die benötigte optische Leistung, um die Schaltung vom ausgeschalteten in den
eingeschalteten Zustand zu bringen, beträgt je nach Schwellstrom zwischen 5 und
80 nW.
5.2 Transientes Verhalten
Das Zeitverhalten wird hauptsächlich durch die Kapazitäten der Eingangsstufe
bestimmt. Um den Schaltzustand der Treiberstufe zu ändern, muß sich die Spannung am
Gate von T1 um ca ∆V=500 mV ändern. Betrachtet man die Photodioden als reine
Kapazitäten, die über den Photostrom geladen werden, berechnet sich die
Umladungszeit zu ∆t=C·∆V/Iph. Wobei Iph der Photostrom und C die Gesamtkapazität
der beiden Photodioden, der unter PD1 befindlichen LED, der Gate-Source- und der
Miller-Kapazität von T1 ist (Letztere bleibt klein, denn die Spannungsverstärkung des
Transistors liegt in der Größenordnung 1). Bei einer Gesamtkapazität von ca 500 fF und
einer optischen Leistung von 1.5 µW läßt sich die Schaltzeit zu ∆t≈35 µs abschätzen.
die Die Photodiode D1 kann mit V1 auf +15 V rückwärts vorgespannt werden, um die
interne Kapazität zu verringern. Dabei wird das Signal am Gate von T1 durch die
parasitäre LED und durch die Gate-Source Diode von T1 auf ≈ +0.5 V begrenzt. Für
optische Digital-Eingangssignale wird dadurch die Schaltgeschwindigkeit erhöht (vergl.
[5.3]).
Die optische Energie (switching energy), die benötigt wird, um den Schaltzustand des
OEICs (10-90 %) zu ändern berechnet sich zu:
Eopt = Popt ⋅ ∆t = I
4. Verhalten der Bauelemente
E ph
qη PD
∆t
(Gl. 5.1)
77
Hierbei ist Popt die Differenz der in PD1 und PD2 einfallenden optische Leistung des
Lichtes mit der Photonenenergie Eph ist. ηPD ist die Quanteneffizienz der Photodiode
und I der resultierende Photostrom. Ist ∆V die Spannungsdifferenz am Gate, die benötigt
wird, um die LED einzuschalten, dann wird:
I ⋅ ∆t = C ⋅ ∆V ,
und damit ergibt sich die Schaltenergie zu:
Eopt =
E ph
qη
∆V ⋅ C = 6.24 pJ
(Gl.5.2)
In Abb. 5.4 ist das zeitliche Schaltverhalten bei einem optischen Eingangssignal von
26 µW dargestellt. Die Einschaltverzögerung bei den angegebenen Versorgungsspannungen beträgt 8 µs, die Ausschaltverzögerung 12 µs.
Die Grundlagen zur Simulation derartiger Schaltungen mit SPICE werden im folgenden
Kapitel 6 vorgestellt.
1.5
Pein
∆ tein = 8 µs
Popt [µW]
0.05
∆ taus = 12 µs
33
Paus
0
0
20
40
60
80
100
120
140
160
180
200
t [µs]
Abb. 5.4: Zeitverhalten der Schaltung bei Modulation mit einem Rechtecksignal. Die Einschalt- bzw.
Ausschaltverzögerung beträgt 8 bzw. 11 µS. Messung bei folgenden Größen: V1=15 V, Vb=2.5 V,
V3= −2.7 V, ILED =100 µA.
5.3 Anwendung
Bei dem vorgestellten Baustein handelt es sich um das optische Analogon eines
elektronischen Operationsverstärkers. In [5.1] wurde ein weiterer in diesem Prozeß
realisierter Operationsverstärker mit zwei optischen Eingängen veröffentlicht. Wird ein
Array solcher Einheiten gebildet, können durch entsprechende optische Verknüpfungen
von Aus- und Eingängen komplexe Funktionen verrichtet werden. Es lassen sich die
logischen Grundelemente wie Inverter sowie And- und Or-Verknüpfungen erzeugen.
Ebenfalls können durch Rückkopplung des Ausgangs mit dem nicht invertierenden
4. Verhalten der Bauelemente
78
Eingang Speicherbauelemente realisiert werden. Diese Grundbausteine können optisch
beispielsweise über phasenangepaßte Fresnel-Elemente (phase matched fresnel
elements, PMFE) [5.5] miteinander verknüpft werden. Durch die 3-Dimensionalität
lassen sich daher komplexe Verbindungsnetzwerke erstellen. Attraktiv sind solche
Systeme bei der Lösung spezifischer paralleler Probleme, wie z. B. Mustererkennung
[1.19].
Anwendungen finden sich deshalb bei der Realisierung optoelektronischer neuronaler
Netzwerke und in optischen Recheneinheiten [5.4]. Ähnliche Schaltungen wurden für
Verzweigungsnetzwerke [5.2] sowie für optische Interconnect Systeme [1.1] vorgeschlagen.
4. Verhalten der Bauelemente
79
6. Simulation der Einzelkomponenten
In Kap. 4 wurde das Verhalten der Einzelbauelemente beschrieben. Weiterhin konnte in
Kap. 5 die Funktion eines einfachen smart Pixels demonstriert werden. Als Hilfe zum
Schaltungsentwurf komplexerer Schaltungen wurden anhand der Messungen aus Kap.4
nichtlineare Ersatzschaltbilder (ESB) zum Einsatz in Simulationsprogrammen
entwickelt und deren Parameter ermittelt. Das verwendete Programm IC-CAP
(integrated circuit characterization and analysis program) von Hewlett Packard bietet
hierzu neben der Software zur Ansteuerung von Netzwerk- und Parameteranalysator den
Schaltungssimulator HP-SPICE und eine Vielzahl mathematischer Routinen an, mit
deren Hilfe sich die Parameter der ESB aus den Meßdaten errechnen bzw. optimieren
lassen. Sämtliche in Kap. 6 beschriebenen Parameter wurden aus den Messungen der
Probe C4 (vgl. Tab.4.1) ermittelt.
6.1 Simulation der LED
Die LED muß im Vorwärtsbetrieb unter Berücksichtigung ihrer geometrischer Effekte
simuliert werden. Die Verteilung des Stromes auf Kontakt- und Fensterbereich läßt sich
hinreichend genau durch das ESB in Abb. 6.1 beschreiben. Bei kleinen Strömen findet
die Rekombination homogen unter der gesamten Diodenfläche statt (D1). Bei großen
Strömen konzentriert sich der Strom unter den Kontaktmetallen (D2). Dies zeigten
bereits die Messungen aus Kap. 4.3.1 (Abb. 4.9).
Rs1
Rp
Rs2
D1 C (V)
2
C1(V)
D2
Abb. 6.1: Ersatzschaltbild der LED im Vorwärtsbetrieb. Der Effekt der Stromkonzentration unter den
Metallen wird durch den Einbau einer zweiten Diode D2 simuliert. Der Widerstand Rp beschreibt die
parasitären Leckströme. C1 und C2 bestimmen sich überwiegend aus der Raumladungskapazität.
Die Parameter der Einzelbauelemente wurden mit Hilfe des IC-CAP Programms
optimiert.
Für die Parameter der LED (A337; 40x40 µm2) wurden folgende Werte ermittelt:
D1
Is [A]
N
C(0V) [F]
Rs [Ω]
Rp [Ω]
2.435·10
1.6
-21
D2
1.01·10-50
1.4
1.546 p
1.120 p
21.90
3.136
10.23 G
Tab. 6.1: SPICE Parameter der LED 40x40 µm2 (ESB Abb. 6.1).
1.
Simulation der Einzelkomponenten
80
In Abb. 6.2 ist der Diodenstrom (gemessen und simuliert) der LED als Funktion der
angelegten Spannung aufgetragen.
10-2
10-3
10-4
10-5
gemessen
simuliert
-6
I [A]
10
10-7
10-8
10-9
10-10
10-11
10-12
0.0
0.5
1.0
1.5
2.0
VLED [V]
Abb.6.2:Vorwärts I-V Kennlinie der LED und Simulation nach ESB von Abb. 6.1.
Die Kapazität läßt sich im vorwärts ausgesteuerten Bereich in guter Näherung wie bei
klassischen p-n-Dioden ohne Heteroübergang nach [6.1] simulieren:
Ci =
Ci ( 0V )
V
1− d
Vj
für Vd <Vj/2
1 V 
Ci = Ci ( 0V ) 2  + d  für Vd >Vj/2
 2 Vj 
(Gl. 6.1a)
(Gl.6.1b)
Wobei Vj das "built-in-Potential" des p-n Überganges ist. Abb. 6.3 zeigt den simulierten
und gemessenen Reflexionsfaktor r in der komplexen Ebene für verschiedene
Treiberströme im Bereich 300 kHz bis 1 GHz, sowie die bis 2.5 V gemessene Kapazität
bei 500 MHz als Funktion der Spannung in reziproker quadratischer Darstellung. Die
Kapazität C entspricht bei negativen Vorspannungen der Summe der Einzelkapazitäten
C1 und C2 Nach der Gleichung 6.1a ergibt sich ein linearer Verlauf. Das built inPotential läßt sich als Schnittpunkt auf der V-Achse zu 1.6 V ablesen. Die Abweichung
der Meßwerte von dieser Geraden lassen sich auf die Ausdehnung der
Raumladungszone in Bereiche unterschiedlicher Dotierung zurückführen. Es gilt
∂ ( C −2 )
∂V
5.
Simulation der Einzelkomponenten
=
A 1
1 
+


qε  N A N D 
(Gl. 6.2)
81
wobei A die Fläche der Kapaziät und NA bzw. ND die jeweiligen Dotierungen im n- und
p-Bereich sind (vergl. Schichtstruktur Tab. 3.1). Diese Abweichungen können für die
Simulation jedoch außer Acht gelasssen werden. Im Bereich V>Vj/2 wird die Kapazität
gut durch Gl. 6.1b beschrieben (siehe r-Darstellung in Abb. 6.3)
1x1024
1
r
23
6x10
4x1023
5 mA
2mA
I
0
R / 50 Ω
1
1/3
-0
.5
-2
Messung
Simulation
2x1023
0
bias
10 m
A
1/C2
j X/ 50Ω
1/C 2 [F- 2]
8x1023
2
0.5
-6
-4
-2
V [V]
-1
0
2
4
Vj = 1.6 V
Abb. 6.3: Darstellung des Reflexionsfaktors r der LED in der komplexen Ebene im vorwärts
ausgesteuertem Bereich zwischen 300 kHz und 1 GHz, sowie Kapazität der LED als Funktion der
angelegten Spannung in reziproker quadratischer Darstellung . Messung und Simulation nach ESB von
Abb. 6.1.
6.2 Simulation der Photodiode
Bei der Simulation der Photodiode muß die darunter liegende LED grundsätzlich
mitberücksichtigt werden, da diese über das Substrat mit den restlichen Bauteilen
verbunden ist. In Abb. 6.4 sind die I-V-Kennlinien einer 50x50 µm2 Photodiode und
ihrer parasitären LED dargestellt.
1.
Simulation der Einzelkomponenten
82
10-3
10-4
gemessen
simuliert
10-5
Idio [A]
10-6
Photodiode
10-7
10-8
10-9
LED
-10
10
10-11
10-12
10-13
10-14
-10
-8
-6
-4
-2
0
2
Vdio [V]
Abb. 6.4: I-V-Kennlinien der Photodiode und der darunter liegenden LED (gemessene und die nach der
Schaltung, Abb. 6.5 simulierten Kennlinien).
In Abb. 6.5 ist das Ersatzschaltbild der Photodiode aufgezeichnet. Der Leckstrom der
LED im Rückwärtsbetrieb wird ausreichend genau durch den Einbau des Widerstandes
RPLED beschrieben. Bei der Photodiode erkennt man einen stärkeren Anstieg des
Rückwärtsstromes mit der Spannung als bei der LED. Dieser in erster Näherung
exponentielle Anstieg hat folgende Ursache: Beim Einlegieren der ohmschen Kontakte
diffundieren die Metalle bis in den Kanalbereich. Diese nadelförmigen Ausläufer
berühren die Raumladungszone und schaffen damit leitende Schottky-Übergänge. Das
Rückwärtsverhalten der PD läßt sich daher durch eine Diode DRPD mit sehr großem
Idealitätsfaktor und einem Serienwiderstand RRPD beschreiben. Die Kapazitäten CLED
und CPD wurden aus CV-Messungen (vergl. Kap.4.4) entnommen. Die
Durchbruchspannungen VB liegen bei ca. 10 V (LED) und 18 V (PD). In Tab. 6.2 sind
die ESB-Parameter aufgelistet.
K
RSPD
RRPD
DPD
DRPD
CPD
A
CLED(V)
DLED
RPLED
RSLED
Gnd
Abb. 6.5: Ersatzschaltbild der Photodiode mit darunter liegender LED. Der Dunkelstrom der PD wird
gut durch eine Serienschaltung einer Diode mit hohem Idealitätsfaktor und einem Widerstand
beschrieben.
5.
Simulation der Einzelkomponenten
83
LED
PD
RPLED [Ω]
28.88G
IS(DLED)
[A]
N(DLED)
80.00 a
IS(DPD) [A]
761.8 p
2.000
N(DPD)
9.950
BV(DPD)
[V]
RSPD [Ω]
BV(DLED)
[V]
RSLED [Ω]
382.6
CLED (0)[F]
3.49 p
1.887
IS(DRPD)
[A]
N(DRPD)
6n
90
18.00
BV(DRPD)
18
1.160 k
RRPD [Ω]
8 MEG
CPD [F]
625 f
Tab. 6.2: Parameter der Bauteile des Ersatzschaltbildes aus Abb. 6.5.
6.3 Simulation des MESFETs
Bei der Entwicklung der Ersatzschaltung des MESFETs muß berücksichtigt werden, daß
der Transistor durch den Backgating-Kontakt vier Anschlüsse besitzt (mit Einbeziehung
der unter dem MESFET liegenden LED sogar 5 Anschlüsse). Es erwies sich als
sinnvoll, auf herkömmliche SPICE-Modelle zurückzugreifen und diese entsprechend zu
erweitern.
Den meisten nicht linearen MESFET-Modellen liegt folgendes Ersatzschaltbild
zugrunde:
D
Rd
Cgd
Rg
G
I(Vgsi,Vdsi)
Dgd
Dgs
Cds
Vdsi
Cgs
Rs
Vgsi
S
Abb. 6.6: Vereinfachtes nichtlineares Ersatzschaltbild eines GaAs MESFETs
Kern ist die spannungsgesteuerte Stromquelle I(Vgsi,Vdsi). In der Literatur haben sich zu
ihrer Beschreibung folgende Modelle etabliert: Das quadratische und das kubische
Curtice-Modell [6.2], [6.3], das in SPICE3 verwendete Statz-Modell [6.4]. sowie das
TriQuint Modell [6.4].
Im Curtice Modell wird die Stromquelle durch eine quadratische (Level=I) oder eine
kubische Funktion (Level=II) der Gatespannung Vgs definiert. Der kubische Ansatz
berücksichtigt den Effekt, daß sich die Abhängigkeit Id(Vgs) mit zunehmendem
Drainstrom linearisiert. Die Drain-Gate-Diode entfällt hingegen. Die Abhängigkeit von
der inneren Drain-Spannung Vdsi wird durch die tanh-Funktion beschrieben. Aufgrund
1.
Simulation der Einzelkomponenten
84
des endlichen Ausgangswiderstandes im gesättigten Bereich des FETs wird die
Funktion mit einem Term 1+λVdsi gewichtet:
(
I Vgs , Vds
)
(
)
2
β Vgs − Vth
= (1 + λVds ) ⋅ tanh(αVds ) ⋅ 
 A0 + A1V1 + A2 V1 2 + A3V13
Level = I (Gl. 6.3)
Level = II
mit V1= Vgsi(t-τ)·[1+ß(Vds0-Vdsi)]. Vds0 ist die Drainspannung, bei der die Koeffizienten
bestimmt wurden, τ ist die interne Zeitverzögerung des FETs. Es sind Vth die
Schwellenspannung, α, λ und β bzw. die Konstanten A0...A3 sind Parameter, die aus den
Messungen ermittelt werden müssen. Das Curtice I Modell wurde zur Simulation
integrierter Schaltkreise entwickelt, während das Curtice II Modell vorwiegend bei
Leistungstransistoren Anwendung findet.
Im Raytheon/Statz-Modell [6.4] wird die Abhängigkeit des Drainstromes von der GateSpannung durch eine gebrochen rationale Funktion 2. Grades simuliert. Die
Abhängigkeit von Vds wird durch ein Polynom beschrieben, das bei Vds=3/α stetig
differenzierbar in 1 übergeht. Die Gewichtung mit dem Term 1+λVds findet auch hier
statt. Dieses Modell ist vom Rechenaufwand her kleiner, beschreibt die Id(Vds)
Charakteristik jedoch meist etwas ungenauer als die Curtice-Modelle.
In [6.5] gegeben wird ein erweitertes Statz-Modell vorgestellt (TriQuint-Modell), um
bei hohen Strömen eine bessere Übereinstimmung des Ausgangsleitwertes zu erhalten.
Es wurde das Curtice Modell (Level=I) aaus folgenden Gründen angewendet:
- Der MESFETs zeigt eine quadratischeAbhängigkeit des Drain-Stromes von
der Gate-Spannung.
- Das Curtice I Modell ist in den meisten SPICE-Versionen enthalten.
- Die Zahl der Fit-Parameter ist überschaubar.
In einem ersten Schritt wird der Source-Kontakt mit dem Backgating- und dem
rückseitigen n-Kontakt verbunden und als 3-Pol charakterisiert. Danach wurden die
Parameter des Curtice I Modells anhand des Fukui-Algorithmus [6.6] und den IC-CAP
Optimierungsroutinen bestimmt. Abb. 6.7 zeigt das Kennlinienfeld eines MESFETs mit
2 µm Gate-Länge und 40 µm Breite.
5.
Simulation der Einzelkomponenten
85
3.0
Vgs=0.5 V
2.5
gemessen
Curtice I Simulation
Id [mA]
2.0
0V
1.5
1.0
- 0.5 V
0.5
-1V
0.0
0
1
2
3
4
5
Vds [V]
Abb. 6.7: Gemessenes und nach [6.2] simuliertes Kennlinienfeld des MESFETs Typ C4, L=2 µm,
Z=40 µm.
Zur Modellierung des p+-Kontaktes wurden im Ersatzschaltbild Dioden zwischen den
Backgating-Kontakt und den Drain- sowie Source-Kontakt gelegt. Vergleichbare
Modelle existieren bereits zur Simulation von MOSFETs [6.7], da auch dort zwischen
dem dotierten Substrat (Bulk) und den Source- und Drain-Kontakbereichen ein pnÜbergang vorhanden ist. Allerdings ist der Einfluß des Bulk-Potentials auf den DrainStrom klein und bleibt bei diesem Modell unberücksichtigt.
In [6.8] wird ein SPICE-Modell eines "Four-Terminal JFETS" beschrieben. Die zur
Simulation des JFET angestellten Überlegungen sind prinzipiell auf den MESFET
übertragbar. In dem beschriebenen Modell werden jedoch die SPICE-Parameter je nach
Backgating-Spannung verändert. Eine freie Wahl der Gate- und Backgating-Spannung
während der Simulation ist daher nicht möglich.
In Kap. 2 wurde ausführlich das Zwei-Sektionen-Modell des inneren MESFETs
diskutiert. In Gl. 2.8 zeigte sich, daß sich der Drain-Strom additiv aus zwei Polynomen
3. Grades der Ausdehnungen der Raumladungszone jeweils am Anfang und Ende des
Gates xgs, xg1, xbs und xb zusammensetzt. Die internen Spannungen Vbsi und Vgsi sind
quadratische Funktionen dieser Ausdehnungen (Gl. 2.1 und 2.4). Es ist daher
naheliegend, den Einfluß der Backgating-Spannung durch eine spannungsgesteuerte
Spannungsquelle zu simulieren, die zur internen Gate-Spannung Vgsi eine zur
Backgating-Spannung proportionale Spannung k·Vbsi addiert. Dabei ist k das in den
Abb. 2.8 bzw. 4.23 dargestellte Steilheitsverhältnis und bewegt sich je nach
Bufferdotierung im Bereich 0.15...0.6. Es wird also die Stromquelle I(Vgsi,Vdsi) durch
I(Vgsi’,Vdsi)=I((Vgsi+k·Vbsi),Vdsi)
(Gl. 6.4)
ersetzt. Abb 6.8 zeigt das vollständige Ersatzschaltbild des MESFETs.
1.
Simulation der Einzelkomponenten
86
D
Rd
Rgdr Dgdr
Dgd
Rgdc Cgd
k·Vbsi
G
Rg
Dbdr
Rbdr
Dbd
Rbd
Cbd
Rbdc
B
I(Vgsi’ ,Vdsi)
Vgsi’= Vgsi+k ·Vbsi
Cbs
Rgsc
Dgs
Rgsr
Cgs
Dgsr
Vgsi
Rbsc
Dbsr
Rbs
Dbsr
Rbsr
Rs
RLED
DLED
CLED
Vbsi
S
Abb. 6.8: DC Ersatzschaltbild des MESFETs mit parasitärer LED und Backgating-Anschluß, dessen
Einfluß durch eine spannungsgesteuerte Spannungsquelle simuliert wird. Weitere Beschreibung im Text.
Im Gegensatz zur klassischen Anwendung des MESFETs im Hochfrequenzbereich, wo
Kapazitäten und kleine Widerstände bis in den kΩ-Bereich das Verhalten des
Transistors bestimmen, sind beim Einsatz des FETs zur Verstärkung sehr hochohmiger
Quellen im Niederfrequenzbereich die Verluste im Rückwärtsbetrieb der jeweiligen
Dioden relevant wurden deshalb mit in das ESB einbezogen: Die Schottky-Kontakte
weisen im Rückwärtsbetrieb einen Tunnelstrom auf. Gleiches Verhalten zeigen die pnÜbergänge zwischen dem Backgating-Kontakt und dem Drain- bzw. Source-Anschluß.
Ähnlich wie in Kap 6.2 wurden diese Ströme jeweils durch die Serienschaltung einer
Diode und eines Widerstandes beschrieben. Zur Simulation des Kleinsignalverhaltens
wurden verlustbehaftete spannungsabhängige Kapazitäten eingesetzt.
In Abb 6.9 ist der Drainstrom des MESFETs als Funktion der Gate-Spannung im
gesättigten Bereich dargestellt.
5.
Simulation der Einzelkomponenten
87
6
Vbs = 1V
5
0V
Messung
Simulation
Id [mA]
4
-1V
3
-2V
2
1
0
-2.0
-1.5
-1.0
-0.5
0.0
0.5
1.0
1.5
Vgs [V]
Abb. 6.9: Drainstrom des MESFETs (Abb. 6.7) als Funktion der Gate-Spannung und der BackgatingSpannung. Gemessene und nach ESB Abb. 6.8 simulierte Kurven.
In Tab.6.3 sind die SPICE-Parameter des Ersatzschaltbildes (Abb.6.8) aufgelistet. Die
Parameter der LED skalieren mit der aktiven Diodenfläche. Diese wird durch die Lage
der um den MESFET gelegten Gräben (vgl. Kap. 3.4.6 und Abb. 3.10b) bestimmt. Die
in der Tabelle angegebenen Werte wurden für eine Fläche von (100 µm)2 ermittelt.
Dgd
Dgdr
Dgs
Dgsr
Dbd
Dbdr
Dbs
Dbsr
DLED
2
100µm
N
1.251
12.26
1.251
12.26
1.098
6.779
2.026
6.881
1.99
Is [A]
3.66 f
1.77 p
3.66 f
1.77 p
1.43 p
1.01 f
1.18 n
7.73 f
0.32 f
R
Rgdc
Rgdr
Rgsc
Rgsr
[Ω]
194.9
R
Rd
[Ω]
800
132.7
Rs
15.6
Cgd
Cgs
[F]
58.9 f
826.1
f
10
Rbd
55.3
C
Curtice
Param.
800
Rbdc
853
Cbd
100 f
α
β
λ
Vth
1.862
1.448m
30.43
kV-1
-1.104
V
Rbdr
208.5 meg
Rbsc
10
Rbsr
RLED
264
meg
380
Rbs
712
Cbs
100 f
Rg
10.1
CLED
13.96 p
Tab. 6.3: SPICE-Parameter des MESFETs nach Abb. 6.8.
1.
Simulation der Einzelkomponenten
88
In Abb. 6.10 sind die S-Parameter als Ortskurve der Frequenz im Bereich 300 kHz 2 GHz im Smith-Diagramm aufgetragen. Da die AC-Verlustwiderstände
verhältnismäßig groß sind, wurde eine Darstellung im 300 Ω-System gewählt.
X / 300 Ω
1
Messung
Simulation
s21
2
0.2
0.5
Z / 300 Ω
0
1/3
s12
1
s11
-2
.2
-0
s22
- 0.5
-1
Abb. 6.10: S-Parameter des MESFETs nach Abb. 6.8, gemessene und simulierte Werteim Bereich
300 kHz-2 GHz (Darstellung in 300 Ω-Ebene)
5.
Simulation der Einzelkomponenten
89
7. Schlußbemerkungen
Zunächst sollen die gemessenen Daten mit bisher vorgestellten Smart Pixels verglichen
werden. In Tab. 7.1 sind die hier erzielten Ergebnisse und die in der Literatur
veröffentlichten Resultate aufgelistet:
- Um mit einem Smart Pixel eine möglichst hohe Zahl weiterer Pixels ansteuern
zu können, muß die optische Ausgangsleistung hinreichend groß sein, (hoher
Fan Out). Neben der absoluten Ausgangsleistung ist es entscheidend, eine
hohe differentielle optische Verstärkung zu erlangen. Mit dem hier
vorgestellten Prozeß konnte eine optoelektronische Verstärkung >105 erreicht
werden, was deutlich vergleichbare Arbeiten übertrifft.
- Das Kontrastverhältnis macht eine Aussage über die Flexibilität des Systems
gegenüber der Zahl der angesteuerten logischen Elemente. Das hier
vorgestellte System zeigt mit einem Kontrastverhältnis von >1000 ein im
Vergleich durchschnittliches Resultat. Hier sind die SEED Modulatoren aus
prinzipiellen Gründen ganz klar den OEICs mit aktiven Lichtquellen
unterlegen.
- Die Schaltenergie und die statische Verlustleistung bestimmen letztendlich die
Zahl der realisierbaren Pixels auf einem Chip: Ist Pv die Verlustleitung pro
Pixel, dann läßt sich bei einer erlaubten flächenbezogenen Verlustwärme Pges
die maximale Pixeldichte zu D=Pges/Pv abschätzen. Bei einer erlaubten
Verlustwärme von 10 W/cm2 und einer Taktrate von 100 MHz ist die statische
Verlustleistung der Pixel dominant. Im hier beschriebenen System lassen sich
so etwa 300 Pixel/cm2 realiseren. Die FET/SEED Technologie mit ca. 4000
realisierbaren Pixeln/cm2 jedoch noch klar überlegen.
Olbright
Zhou
Lin
Woodward
Kasahara
diese Arbeit
Jahr
1991
1991
1992
1992
1993
1994
Ref.
[1.23]
[1.24]
[1.20]
[7.3]
[7.1]
Detektor/Quelle
HPT/LD
HPT/LD
HBT/LED
MESFET/
SEED
VSTEP
PD/
MESFET/
LED
Material
AlGaAs/
GaAs
AlGaAs/
GaAs
AlGaAs/
GaAs
AlGaAs/
GaAs
AlGaAs/
GaAs
AlGaAs/
GaAs
Wellenlänge
[µm]
0.85
0.83
0.85
0.85
0.95
0.79
Bias Spng. [V]
8
3
2
10
6.1
3(4)
Verstärkung
20
1000
≈40
10
>10000
(3500)
Kontrast Verhältnis
2700
3·104
100
5
1000
>1000
Switching
[pJ]
1
6
65
0.04
2.5
0.5 (6.5)
80
15
1.6
2.5
50
30
Power
[mW]
Energy
Dissipation
Tab. 7.1: Vergleich des OEICs mit weiteren veröffentlichten Smart Pixels. Die Zahlen in Klammern
stammen von der Schaltung aus Kap. 5. Die Zahlen vor der Klammer wurden Messungen einer weiteren
Schaltung des OEICs entnommen und sind bereits in [5.1] veröffentlicht.
Literatur
90
Das in dieser Arbeit vorgestellte System zur Realisierung optoelektronischer integrierter
Schaltkreise zeichnet sich vor allem durch eine große Flexibilität bei moderatem
Leistungsverbrauch aus.
Für die bisher realisierten Schaltkreise ließ die Schaltgeschwindigkeit noch zu
wünschen übrig. Durch den Einbau weiterer Verstärkerstufen ließe sich das System
jedoch im 100 MHz-Bereich betreiben.
Die Schaltgeschwindigkeit der Eingangsstufe wächst mit der eingestrahlten
Lichtleistung. Der Fan Out steigt ebenfalls mit der Lichtleistung. Die Zahl der pro
Fläche erhältlichen Pixels ist durch die abführbare Leistung pro Fläche begrenzt
(1...10 W/cm2). Die LEDs haben jedoch nur eine Leistungseffizienz im 1 % Bereich und
sind damit limitierender Faktor in der Anwendung der OEICs in verknüpften
Prozeßeinheiten. Ein
Einbau
oberflächenemittierender
Laser
mit
einer
Leistungseffizienz im Bereich 5...30 % ist im OEIC prinzipiell möglich. Die in Kap. 3
beschriebene Technologie bleibt bestehen, es muß jedoch die Doppel-Heterostruktur der
LED durch eine VCSEL-Struktur (vertical-cavity surface-emitting laser) ersetzt werden
[7.4]. Neben den damit verbundenen Schwierigkeiten in der Kristallzucht müssen
technologische Probleme, wie das Ätzen tiefer Gräben und deren Metallisierung gelöst
werden. Die Entwicklung dieser Technologie ist jedoch ein wesentlicher Schritt, der im
Rahmen des beschriebenen Projektes realisiert werden sollte.
Ein weiterer Schritt zur Verbesserung der Schalteigenschaften des OEICs wäre die
Verwendung eines semiisolierenden Substrates. Dadurch ergäben sich folgende
Vorteile:
1) Die kapazitive Kopplung der Photodioden mit dem Substrat über die unter
ihnen befindlichen LEDs entfiele.
2) Die kapazitive Kopplung der MESFETs mit dem Substrat entfielen.
3) Der in Kap. 2 diskutierte DC-Backgating-Effekt würde unproblematisch, da
das Backgating-Potential beliebig gewählt werden könnte.
Die Realisation setzt jedoch die Verwirklichung folgender technologischer Maßnahmen
voraus:
1) Tiefe Mesa-Ätzung bis auf die n+-Schicht der LED.
2) Deposition ohmscher Kontakte auf der unteren n+-Schicht ohne beim Legieren
das Schottky-Gate-Verhalten zu verschlechtern (−>zusätzlicher Metallisierungsschritt)
3) Komplexere Verdrahtung (Bisher waren alle LEDs über eine gemeinsame
Kathode verbunden).
1. Schlußbemerkungen
91
Verzeichnis der verwendeten Literatur
[1.1] Song Yu and Stephen R. Forrest, "Implementations of Smart Pixels for Optoelectronic Processors
and Interconnection Systems I: Optoelectronic Gate Technology", J. of Lightwave Technology,
vol. 11, no. 10, p. 1659-69, (oct. 1993)
[1.2] M. J. Goodwin, A. J. Moseley, M. Q. Kearly, R. C. Morris, C. J. G. Kirkby, J. Thompson, R. C.
Goodfellow, and I. Bennion, "Optoelectronic Component Arrays for Optical Interconnection of
Circuits and Subsystems", J. of Lightwave Technology, vol. 9 no. 12, p. 1639-45, (dec. 1991)
[1.3] R. K. Willardson and H. L. Goering, "Compound Semiconductors", Vol. 1, Reinhold Publishing
Corporation, New York, (1962)
[1.4] M. I. Nathan, W. P. Dumke, G. Burns, F. H. Dill, Jr., and G. Lasher, "Stimulated Emission of
Radiation from GaAs p-n Junctions", Appl. Phys. Lett. vol. 1, 3 p. 62-64, (nov. 1992)
[1.5] C. A. Mead, Proc. IEEE 54, 307 (1966)
[1.6] A. A. Ketterson, J. W. Seo, M. H. Tong, K. L. Nummila, J. J. Morikuni, K.-Y. Cheng, S.-M. Kang,
and I. Adesia, "A MODFET-Based Optoelectronic Integrated Circuit Receiver for Optical
Interconnects", IEEE Transactions on Electron Devices, vol. 40, no. 8 pp. 1406-15 (aug 1993)
[1.7] B. J. Van Zeghbroeck, Ch. Harder, J.-M. Halbout, H. Jäckel, H. Meier, W. Patrick, P. Vettiger, and
P. Wolf, "5.2 GHz Monolithic GaAs Optoelectronic Receiver", Procceedings of the IDEM International Electron Device Meeting, Washington D.C. (dec. 1987)
[1.8] H. K. Choi, J. P. Mattia, G. W. Turner, and B.-Y. Tsaur, "Monolithic Integration of GaAs/AlGaAs
LED and Si Driver Circuit", IEEE Electron Device Letters, vol 9, no. 10, p. 512 (oct. 1988)
[1.9] H. Beneking, "Full Solid State Image Converter Based on Integration of Phototransistors and
LEDs", IEEE Electron Device Letters, vol. EDL-2, no. 4, pp. 99-100(april1981)
[1.10] H. Matsueda and M. Nakamura, "Monolithic Integration of a laser diode, photo monitor, and
electric circuits on a semi-insulating GaAs substrate", Applied Optics, vol. 23, no. 6, pp.779-781
(march 1984)
[1.11] G. R. Olbright, R. P. Bryan, T. M. Brennan, K. Lear, G. E. Poirier, W. S. Fu, J. L. Jewell, and Y.
H. Lee, "Surface emitting laser logic", presented at Top Mtg on optical computing, Salt Lake City,
UT, 1991
[1.12] K. Matsuda, K. Takimoto, D-H. Lee, and J. Shubita, "Integration of 1024 InGaAsP/InP
optoelectronic bistable switches", IEEE Transactions on Electron Devices, vol. ED-37, p. 1630
(1990)
[1.13] J. J. Brown J. T. Gardner, and S. Forrest, "An Integrated, Optically Powered, Optoelectronic
"Smart" Logic Pixel for Interconnection and Computing Applications", Journal of Quantum
Electronics, vol. 29, no. 2 pp.715-726 (feb. 1993)
[1.14] S. E. Miller: "Integrated optics, 'An Introduction' ", Bell System Technical Journal, vol. 48, pp.
2059-2069 (1969)
[1.15] C. P. Lee, S. Margalit, I. Ury, and A. Yariv, "Integration of an injection laser with a Gunn
oscillator on a semi-insulating GaAs substrate," Applied Physics Letters, vol. 32, pp. 806-807,
(1978)
[1.16] M. Yust, N. Bar-Chain, S. H. Izadpanah, S. Margalit, I. Ury, D. Wilt, and A. Yariv, "A
monolithically integrated optical repeater," Applied Physics Letters, vol. 35, no. 10, p795-797,
(Nov. 1979)
[1.17] B. F. Aull, K. B. Nichols, P. A. Maki, S. C. Palmateer, E. R. Brown, and T. A. Lind, "Monolithic
optoelectronic transistor: A new smart-pixel device", Applied Physics Letter vol. 63 no. 11 pp.
1555-1557 (Sept. 1993)
[1.18] J.I. Song, Y. H. Lee, J. Y. Yoo, J. H. Shin, A. Scherer, and R.E. Leibenguth, "Monolithic Arrays of
Surface-Emitting Laser NOR Logic Devices", IEEE Photonics Technology Letters, vol. 5, no. 8,
pp. 902-904 (Aug. 1993)
92
[1.19] Y. Nitta, J. Ohta, S. Tai, and K. Kyuma,"Optical learning neurochip with internal analog memory",
Applied Optics, vol. 32, no. 8, pp.1264-1274, (March 1993)
[1.20] S. Lin, A. Grot, J. Luo, and D. Psaltis, "GaAs optoelectronic neuron arrays"’ Applied Optics, vol.
32, no. 8, pp.1275-1289 (March 1993)
[1.21] J. H. Marsh, "Quantum well intermixing", Semiconductor Science and Technology, vol. 8, no. 6,
p1136-1155 (June 1993)
[1.22] A. Ackaert, L. Buydens, F. De Pestel, P. Demeester, and P. Van Daele, Int. Symp. on GaAs and
Related Compounds, Jersey, 1990, Inst. Phys. Conf. Serv., Vol.412, p. 539
[1.23] G. R. Olbright, R. P. Bryan, K. Lear, T. M. Brennan, G. Poirier, Y. H. Lee, J. L. Jewell,
"Cascadable Laser Logic Devicees: discrete integration of Phototransistors with surface-Emitting
laser Diodes", Electronic Letters, vol. 27, no. 3, pp.216-217 (Jan 1991)
[1.24] P. Zhou, J. Cheng, C. F. Schaus, S. Z. Sun, C. Hains, K. Zheng, and A. Torres, D. R. Myers, and
G. R. Vawter, "High Performance Latchable Optical Switch and Logic Gates Based on the
Integration of Surface-Emitting Lasers and Photothyristors", Applied Physics Letters, vol. 59, no.
20, pp. 2504-2506, (Nov 1991)
[1.25] G. W. Taylor, P. A. Evaldson, A. Kiely, T. Vang, P. R. Claisse, S. L. Daryanany, D. P. Docter, S.
K. Sargood, and P. W. Cooke, "Integrated Inversion Channel Optoelectronic Devices and Circuit
Elements for Multifunctional Array Applications", IEEE Journal of Quatum Electronics, vol. 29,
no. 2, pp. 785-800, (Feb. 1993)
[1.26] K. V. Shenoy, C. G. Fonstad, Jr., A. C. Grot, and D. Psaltis, "MBE Regrowth of LED’s on VLSI
GaAs MEFET’s", IEEE transactions on Electron Devices, vol. 40, no. 11, pp.2138-2139 (Nov
1993)
[1.27] P. Demeester, I. Pollentier, P. De Dobbelaere, C. Brys, and P. Van Daele, "Epitaxial lift-off and its
applications", Semiconductor Science and Technology, vol. 8, no. 6, pp.1124-1134 (June 1993)
[1.28] J. H. Kim, S. H. Lin, J. Katz, and D. Psaltis, "Monolithically integrated two dimensional arrays of
optoelectronic threshold devices for neural network applications", SPIE vol. 1043 Laser Diode
technology and Applications (1989) pp.44-52
[1.29] D. A. B. Miller, D. S. Chemla, T. C. Damen, T. H. Wood, C. A. Burrus, A. C. Gossard, andW.
Wiegmann, "The Quantum-Well Self-Electrooptic Effect Device: Optoelectronic Bistability and
Oscillation, and Self Linearized Modulation," IEEE, Journal of Quantum Electronics, QE-21, pp.
1462-1476 (1985)
[1.30] G. M. Metze, "60 GHZ pseudomorphic-MODFET low-noise MMIC amplifiers", IEEE Electron
Device Letters, vol. 10 pp.165-167, (1989)
[1.31] A. Sasaki, M. Taneya, H. Yano, and S. Fujita, "Optoelectronic Integrated Device with Light
Amplification and Optical Bistability", IEEE Transactions on Electron Devices, vol. ED-31, no. 6
pp. 805-811(June 1984)
[1.32] C. Gosh and R. L. Layman, "SelectiveArea Growth of gallium Arsenide by Metalaorganic Vopor
Phase Epitaxy", Applied Physics Letters, vol. 45(11) p.1229-1231 (1984)
[1.33] A. C. Grot, D. Psaltis, U. V. Shenoy, and C. G. Fonstad, Jr., "Large Scale Integration of LEDs and
GaAs Circuits fabricated through MOSIS", Int. Conf. on Optical Computing MA 2/3 aug.1994
Edinburh
[1.34] N. Streibl, K.-H.Brenner, A. Huang, J. Jahns, J. Jewell, A. W. Lohmann, D. A. B. Miller, M.
Murdocca, M. E. Prise, T. Sizer, "Digital Optics", Proc. of the IEEE vol. 77 (12) p.1954-1969
(1989)
[1.35] R. J. Malik, J. R. Hayes, F. Capasso, U. Alavi, and A. Y. Cho, "High-Gain Al0.48In0.52/Ga0.53As
Vertical n-p-n Heterojunction Bipolar Transistors Grown by Molecular-Beam Epitaxy", IEEE
Electr. Dev. Let. vol. EDL-4 (10) p.383-385 (1983)
[2.1] S.M. Sze, "Semiconductor Devices, Physics and Technology", J. Wiley and sons p.645-651 (1985)
93
[2.2] A.B. Grebene and S.K. Ghandi, "General Theory for Pinched Operation of the Junction-Gate FET"
Solid State Electronics Vol. 12, pp. 573-589 (1969)
[2.3] N. Goto, Y. Ohno, and H. Yano, "Two-Dimensional Numerical Simulation of Side-Gating Effect
in GaAs MESFET’s", IEEE Transactions on Electron Devices Vol.: 37 (8) p.1821-1827 (1990)
[2.4] K. Fujimoto and A. Tamura, "Sidegate Effect of GaAs MESFETs in Carbon Doped GaAs
Substrate", Electronics Letters, Vol.29 (12) p.1080-1081 (1993)
[2.5] J.J. Liou, "Junction Field-Effect Transistors" in Advanced Semiconductor Device Physics and
Modeling, Artech House, p.185-226 (1994)
[2.6] S.M. Sze, "Semiconductor Devices, Physics and Technology", J. Wiley and sons p.163 (1985)
[2.7] R.A. Pucel, H. A. Haus, and H. Statz, " Signal and Noise Properties of GaAs Microwave FieldEffect Transistors”, in L. Martin, Ed., Advances in Electronics and Electron Physics, Vol. 38,
Academic, New York, 1975, p. 195.
[2.8] J. B. Gunn, "Microwave Oscillations of Current in III-V Semiconductors", Solid State Com. Vol.
1, p.88-91
[3.1] G.B. Stringfellow, "Organometallic Vapor-Phase Epitaxial Growth of III-V Semiconductors", in:
Semiconductors and Semimetals, vol. 22A, eds. R.K. Willardson and A. K. Beer (Academic Press,
New York, 1984)p. 209
[3.2] M.J. Ludowise, "Metalorganic Chemical Vapor Deposition of III-V Semiconductors", J. J. Appl.
Phys. 58,(8) R31 (1985)
[3.3] M.E. Givens, L.M. Miller, and J.J. Coleman, "Effect of Design Variations on the Threshold
Current Density of AlxGa1-xAs Separate Confinement Heterostructure Single Quantum Well
Lasers"' J. Of Applied Physics, vol. 71 (9) p.4583-4588 (1992)
[3.4] A. Yariv, "Quantum Well Lasers (advanced topic)", in "Optical Electronics", 4th Edition Saunders
College Publishing p.592-607
[3.5] A. Ackaert, L. Buydens, F. De Pestel, P. Demeester and P. Van Daele, "..", International
Symposium on GaAs and related Compounds, Jersey, 1990, Inst. Phys.Conf. Serv. Vol. 412,
p.539[3.6] K. Heime,"Elektronische Bauelemente", Vorlesung an der RWTH Aachen, S. 6.8-6.17
[3.7] K. Hirobe and H. Azuma, "Reduction of Radiation Damage on Silicon Substrates in Magnetron
Reactive Ion Etching", Journal of Electrochemical Society.: Solid-State Sci. Technol., Vol. 132,
(4) p.938-942 (1985)
[3.8] G. Young, Y Kushner and M. Kushner, "Magnetic Field Effects on Cylindrical Magnetron
Reactive Ion Etching Si/SiO2 in CF4 and CF4/H2 Plasmas" J. Vac. Sci. Technol., A.& (3) p987991 (1989)
[3.9]S. M. Rossnagel, "Glow Discharge Plasmas and Sources for Etching and Deposition", in Thin Film
Processes II, p.11-73 ed by J.L. Vossen and W. Kern, Academic Press (1991)
[3.10] J.J. Kelly and C.H. Minjer, "An Electrochemical Study of Undercutting during Etching of Duplex
Metal Films", J electrochem. Soc., vol.122(7) p.931-936 (1975)
[3.11] H. W. Lehmann and R. Widmer, "Reactive Sputter Etching of Al in BCl3", Microelectronic
Engineering 1, Elsevier Science Publishers B. V. (North Holland) p. 3-27(1983)
[3.12] C. V. Deshpandey and R. F. Bunshah, "Evaporation Processes", in Thin Film Processes Film
Processes II, p.p. 79-130 ed. by J.L. Vossen and W. Kern, Academic Press (1991)
[3.13] H.W. Lehmann, "Plasma-Assisted Etching", in Thin Film Processes Film Processes II, p.p. 674743 ed. by J.L. Vossen and W. Kern, Academic Press (1991)
[3.14] G. C. DeSalvo, W. F. Tseng, and J. Comas, "Etch Rates and Selectivities of Citric Acid/Hydrogen
Peroxide on GaAs, Al0.3Ga0.7As, In0.2Ga0.8As, In0.53Ga0.47As, In0.52,Al0.48As and InP"' Journal
Electrochemical Society, Vol.139 (3) p.831-835 (1992)
94
[3.15] S. V. Nguyen, "Plasma Assisted Chemical Vopour Deposited Thin Films for Microelectronic
Applications", Journal of Vacuum Science and Technology, B4 (5) p.1159-1167 (1986)
[3.16] R. Reif, "Plasma-Enhanced Chemical Vapor Deposition", in Thin Film Processes Film Processes
II, p.526-556 ed. by J.L. Vossen and W. Kern, Academic Press (1991)
[3.17] H.C. CaseyJr., D. D. Sell, and K. W. Wecht, "Concentration dependence of the absorption
coefficient for n- and p-type GaAs between 1.3 and 1.6 eV", in "Key Papers in Physics, Gallium
Arsenide", ed. by J. S. Blakemore p.216-223 (1987)
[3.18] D. Leipold, U. Kehrli, B. Delley, K. Thelen, and B. D. Patterson, "An AlGaAs/GaAs OEIC
structure for the Integration of LEDs, MESFETs and Photodetectors", Materials Science and
Engineering, B21 p300-303 (1993)
[4.1] R.A. Pucel, H. A. Haus, and H. Statz, “Signal and Noise Properties of GaAs Microwave FieldEffect Transistors”, in L. Martin, Ed., Advances in Electronics and Electron Physics, Vol. 38,
Academic, New York, 1975, p. 195.
[4.2] A. Ackaert, L. Buydens, F. De Pestel, P. Demeester and P. Van Daele, "High Efficiency
GaAs/AlGaAs/InGaAs Single Quantum Well Ligth Emitting Diodes", International Symposium on
GaAs and related Compounds, Jersey, 1990, Inst. Phys.Conf. Serv. Vol. 412, p.539-544
[4.3] H. Schumacher, "Electronic Wafer Probing Techniques", in "Semiconductors and Semimetals",
vol. 28, ed. By R. B. Marcus, Academic Press (1990)
[4.4]
HP 8753C Network Analyzer Reference manual p.5-53-p.5-64
[4.5] W. Bächtold, "Lineare Elemente der Höchstfrequenztechnik", p.99-111 Verlag der Fachvereine
Zürich (1994)
[4.6] H. D. Lüke, "Signalübertragung, Grundlagen der digitalen und analogen
Nachrichtenübertragungssysteme", Springer Verlag 1985
[4.7] Sze, "Physics of Semiconductor Devices", 2nd ed. J. Wiley & sons 1981, p.322
[4.8] A. Yariv, Optical Electronics, Fourth Ed., Saunders Publishing, (1991) p.598
[4.9] R. H. Saul, "Light-Emitting-Diode Device Disign", Semiconductors and Semimetals Vol 22 p.193237 Academic Press (1985)
[4.10] A. S. Grove, "Physics and Technology of Semiconductor Devices", J. Wiley (1967)
[4.11] K. Ikeda, S. Horiuchi, T. Tanaka, W. Susaki, "Design Parameters of Frequency Response of GaAs(Ga,Al)As Double Heterostructure LED's for Optical Communications", IEEE Trans Electron Dev.
ED-24 (7), p. 1001-1005 (1977)
[4.12] T. Pei Lee, A. G. Dentai, "Power and Modulation Bandwidth of GaAs-AlGaAs High-Radiance
LED's for Optical Communication Systems", IEEE J. Of Quantum Electronics, vol. QE-14 (3)
p.150-159 (1978)
[4.13] Y. Arakawa, H. Sakaki, M. Nishioka, J. Yoshino, and T. Kamiya, "Rekombination Lifetime of
Carriers in GaAs-GaAlAs Quantum Wells near Room Temperature", Appl. Phys. Lett, Nr. 46 (5)
p.519-521 (1985)
[4.14] M. Krahl, N. Kirstaedter, KR. K. Bauer, D. Bimberg, H. P. Meier and C. Harder, "Correlation of
Time-Resolved Electroluminescence and Cathodoluminescence Measurements on Quantum Well
Light Emitters with Varying Barrier Widths", J. Appl. Phys 70 (10), p. 5561-5569 (1991)
[4.15] D. Leipold, U. Kehrli and K. Thelen, to be published elsewhere
[4.16] W.B. Joyce and S. H. Wemple, "Steady State Junction-Current Distributions in Thin Resistive
Films on Semiconductor Junctions (Solutions of ∇2v=±ev)
[4.17] I. Schnitzler, E. Yabonovitch, C. Caneau, T. J. Gmitter, and A. Schrer, "30% External Quantum
Efficiency From Surface Textured, Thin-Film Light-Emitting Diodes", Appl. Phys. Lett. Vol. 63
(16) p.2174-2176 (1993)
[4.18] S. Tiwari, "Compound Semiconductor Devices", Academic Press p.787 (1992)
95
[4.19] N. Jain and R. J. Gutmann, "Modeling and Design of GaAs MESFET Control Devices for BroadBand Applications", IEEE Transactions on Electron Dev. (38) Nr. 2 p. 109-117 (1990)
[4.20] T. Takada, U. Yokoyama, M. Ida, and T. Sudo, "A MESFET Variable-Capacitance Model for
GaAs Integrated Circuit Simulation", IEEE Transactions on Microv. Theory and Techniques,
MTT-30, (5) p. 719-724 (1982)
[5.1] U. Kehrli, D. Leipold, K. Thelen, H. P. Schweizer, P. Seitz and B. D. Patterson, "Monolithic
Integration of Optoelectronic Smart Pixels", submitted to Electronic Letters in Sept 1994
[5.2] M. Dagenais, R. F. Leheny, H. Temkin, and P. Bhattacharya, "Applications and Challenges of
OEIC Technology: A Report on the 1989 Hilton Head Workshop", J. of Lightwave Techn., vol. 8
(6) p.846-862 (1990)
[5.3] A. L. Lentine, L.M. F. Chirovsky, and T. U. Woodward, "Optical Energy Considerations for
Diode-Clamped Smart Pixel Optical Receivers", IEEE J. of Quantum Electr. Vol30 (5) p.11671171, (1994)
[5.4] P. S. Guilfoyle, R. V. Stone, J. M. Hessenbruch, "Digital Optical Computing Architectures for
Compute Intesive Applications", Conf. On Optical Computing Edinburgh, MP 30/87 (August
1994)
[5.5] M. Rossi, R. E. Kunz, "Phase-matched Fresnel elements", Opt. Com., vol 97, p.6-10 (1992)
[6.1] "PSpice Circuit Analysis" Version 4.05, p. 103-105, MicroSim Corporation (1991)
[6.2] W. Curtice, "A MESFET Model for Use in the Design of GaAs Integrated Circuits", IEEE Trans.
Microwave Theory Tech. MTT-28 (5) p.488-456 (1980)
[6.3] W. Curtice, M. Ettenberg, "A Nonlinear GaAs Model for use in the Design of Output Circuits for
Power Amplifiers", IEEE Trans. Microwave Theory Tech. MTT-33 (12) p.1383-1394 (1985)
[6.4] H. Statz, P. Newman, I. W. Smith, R. A. Pucel, H. A. Statz, "GaAs FET Device and CIRCUIT
Simulation in SPICE", IEEE Trans Electr. Dev. Vol ED-34 (2), p.160-169 (1987)
[6.5] A. J. McCamant, G. D. McCormack, and D. H. Smith, "An Improved GaAs MESFET Model for
SPICE", IEEE Trans. Microwave Theory Tech. Vol. MTT-38 p. 822-824 (1990)
[6.6]
H. Fukui, "Determination of the Basic Device Parameters of a GaAs MESFET", Bell Syst. Tech.
J. Vol 58 (3) p.771-797 (1979)
[6.7] H. Shichman and D. A. Hodges, "Modeling and Simulation of Insulated-Gate Field-Effect
Transistor Switching Circuits", IEEE J. Solid St. Circuits, SC-3, p.285-289 (1968)
[6.8] W. W. Wong, J. J. Liou and J. Prentice, "A Unified Four Terminal JFET Static Model for Circuit
Simulation", Solid State Electronics, vol. 34(5) p. 437-443 (1991)
[7.1] K. Kasahara, "VSTEP-based smart pixels," J. Of Quantum Electron. Vol. 29 p757-768 (1993)
[7.2] U. Kehrli, D. Leipold, K. Thelen, H. P. Schweizer, P. Seitz, and B. D. Patterson, "Monolithically
Integrated Optoelectronic Smart Pixels", Conf. On Optical Computing Edinburgh, August 1994,
MC1/18
[7.3] T. U. Woodward, A. L. Lentine, L. M. Chirovsky, S. S. Pei, J. M. Freud, L. A. D’Arso, M. F.
Focht, E. J. Laskowski, G. D. Guth, L. E. Smith, "Operating Characteristics of GaAs/AlGaAs FETSEED Smart Pixels", IEEE IEDM 92-655 (1992)
[7.4] J. L. Jewell, J. P. Harbison, A. Scherrer, Y. H. Lee, L. T. Florenz, "Vertical-Cavity SurfaceEmitting Lasers: Design, Growth, Fabrication, Characterization", IEEE Quantum Electronics vol.
27 (6) p. 1332-1346 (1991)
96
97
Anhang
Berechnung des Potentialverlaufs in Streifendioden
Zur Abschätzung des Geometrieeffektes einer LED wird folgende Struktur untersucht:
I0
l
dp
I(x)
σp
p
V0
j(x)
n
Metall
z
x
I0
Abb. 8.1: Schematische Darstellung der LED mit Kontaktstreifen
Eine Diode der Breite l und der Länge z sei bei x=0 durch durch einen dünnen
Metallstreifen kontaktiert. Die obere Schicht der Dicke dp sei p-dotiert und habe die
Leitfähigkeit σp. In den Kontaktstreifen werde der Strom I0 eingespeist. Der vertikale
Strom durch den p-n-Übergang wird durch die Funktion j(x)beschrieben. Zunächst wird
der Strom, der unter dem Kontaktmetall fließt nicht mitberücksichtigt. Für den Strom
durch die p-Schicht gilt dann:
x
I ( x ) = I 0 − l ∫ j( x )dx
0
Für die Stromdichte kann für V(x)>>NVT angenommen werden
j ( x ) = j0 e
V (x)
NVT
wobei V(x) die Spannung am p-n Übergang an der Stelle x ist und j0 die
Dunkelstromdichte des p-n Überganges. Durch den lateralen Stromfluß ergibt sich ein
Spannungsabfall
1 I( x)
∂V
=−
.
∂x
σ p l ⋅ dp
Daraus ergibt sich die Differentialgleichung
V (x)
j0
∂ 2V
e N ⋅V
=
2
∂x
σ p ⋅ dp
T
Als Ansatz werde folgende Funktion gewählt:
(Gl. 8.1)
98
V ( x ) = A − 2 NVT ln[cos( Cx + D)]
(Gl. 8.2)
Daraus ergibt sich die Ableitung:
∂V
= 2 NVT C tan( Cx + D)
∂x
(Gl. 8.3)
mit den noch zu bestimmenden Konstanten A...D. Einsetzen in Gl. 8.1 ergibt
A = NVT ln
2 NVT C 2σ p d p
j0
(Gl. 8.4)
Mit den Randbedingungen:
1) für x=0 gilt:
∂V ( 0)
I0
= 2 NVT C tan D = −
∂x
σ p d pl
(Gl. 8.5)
2) für x=z gilt
∂V ( z )
=0
∂x
⇒ tan( Cz + D) = 0
⇒ Cz + D = π
(Gl. 8.6 a,b,c)
Einsetzen von Gl. 8.6 c) in Gl. 8.8.5 ergibt:
I0
= 2 NVT C tan( Cz )
lσ p d p
Aus dieser Gleichung kann C numerisch ermittelt werden. Durch Einsetzen der
Gleichungen 8.6.c und 8.4 in Gl. 8.2 erhält man schließlich die Funktion:
V ( x ) = NVT ln
2 NVT C 2σ p d p
j0 cos 2 [C( x − z )]