Elektronik 1, Foliensatz 4: MOS-Transistoren und

Elektronik 1, Foliensatz 4: MOS-Transistoren und
Operationsverstärker
G. Kemnitz
16. Januar 2017
Inhaltsverzeichnis
1 MOS-Transistoren
1.1
1.2
1.3
1.4
1.5
Verstärker . .
Schaltbetrieb
CMOS-Gatter
Speicherzellen
Aufgaben . .
.
.
.
.
.
1
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2 Operationsverstärker
2.1
2.2
2.3
2.4
2.5
1
Verstärker . . . . . . . .
Rechenelemente . . . . .
Komparator . . . . . . .
Digital-Analog-Umsetzer
Analog-Digital-Umsetzer
3
5
8
14
14
16
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
17
19
20
22
23
MOS-Transistoren
Funktionsprinzip
• Über der Halbleiteroberäche bendet sich, isoliert durch eine dünne Oxidschicht, die Steu-
erelektrode, das Gate.
• Die Gate-Kanal-Spannung steuert die Dichte der beweglichen Ladungsträger (Elektronen
oder Löcher) und damit den Leitwert im Kanal.
n ∼ GK
Gate
Leiter, Polysilizium
Isolator, Siliziumoxid
Kanal mit einer steuerbaren
Dichte beweglicher Elektronen
gesperrter pn-Übergang
Halbleiter mit beweglichen
Löchern
UGK
n ∼ UGK
p
Bulk
1
Uth
UGK
GK
n
Uth
UGK
Einschaltspannung
Gate-Kanal-Spannung
Kanalleitwert
Dichte der beweglichen
Elektronen
2
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Aufbau und Anschlüsse
S
NMOS-Transistor
G
D
B
n
S
n
n-Kanal
PMOS-Transistor
G
D
B
p
p
p
p-Kanal
D
D
ID ≥ 0
UGD
USB > −UF
UGS
ID ≤ 0
UGD
UDB > −UF
B
IG = 0
G
n
UDB < UF
B
IG = 0
G
UDS
USB < UF
UGS
UDS
S
S
Bezeichnung der Anschlüsse, Spannungen etc.
G
S
D
B
n
Gate (Steueranschluss)
Source (Zufluss des Kanals)
Drain (Abfluss des Kanals)
Bulk / Substrat
n-leitfähiges Gebiet
(bewegliche Elektronen)
p p-leitfähiges Gebiet
(bewegliche Löcher)
UGS
UGD
UDS
USB
UDB
UF
ID
IG
Gate-Source-Spannung
Gate-Drain-Spannung
Drain-Source-Spannung
Source-Bulk-Spannung
Drain-Bulk-Spannung
Flussspannung des pn-Übergangs
Drainstrom
Gatestrom (praktisch null)
Arbeitsbereiche: Sperrbereich
UGS < Uth
B
G
S
n
UGD < Uth
D
n
p
kein Kanal
gesperrte pn-Übergänge
Der gesamte Kanal ist ausgeschaltet:
NMOS: UGS < Uth und UGD < Uth
PMOS: UGS > Uth und UGD > Uth
(Uth Einschaltspannung). Der Drainstrom ist Null.
aktiver Bereich
UGS > Uth
NMOS: UGS > Uth und
UGD > Uth
PMOS: UGS < Uth und
UGD < Uth
B
G
S
n
UGD > Uth
D
n
p
leitender Kanal vom
Source bis zum Drain
3
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
• Wenn das Potenzial entlang des Kanals konstant ist (UDS → 0):
GKanal =
ID
UDS
= K · (UGS − Uth )
• Sonst, wenn im Kanal Strom ieÿt (für NMOS-Transistoren UDS > 0 und für PMOSTransistoren UDS < 0:
ID = K · (UGS − Uth ) · UDS −
2
UDS
2
(K Steilheit, Uth Einschaltspannung, beide für selbstsperrende NMOS-Transistoren positiv
und für selbstsperrende PMOS-Transistoren negativ).
Einschnürbereich
UDS > UGS − Uth
NMOS: UGS > Uth und
UGS > Uth
UGD < Uth
PMOS: UGS < Uth und
UGD > Uth
B
G
S
n
p
D
n
UGD − Uth
Einschnürpunkt, über dem
der Rest von UDS abfällt
Für UDS > UGS − Uth nehmen Ladungsdichte, Feldstärke und Strom im leitfähigen Teil des
Kanal gegenüber UDS = UGS − Uth nicht weiter zu. Die hinzukommende Spannung fällt über
dem Einschnürpunkt ab. Verhalten einer gesteuerten Stromquelle:
ID = K ·
(UGS − Uth )2
2
(K Steilheit, Uth Einschaltspannung).
1.1
Verstärker
Einfacher Verstärker
UV
RD
Ua
Tafel
Einschnürbereich
Sperrbereich
Ua
ID
Ue
UV
aktiver Bereich
0
Uth
0
Ue
UV
RD
0
ID =
Ue
K
2
Ue < Uth
2
· (Ue − Uth )
K · (Ue − Uth ) · Ua −
Ua2
2
Ua > (Ue − Uth )
sonst
Ua
4
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Übertragungsfunktion und Verstärkung
Verstärker nutzen hauptsächlich den Einschnürbereich.
Voraussetzungen für den Einschnürbereich:
• Eingangsspannung:
Ue > Uth
• Ausgangsspannung:
Ua > Ue − Uth
Übertragungsfunktion:
Ua = UV −
Verstärkung:
vU =
K · RDS
· (Ue − Uth )2
2
dUa
= −K · RDS · (Ue − Uth )
dUe
Linearisierung
UV
UV
RD
Ua
Ue
Sperrbereich URS
Ua
ID
Einschnürbereich
UGS − Uth
aktiver B.
0
RS
0
Uth
Ue
UV
RD
0
Ue
ID =
UGS
URS
RS
UGS < Uth
UDS >
·
(UGS − Uth )2
(UGS − Uth )
2
UDS
K · (UGS − Uth ) · UDS − 2
sonst
K
2
Betrieb im Einschnürbereich
Ue
UGS
Ue
= UGS + URS
s
r
2 · ID
2 · (UV − Ua )
+ Uth =
+ Uth
=
K
K · RD
s
2 · (UV − Ua )
RS
=
+ Uth +
· (UV − Ua )
K · RD
RD
Kehrwert der Verstärkung:
d Ue
1
RS
1
=
=−
−
·
d Ua
vu
RD
K · RD
für
1
RS ·
K
s
K · RD
2 · (UV − Ua )
s
K · RD
2 · (UV − Ua )
⇒ vu ≈ −
RD
RS
Ua
5
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Linearisierung graphisch
praktisch immer
Einschnürbereich
UGS − Uth → 0
UV
RD
UV
ID
Ue
Sperrbereich URS
Ua
Ua
aktiver B.
0
RS
Uth
0
Ue
Für UGS URS gilt:
1.2
Ue
≈
Ua
=
vu
=
URS + Uth
RD
RD
UV −
· URS ≈ UV −
· (Ue − Uth )
RS
RS
RD
d Ua
≈−
d Ue
RS
Schaltbetrieb
Low-Side-Schalter
• Schalten des Minusanschlusses
• Source ist der Bezugspunkt (Masse)
Fall 1: Transistor sperrt (x = 0; UGS < Uth )
Ersatzschaltung für x = 0
Schaltung
UV1
UV2
RL
DIS
x
Ux0
G
UV2
URL
RL
URL = 0
D
S
Ux0.max < Uth.min
Fall 2: Transistor eingeschaltet (x = 1; UGS Uth )
Schaltung
UV1
DIS
x
Ux1
Ersatzschaltung für x = 1
UV2
RL
G
URL
RL
D
Ux1 ≫ Uth
S
∗
Tafel
UV2
URL =
RDS =
RL
RL +RDS
· UV2
1
K·(Ux1 −Uth )
≪ RL ∗
Gültigkeitsvoraussetzung für das Berechnungsmodell
2 UDS
ID = K · (Ux1 − Uth ) · UDS −
≈ K · (Ux1 − Uth ) · UDS
2
6
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Leistungsumsatz
ID =
UV2
RL + RDS
• Umgesetzte Leistungen:
PRL =
2
RL · UV2
(RL + RDS )2
2
RDS · UV2
PTr =
(RL + RDS )2
PRL : Leistungsumsatz im Lastwiderstand
PTr : Leistungsumsatz im Transistor
PTr =
RDS
· PRL
RL
• Wegen RDS RL sehr günstiges Verhältnis.
⇒ Steuerung von Lasten bis zu mehreren hundert Watt.
Beispiele für Low-Side-Schalter
Typ
IRFD014
RFD14N05L
BUK100-50GL(1)
RDS (UGS )
200 mΩ (10 V)
100 mΩ (5 V)
125 mΩ (5 V)
Uth
2...4V
1...2V
1...2V
IDmax
1,2 A
14 A
13,5 A
UDSmax
60 V
50 V
50 V
Pmax
1,3 W
48 W
40 W
mit integrierten Schutzfunktionen gegen zu hohe Bauteiltemperaturen und Ströme; RDS DrainSource-Widerstand; UGS Gate-Source- Spannung; Uth Einschaltspannung; IDmax max. zulässiger
Drain-Strom; UDSmax max. zulässige Drain-Source-Spannung; Pmax max. zulässige Verlustleistung.
Die Steilheit ergibt sich aus RDS und der zugehörigen Gate-Source-Spannung:
(1)
K=
1
RDS · (UGS − Uth )
High-Side-Schalter
Ein High-Side-Schalter schaltet die Verbindung zwischen dem Ausgabeelement und dem positiven
Versorgungsanschluss:
• PMOS-Transistor mit dem Bezugspunkt/Source an +UV .
• Digitale Schaltkreise haben den negativen Versorgungsanschluss als Bezugspunkt.
• Zweiter Transistor zur Änderung des Bezugspotentials.
Schaltung
UV1
DIS
R1
T1
x
Ux0
Ersatzschaltung für x = 0
UV2
UV2
UGS2 S
D T2 D
RL
S
R1
|UGS2 | = 0 < |Uth2 |
RL
Ux0.max < Uth1.min
7
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Ersatzschaltung für Last ein
Schaltung
Ersatzschaltung für x = 1
UV1
DIS
R1
T1
x
Ux1
UV2
UV2
UGS2 S
D T2 D
RL
S
R1
UGS2 ≈ −UV2
RDS1 ≪ R1
RDS2 ≪ RL
≈ UV2
RL
Ux1 ≫ Uth1
Beispiele für High-Side-Schalter
Typ
IRFD9024
IPS5451(1,2)
IRFD9640
RDS (UGS )
260 mΩ
(−10 V)
20 . . . 30 mΩ
500 mΩ
(−10 V)
Uth
−2 . . . 4 V
IDmax
−1,1 A
UDSmax
−60 V
Pmax
1,3 W
−50 V
−200 V
(3)
−2 . . . 4 V
−14 A
−11 A
50 W
(1)
Mit integrierten Schutzfunktionen gegen zu hohe Bauteiltemperaturen und Ströme.
(2)
Mit der Schaltung zur Transformation digitaler Steuerspannungen mit negativem Bezugspunkt
in die Steuerspannungen für den Schalttransistor.
(3)
Die Leistung ergibt sich aus der Abschalttemperatur und hängt von der Kühlung ab.
PMOS-Transistoren haben bei gleicher Geometrie etwa den doppelten Einschaltwiderstand. Grund:
geringere Beweglichkeit1 der Löcher im p-Kanal im Vergleich zu den Elektronen im n-Kanal.
H-Brücke
UV1
UV2
x1
x3
DIS
x4
x2
HSS1
HSS2
URL
LSS1
RL
LSS2
Betriebsarten
1
Beweglichkeit ist das Verhältnis aus Geschwindigkeit und Feldstärke der beweglichen Ladungsträger.
8
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
UV2
UV2
x1 = 1
x3 = 0
x4 = 1
x2 = 0
HSS1
x1 = 0
x3 = 1
HSS2
HSS1
HSS2
−UV
UV
LSS1
RL
x4 = 0
x2 = 1
LSS2
RL
LSS1
LSS2
URL = 0
URL = 0
x4 = 1
x2 = 1
RL
LSS1
LSS2
Stufenlose Leistungssteuerung konventionell
PRL
URL
ID
UDS
PTr
UV
RL
URL
ID
UDS
URL
PRL =
(URL )2
RL
(UV −URL )·URL
RL
PTr =
Pulsweitenmodulation
UV1
DIS
UV2
RL
URL
PTr.max =
x
1
0
URL
UV2
x
2
UV
4·RL
0
t
tein
TP
Die Ausgabeleistung ist proportional zur relativen Pulsweite:
ηT =
tein
TP
Die im Mittel im Transistor umgesetzte Leistung:
PTr =
1.3
RDS
· PRL
RL
CMOS-Gatter
Allgemeiner Aufbau
UV
fp (x)
x = (. . . , x1 , x0 )
y
fn (x)
fn (x) fp (x)
0
0
1
1
0
1
0
1
y
hochohmig/inaktiv
1
0
verboten
9
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
fn (x) =
fp (x) =
0 Zweipol gesperrt
1 Zweipol leitend
0 Zweipol gesperrt
1 Zweipol leitend
CMOS-Inverter
Schaltsymbol
x
y
Transistorschaltung
UV
x
Ux
y
Uy
• x = 0: NMOS-Transistor aus, PMOS-Transistor ein, y = 1
• x = 1: NMOS-Transistor ein, PMOS-Transistor aus, y = 0
FCMOS-Gatter
UV
fp (x)
x = (. . . , x1 , x0 )
y
fn (x)
• Komplementäre Funktionen des NMOS- und des PMOS-Zweipols
fp (x) = f (x)
fn (x) = f (x)
• Innerhalb der Zweipole:
Reihenschaltung von Transistoren ⇒ UND (Operator ∧)
Parallelschaltung von Transistoren ⇒ ODER (Operator ∨)
PMOS-Transistoren invertieren (schalten bei xi = 0 ein)
Umformregeln für logische Ausdrücke
Umformungsregel
¯=x
x̄
x ∨ 1 = 1 x ∨ x̄ = 1
x ∧ 0 = 0 x ∧ x̄ = 0
x1 ∨ (x1 ∧ x2 ) = x1
x1 ∧ (x1 ∨ x2 ) = x1
x̄1 ∨ x̄2 = x1 ∧ x2
x̄1 ∧ x̄2 = x1 ∨ x2
x1 ∧ x2 = x2 ∧ x1
x1 ∨ x2 = x2 ∨ x1
(x1 ∨ x2 ) ∨ x3 = x1 ∨ (x2 ∨ x3 )
(x1 ∧ x2 ) ∧ x3 = x1 ∧ (x2 ∧ x3 )
x1 ∧ (x2 ∨ x3 ) = (x1 ∧ x2 ) ∨ (x1 ∧ x3 )
Bezeichnung
doppelte Negation
Eliminationsgesetze
Absorbtionsgesetze
de morgansche Regeln
Kommutativgesetz
Assoziativgesetz
Distributivgesetz
10
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Beweis durch Aufstellen der Wertetabellen
Beispiel De Morgan'sche Regeln:
x1
x2
0
0
1
1
0
1
0
1
x̄1 ∨ x̄2
1
1
1
0
x1 ∧ x2
1
1
1
0
x̄1 ∧ x̄2
x1 ∨ x2
1
0
0
0
1
0
0
0
• Ohne Klammern hat UND-Vorrang vor ODER.
• Der UND-Operator ∧ kann in logischen Ausdrücken weggelassen werden:
(x1 ∧ x2 ) ∨ (x1 ∧ x3 ) = x1 x2 ∨ x1 x3
NAND-Gatter
y (x) = x1 x2
fn (x) = x1 x2
fp (x) = x̄1 ∨ x̄2
UV
x1
x2
x1
x2
y
x1
&
y
x2
NOR-Gatter
y (x) = x1 ∨ x2
fn (x) = x1 ∨ x2
fp (x) = x̄1 x̄2
UV
x1
x2
y
x1
x2
≥1
Komplexgatter
y (x) =
x1 x2 ∨ x3 x4
fn (x) =
x1 x2 ∨ x3 x4
fp (x) = (x̄1 ∨ x̄2 ) (x̄3 ∨ x̄4 )
y
11
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
UV
x1
x2
x3
x4
x1
x2
x3
x4
y
x1
x3
x2
x4
&
&
≥1
y
Logische Ausdrücke vorher vereinfachen
Komplexe logische Zielfunktionen lassen sich oft vor der Umsetzung in ein Gatter durch Anwendung der
• Eliminationsgesetze,
• Absorbtionsgesetze und
anderer Umformungsregeln vereinfachen. Beispiel:
y = (x1 x2 x3 ) ∨ x1 ∨ x2 = x1 ∨ x2
Übertragungsfunktion des CMOS-Inverters
Ux =
UGS.N
IDP
IDN
UDS.N
A1
3
x=0
2
y
Uy
A2
Uy
1
0
x=1
A3
A4
0
1
2
Ux∗
4
S
E
E
A
A
A
A
E
E
S
A1
A2
A3
A4
A5
A5
3
PMOS
x
Uȳ
Arbeitsbereiche
Übertragungsfunktion
5
NMOS
Schaltung
Ux − UV =
UV
Ux̄ =
UGS.P
UDS.P
Ux
(S Sperrbereich; E Einschnürbereich; A aktiver Bereich)
• In einem korrekten Entwurf ist nach jedem Schaltvorgang ein Transistorzweig gesperrt
(Arbeitsbereich A1 oder A5).
• Die Arbeitsbereiche A2 bis A4 sollten nur während der Schaltvorgänge auftreten.
Arbeitsbereich A2
x
> Uth.N
B
< Uth.N
G
S
n
< Uth.P
D
D
n
< Uth.P
G
p
S B
p
n
p
Einschnürbereich
• Bedingung:
UV
y
aktiver Bereich
Uth.N < Ux < Ux∗
• Ux → Uy : Lösungen der folgenden quadratischen Gleichung:
(Ux − Uth.N )2
+ KP ·
0 = KN ·
2
Uȳ2
(Ux̄ − Uth.P ) · Uȳ −
2
!
12
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
x
Arbeitsbereich A3
> Uth.N
B
< Uth.N
G
S
> Uth.P
D
n
D
n
G
S B
UV
p
p
Uy − UV − Uth.P n
Uy − Uth.N
p
< Uth.P
Einschnürbereich
Einschnürbereich
y
• Für eine bestimmte Eingangsspannung Ux = Ux∗ arbeiten beide Transistoren als gesteuerte
Stromquellen, die denselben Strom liefern.
• Gleichung zur Berechnung dieser Spannung:
0 = KN ·
(Ux∗ − Uth.N )2
(UV − Ux∗ + Uth.P )2
+ KP ·
2
2
• Laut Modell senkrechter Kennlinienverlauf.
Störabstand
Signal
Störung
Uy1
S1
Ux∗
S0
Uy0
t
Ux∗ Eingangsschaltspannung zwischen null und eins
Toleranzbereich der Eingangsschaltspannung
Uy0 Ausgangsspannung für eine Null
Uy1 Ausgangsspannung für eine Eins
Störabstand: Maximale, der Eingangsspannung überlagerte Störspannung, bei der garantiert
keine Fehlfunktion auftritt:
S = min (S0 , S1 ) = min (Ux∗ − Uy0 , Uy1 − Ux∗ )
Vergleich CMOS-Inverter und DT-Inverter
RB
x
Ux
D1
RC
D2 D3 IB
IV
UV
y
Uy
DT-Inverter
Ux0
Ux1
Ux∗
S
IV für x = 0
IV für x = 1
UCEX ≈ 0,2 V
UV ≈ 5 V
UCEX + UF ≈ 1,4 V
≈ 1,2 V
Strom durch RB
Strom durch RC
(IV Versorgungsstrom, Maÿ für die Verlustleistung).
IV
x
Ux
UV
y
Uy
CMOS-Inverter
0
UV
UV /2
UV /2
0
0
13
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Warum werden heute fast nur noch CMOS-Gatter eingesetzt?
• Einfacher Entwurf.
• Geringe Verlustleistung als Voraussetzung für die Integration von Millionen von Gattern
auf einem Chip.
• Groÿer Störabstand.
Frühere Gatterschaltungen, insbesondere solche mit Bipolartransistoren, sind aus fast allen Anwendungen verdrängt, auch die behandelten DT-Gatter und ihre Weiterentwicklungen, die TTLGatter (TTL Transistor Transistor Logic), STTL-Gatter (Schottky-TTL-Gatter) etc.
Transfergatter
Nachbildung eines Schalters, der sowohl eine Null als auch eine Eins an seinen Ausgang weiterleitet:
• Parallelschaltung eines NMOS- und eines PMOS-Transistors.
• Benötigt das direkte und das negierte Steuersignal.
Schaltung
UV
Tp
s
x
s̄
Wertetabelle
y
Tn
Schaltermodell
x
y
s
Sperrbereich, wenn
Paralleltransistor ein
x Tn Tp y
S S Z
0
UV UV UV
S S Z
1
x
y
0
A S∗ 0
n+
n+
Ux
Uy
p
S∗ A 1
1
A aktiver Bereich
Kanal könnte beweglich
S Sperrbereich
Elektronen aufnehmen,
Z hochohmig
ist aber beidseitig
S∗ Sperrbereich, wenn
eingeschnürt
Paralleltransistor ein
s
0
0
1
1
Umschalter aus zwei Transfergattern
Schaltung
UV
x1
s̄
y
x2
s
Schaltermodell
s
x1
y
x2
s x2 x1
y
0 - 0
0
0 - 1
1
1 0 0
1 1 1
(- logischer Wert ohne Einuss, don't care)
Schaltzeichen
x1
x2
s
0
1
y
14
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Transfergatter als Analogschalter
• Der Drain-Source-Widerstand ist von der Ein- und Ausgangsspannung abhängig.
• Zur Vermeidung nichtlinearer Spannungsabfälle benötigt die Schaltung hinter einem Trans-
fergatter einen hohen Eingangswiderstand.
Transfergatter
als Analogschalter
nachfolgender
Verstärker
Ie ≈ 0
x1
x2
s
RTG
Re ≫ RTG
Ue
vu · Ue
URTG ≈ 0
1.4
Speicherzellen
RS-Flipop
x1
x2
≥1
ȳ
≥1
y
Betriebsart
x1
x2
y
ȳ
Setzen
Rücksetzen
Speichern
Vermeiden
1
0
0
1
0
1
0
1
1
0
y∗
0
0
1
ȳ ∗
0
y ∗ , ȳ ∗ – Beibehaltung des bisherigen Wertes
• x1 = x2 = 1 ist zu vermeiden, weil bei zeitgleicher Änderung von x1 und x2 von eins nach
null der Folgezustand unbestimmt ist.
D-Flipop
• störsicherere Alternative
a) Schaltung
x
s
1.5
0
1
b) Speichern: s = 0
y
ȳ
y
ȳ
c) Datenübernahme: s = 1
x
y
ȳ
Aufgaben
MOS-Verstärker
UV
RD
ID
Ue
Gesucht sind:
Übertragungsfunktion mit dem Transistor im Einschnürbereich?
Ua =
UV
2
UV = 5 V
RD = 1 kΩ
K = 20VmA
2
Uth = 1 V
15
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
• Ein- und Ausgangsspannungsbereich, in dem der Transistor im Einschnürbereich arbeitet?
• Ue für Ua =
UV
2 ?
• Spannungsverstärkung vu =
d Ua
d Ue
bei dieser Eingangsspannung?
Stromspiegel
Ie
Ue
Ia
T1
T2
T1
1V
Einschaltspannung (Uth ):
5 mA/V2
Steilheit K:
T2
1V
10 mA/V2
Wie bildet sich in der Schaltung
• der Eingangsstrom Ie auf die Eingangsspannung Ue ,
• bei eingeschnürtem Transistor T2 die Eingangsspannung Ue auf den Ausgangsstrom Ia und
• der Eingangsstrom Ie bei eingeschnürtem Transistor T2 auf den Ausgangsstrom Ia ab?
Stufenlose Leistungssteuerung durch Pulsweitenmodulation
UV
RL
x
RL = 10 Ω
K = 1 VA2
Uth = 1 V
Ux
1. Wie groÿ ist der Einschaltwiderstand RDS =
d UDS
d ID
UV = 10 V
Ux1 = 5 V
Ux0 = 0 V
des MOS-Transistors?
2. Welche relative Pulsweite η ist erforderlich, damit im Lastwiderstand RL eine Leistung von
PRL.soll = 3 W umgesetzt wird?
3. Welche Leistung PTr wird dabei im Transistor umgesetzt?
FCMOS-Gatter
Entwerfen Sie je ein FCMOS-Gatter
1. mit der Funktion:
y = ((x1 ∧ x2 ) ∨ x3 ) ∧ (x4 ∨ x5 )
2. mit der Funktion:
y = x̄1 ∨ x̄2 ∨ (x1 ∨ (x2 ∧ x3 ))
16
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Geometrischer Entwurf
3D-Ansicht eines NMOS- und eines PMOS-Transistor
B
NMOS-Transistor
S G D
p+
n+
n+
p+
p
S
p+
a)
D
S
Gate
Source
Drain
Bulk
p-Substrat
PMOS-Transistor
D
G
S
D
B
n+
n
NMOS-Transistor
B
PMOS-Transistor
G S
B
D
n-Wanne
B
p stark dotiert (p+)
n stark dotiert (n+)
G
Polysilizium (Gate)
b)
Isolator (SiO2 )
Geometrischer Entwurf eines Inverters
G2
x
UV
n-Wanne
p+ -Gebiet
n+ -Gebiet
Polysilizium-Streifen
Metallleiterbahn
Durchkontaktierung
UV
x
y
G1
G2
y
G1
Geometrischer Entwurf eines Komplexgatters
x1
x2
x3
x4
x5
UV
UV
x1
y
x2
x3
x4
x5
y
x2
x4
x3
x5
x1
n-Gebiet
p-Gebiet
2
Polysilizium
Metall
Operationsverstärker
Schaltsymbol und Anschlüsse
Durchkontaktierung
e
17
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Symbol
Ua
Ra
Re
UDiff
−
U−
Ua.max ≈ +UV
Ia
vU · Ue
In
U+
Kennlinie
+UV
Ip +
Ua
UDiff
Ua.min ≈ −UV
−UV
UOff = UDiff |Ua =0 Offset-Spannung
Wichtige Kenngröÿen:
Spannungsverstärkung
Eingangswiderstand
a
v0 = ddUUDiff
Re = dIUpDiff
−I
d 2 n
Ra = dd UIaa
Ausgangswiderstand
Oset-Spannung
Uoff = UDiff |Ua =0
ideal
real
∞
∞
104 . . . 106
1 MΩ . . . 1 TΩ
0
0
2 Ω . . . 100 Ω
10 mV
Ein Operationsverstärker hat in der Regel nicht den auf der Folie eingezeichneten Masseanschluss.
Wird der nicht gebraucht?
• Die Streuung der Eingangs-Oset-Spannung mal v0 ist oft gröÿer als der Ausgangsspan-
nungsbereich. Unbeschaltet nur als Schwellwertschalter nutzbar:


UDiff < Uoff.min
Ua.min
Ua = Ua.max
UDiff > Uoff.max


unbestimmt sonst
Ua
Ua.max
UDiff
Ua.min
Uoff.min
Uoff.max
• Der Betrieb als Verstärker verlangt eine Rückkopplung, d.h. eine Subtraktion eines Teils
von Ua von UDiff , z.B.:
Ua = v0 · (Ue + Uoff − Ua )
v0
Ua = 1+v
· (Ue + Uoff )
0
Ue
Ua
• Der Bezugspunkt für Ua ist hier gleich dem Bezugspunkt von Ue . Für beide Anwendungen
braucht der Operationsverstärker den Masseanschluss nicht.
2.1
Verstärker
Nichtinvertierender Verstärker
UDiff → 0
Ua
In = 0
Ue
R1
UR1 =
Ersatzschaltung
R2
Ip = 0
R1
R1 +R2
· Ua
Tafel
Ua
Ue
Ua =
R1 +R2
R1
· Ue
18
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
U+ = Ue
U− =
Ua =
R1
· Ua
R1 + R2
lim v0 · (U+ − U− )
v0 →∞
Verkürzter Rechenweg
Die Rückkopplung
(Ua ↑7→ UDiff ↓) ∧ (Ua ↓7→ UDiff ↑)
regelt die Eingangsspannungsdierenz gegen Null:
UDiff = U+ − U− → 0
Aus
U+ = Ue
U− =
R1
· Ua
R1 + R2
ist die Übertragungsfunktion fast ablesbar.
Generelles Problem
• Eine Rückkopplung führt zu einem Regelkreis und ein falsch dimensionierter Regelkreis
kann schwingen:
∆Ue
t
Ausgleich einer Regelabweichung in
in einem stabilen System
instabiles System
• Die heutigen Operationsverstärker haben nur noch eine geringe Schwingungsneigung.
Invertierender Verstärker
Ue
I1 K I2
R1
Ue
Ua
Ersatzschaltung
R2
Ue
In = 0
UDiff = 0
Ua
K : I1 + I2 = 0
Ue
Ua
+
=0
R1 R2
Ua = −
R2
· Ue
R1
R1
R2
· Ue
Ua = − R
1
Ua
19
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
2.2
Rechenelemente
Summationsverstärker (Addition)
Re1 Ie1
K I2
Ue1
R2
Re1
Ue1
Re2 Ie2
Ue2
I=0
U =0
Re2
Ua
Ue2
Ua
Ua = −
P2
R2
i=1 Re.i
· Ue.i
K : Ie1 + Ie2 + I2 = 0
Ue1
Ue2
Ua
+
+
=0
Re1 Re2 R2
R2
R2
· Ue1 +
· Ue2
Ua = −
Re1
Re2
Subtraktion mit Summationsverstärkern
x1
a
x2
x3
b
−(x1 + x2 )
−(a + b)
a
b
−(a + b)
y = −(−(x1 + x2 ) + x3 )
Dierenzverstärker
• Der invertierende Eingang wird zusätzlich zur Rückkopplung benötigt.
R1
R2
In = 0
Ue2
UDiff = 0 Ip = 0
Ua
Ue1
Tafel
U+ = Ue1 ; U− = Ue2 +
R1
· (Ua − Ue2 )
R1 + R2
R1 + R2
R1 + R2
· Ue1 =
· Ue2 + Ua − Ue2
R1
R1
R2
Ua =
·
R1
⇒ Spannungsteiler für U+ :
U+ =
R1 + R2
· Ue1 − Ue2
R2
R2
· Ue1
R1 + R2
20
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Dierenzverstärker komplett
R1
R2
Ue2
UDiff = 0
Ua
Ue1
R1
Ersatzschaltung
R1
R2
R2
R1
R2
Ue2
Ue1
Ua
Ua =
2.3
R2
R1
· (Ue1 − Ue2 )
Komparator
Soll-Funktion und Realisierung
• Abbildung einer stetigen Gröÿe auf eine zweiwertige Gröÿe:
0 wenn Ue < Utrig
f (Ue ) =
1 sonst
(Utrig Schaltspannung des Komparators).
• Nachbildung durch einen Operationsverstärker plus Quelle mit der Schaltspannung:
f (Ue )
Ue
Ua
Utrig
• Ersatz der Quelle durch die Versorgungsspannung und einen Spannungsteiler.
Abweichung vom Idealverhalten
Ua1
Ua
Ue0.max
Streuung
Ue1.min
Utrig
Ue
Ua0
Ue
Ue1.min
Ue0.max
1
0
- unbestimmt
Ua
t
(1)
21
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Schwellwertschalter mit Hysterese
• Einschaltschwelle > Ausschaltschwelle
• Überschreiten Utrig.r ⇒ kippen in den Zustand Utrig = Utrig.f
• Unterschreiten Utrig.f ⇒ kippen in den Zustand Utrig = Utrig.r
Ue
Utrig.r
Utrig.f
Ua=1
Ua=0
Ua
t
Utrig.r
Utrig.f
Ua=1
Ua=0
Schaltspannung für steigende (rising) Eingangsspannungen
Schaltspannung für fallende (falling) Eingangsspannungen
große Ausgangsspannung (log. 1)
kleine Ausgangsspannung (log. 0)
Nachbildung mit einem Operationsverstärker
R2
Ua=1
e
a
Ue
R1
Utrig.r
Ua
Ua
Utrig.f
UH
Ua=0
Tafel
Utrig.r = UH +
R1
R1 +R2
· (Ua=1 − UH )
Utrig.f = UH +
R1
R1 +R2
· (Ua=0 − UH )
(UH Hilfsspannung)
Beispiel
Ua=1 = UV = 5 V
Ua=0 = 0
Utrig.r = 3 V
Utrig.f = 2 V
• Bestimmung des Spannungsteilerverhältnisses
k=
R1
R1 + R2
und der Hilfsspannung UH mit folgendem Gleichungssystem:
3 V = UH + k · (5 V − UH )
2 V = UH + k · (−UH )
• UH ⇒ Quotienten beider Gleichungen
3 V − UH
5 V − UH
=
2 V − UH
−UH
UH = 2,5 V
Ue
22
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
• k ⇒ Dierenz beider Gleichungen:
1V = k · 5V
k = 0,2
• willkürliche Festlegung: R1 = 10 kΩ
• Berechnung von R2 aus
0,2 =
R1
⇒ R2 = 40 kΩ
R1 + R2
• Transformation des Zweipols aus UH und R1 in einen funktionsgleichen Zweipol mit UV :
R1
I
UH = 2,5 V
2 · R1
U
2 · R1
U
UV = 5 V
Gesamtschaltung
2.4
I
Tafel
Digital-Analog-Umsetzer
Digital-Analog-Umsetzer (DAU)
Ausgabe eines Bitvektors als Spannung:
x = xn−1 xn−2 . . . x0 ⇒ Ua (x) =
n−1
Uref X
·
xi · 2i
2n i=0
(xi ∈ {0, 1} Binärziern; n Bitanzahl; Uref Referenzspannung).
Ua
Uref
15
16
14
16
13
16
3
16
2
16
1
16
0
0000 0001 0010 0011 1101 1110 1111 x
Aufbau
Uref
2·R
4·R
xn−1
xn−2
In−1
U =0
• Stromquellen mit binär abgestuften Strömen:
Ii =
Uref i−n
·2
R
8·R
Ua
R
xn−3
In−2
R
In−3
K
Ua
23
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
• Transistorschalter, die die Ströme wahlweise in den Summationspunkt leiten oder nicht.
• Summationsverstärker für die ausgewählten Ströme:
Ua = −R ·
n−1
X
i=0
xi · Ii
Digital-Analog-Umsetzer mit R2R-Netzwerk
• Die Fertigung von sehr unterschiedlichen Widerständen mit einem exakten Widerstandsver-
hältnis ist schwierig.
• Ein R2R-Netzwerk ist eine Spannungsteilerkette, die die eingangsseitige Referenzspannung
fortlaufend halbiert.
• Die Transistorschalter an den Fuÿpunkten leiten die Ströme bei xi = 1 zum Summationspunkt K und bei xi = 0 zum Bezugspunkt.
R
Uref
2R
R
In−1 =
xn−1
Uref
2
2R
Uref
Uref
2·R
R
In−2 =
Uref
2n−2
2R
Uref
22 ·R
I1 =
Uref
2n−1 ·R
I0 =
Uref
2n ·R
x0
K
I=
2.5
Uref
2n−1
2R
x1
xn−2
2R
Uref
R
·
Pn−1
i=0
xi · 2i−n
Analog-Digital-Umsetzer
Paralleler Analog-Digital-Umsetzer (ADU)
• Zuordnung des Digitalwerts in einem Schritt.
• Paralleler Vergleich der analogen Eingangsspannung mit 2n -1 Vergleichsspannungen. Erfordert 2n − 1 Komparatoren.
1
8
0
R
2
8
3
8
4
8
5
8
6
8
7
8
1
R
R
R
R
R
R
R
w0
w1
w2
w3
w4
w5
w6
UMess
Codeumsetzer
x2
x1
x0
UVgl
Uref
Uref
24
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Funktion des Codeumsetzers
Komparatorausgabe
Ergebnis
w6 w5 w4 w3 w2 w1 w0
x2 x1 x0
0000000
0000001
0000011
0000111
0001111
0011111
0111111
1111111
000
001
010
011
100
101
110
111
Serielle Umsetzer
• Ein Vergleich je Wandlerschritt:
v
UMess
UVgl
Digital-AnalogUmsetzer
v=
digitale
Steuerung
xn−1 ...x0
digitale
Signale
0 wenn UMess < UVgl
1 sonst
Sukzessive Approximation
• schnellster serieller Wandleralgorithmus
• ein Vergleich je Bit
für i = n − 1 bis 0
U
UVgl
xi = 1
ja
UMess ≥ UVgl
nein
xi = 0
UMess
1
2
3
4
··· i
Aufgaben
Entwurf von Verstärkern
Entwickeln Sie Schaltungen mit Operationsverstärkern, die das Verhalten der nachfolgenden
Ersatzschaltung nachbilden mit den Parametern:
1. vU = −10 und RE = 10 kΩ
2. vU = 3 und RE = 100 kΩ.
Ue
Re
Ua = vU · Ue
25
Prof. G. Kemnitz, TU Clausthal: Elektronik I (E1H4.pdf)
Analyse einer OV-Schaltung
RM
IV
I2
R1
I1
R2
UV
UL
R1
Ua
R2
RM = 1 Ω
R1 = 10 kΩ
R2 = 100 kΩ
UV = 10 V
0 ≤ Ue+ ≤ UV
0 ≤ Ue− ≤ UV
0,1 V≤ Ua ≤ 0,9 · UV
I1 ≪ IV , I2 ≪ IV
1. Grundbeschaltung des Operationsverstärkers?
2. Zusammenhang zwischen IV und Ua ?
3. Gültigkeitsbereich?
Entwurf von Rechenelementen
Entwickeln Sie mit Hilfe von Operationsverstärkern eine Schaltung mit der Funktion:
Ua = Ue1 + 2 · Ue2 − Ue3 − 2 · Ue4
Der Eingangswiderstand soll für jeden Eingang
Re.i =
Ue.i
= 10 kΩ
Ie.i
betragen.
Hinweis: Es werden mindesten zwei Operationsverstärker und 9 Widerstände benötigt.
Verstärker mit umschaltbarer Verstärkung
Konstruieren Sie eine Verstärkerschaltung, deren Verstärkung mit einem 2-Bit-Vektor in folgender Weise eingestellt werden kann:
x = (x1 x0 )
vU =
Ua
Ue
11
10
01
00
8
4
2
1
Hinweis: Es werden mindestens zwei Operationsverstärker, zwei NMOS-Transistoren und vier
Widerstände benötigt.
Schwellwertschalter mit Hysterese
Legen Sie für den invertierenden Komparator mit Hysterese in der nachfolgenden Abbildung
die Widerstandswerte R1 und R2 so fest, dass der Komparator die vorgegebene Ein- und Ausschaltschwelle besitzt.
R4
UV = 5 V
R2
e
a
Ue
R3
Ua
R3 = 10 kΩ
Uein = 1,6 V
Uaus = 1,4 V
Ua1 = UV
Ua0 = 0