Entwicklung eines thermischen Testchips zur Untersuchung von
Werbung
-0.1- Entwicklung eines thermischen elektrisch-thermischen Testchips zur Effekten der Chip-Montage-Technik Dissertation zur Erlangung des akademischen Grades eines Doktor-Ingenieurs (Dr.-Ing.) vorgelegt von : Dipl. Phys. Jan Helm Berlin Technische Universität Berlin Fachbereich Elektrotechnik Berichter: Untersuchung Prof. Dr. H.Reichl Prof. Dr. O.Manck von -0.1- Inhaltsverzeichnis 1. Das Meßverfahren und die Anwendungen 1-1 1.1 Stand der Technik 1-1 1.2 Das elektrothermische Meßverfahren mittels Testchip 1-4 1.3 Wärmewellen 1-8 1.4 Weitere Anwendungen 1-13 2. Struktur und physikalische Grundlagen des Chips 2-1 2.1 Entwurf des Chips 2-1 2.1.1 Grob-Entwurf 2-1 2.1.2 Ableitung der Randdaten des Entwurfs 2-4 2.1.3 Fein-Entwurf 2-7 2.1.4 Gesamtstruktur des Chips 2-10 2.1.5 Elementar-Zelle 2-13 2.1.6 Verifizierende elektrische Simulation 2-14 2.2. Elektrische Theorie und analytische Modelle des Temperaturfühlers 2-19 2.2.1 Grundgleichungen des MOS-Transistors 2-19 2.2.2 Das Level3-Modell 2-22 2.2.3 Level3: Näherungen für das Transistor-Modell EL3 2-25 2.2.4 Schwache Inversion für eine p-Transistor-Diode 2-26 2.2.5 Analytisches Modell: die Temperaturfühler-Schaltung 2-28 2.3. Elektrische Simulation der Elementar-Zelle 2-32 2.3.1 Grundsätzliches zur elektrischen Simulation 2-32 2.3.2 Begründung der parasitären Effekte 2-34 -0.2- 2.3.3 Statische Simulation 2-38 2.3.4 Zeitsimulation 2-39 2.4. Layout 2-42 2.4.1 Vor-Layout 2-42 2.4.2 Gesamt-Layout 2-43 2.4.3 Layout der Elementar-Zelle und der Test-Strukturen 2-44 3. Elektrische Charakterisierung des Chips 3.1. Testumgebung 3-1 3-1 3.1.1 Die Meßumgebung für den Test 3-1 3.1.2 Die Ansteuerung des Chips 3-2 3.2. Messung an Test-Strukturen 3-6 3.2.1 Extraktion von statischen Transistor- und Dioden-Parametern 3-6 3.2.2 Messung der Transistor-Kapazitäten 3-8 3.2.3 Statische Messungen der Test-Zelle, Vergleich mit Simulation 3-9 3.2.4 Zeitmessungen der Test-Zelle, Vergleich mit Simulation 3-14 4. Statische und transiente Messungen mit dem elektrothermischen Meßverfahren 4-1 4.1 Beschreibung der Meßumgebung 4-1 4.2 Die Meßumgebung TCAN2 und die Thermographie 4-1 4.3 Die Meßstrategie 4-5 4.4 Statische Messung von Vth 4-6 4.5 Statische Messung des Zellenstromes Ih 4-11 4.6 Abschätzung der Strahlungskorrektur bei der Thermographie 4-12 4.7 Die transiente Messung 4-13 4.8 Die Inhomogenitäten der Temperaturverteilung 4-16 5. Thermische Simulation und Verifikation der Messung 5.1 Das Simulationsmodell 5-1 5-1 -0.3- 5.2 Vergleich Simulation-Messung statisch 5-3 5.3 Vergleich Simulation-Messung transient 5-8 5.4 Extraktion von Modellparametern 5-11 5.5 Periphere Einflüsse auf die Temperaturverteilung 5-14 5.6 Bewertung der Übereinstimmung zwischen thermischer Theorie und Messung 5-15 6. Die thermischen analytischen Modelle 6.1 Das eindimensionale Modell 6-1 6.2 Das eindimensionale Modell: Zeitverhalten 6-4 6.3 Das 1-Schicht-Modell 6-5 6.4 Das 4-Schichten-Modell 6-8 6.5 Vergleich zwischen analytischen Modellen und Simulation 6-12 Zusammenfassung und Ausblick A-1 Anhang A-3 A1 Thermische Modelle A-3 A1.1 Das thermische 1-Schicht-Modell A-3 A1.2 Das 4-Schichten-Modell A-5 A2 Analytische elektrische Modelle A-9 A2.1 Das analytische Modell der Wilson-Stromquelle A-9 A2.2 Das analytische Modell des Temperaturfühlers: Berechnung der Thermo-Spannung A-11 A2.3 Die Diode mit Tunneleffekt A-14 A2.4 Der Lawinen-Effekt beim n-Transistor A-15 A2.5 Die Gate-Kapazität A-16 A3 Das Transistor-Modell A3.1 Transistor-Parameter und Gleichungs-Parameter des Modells EL3 A4 Auflösung des Meßverfahrens A4.1 Oberflächenabbildung im statischen Fall A-18 A-18 A-20 A-20 -0.4- A4.2 Oberflächenabbildung mit Wärmewellen A5 Ableitung des Entwurfs A-22 A-25 A5.1 Ableitung der Randdaten für den Entwurf A-25 A5.2 Vergleich von Schaltungsvarianten A-27 Literaturverzeichnis L-1 -0.5- Tabelle der benutzten Symbole Symbol Art Bezeichnung Kapitel A AD β β* C C’j0 C’ox CD CDB Cox c ∆L ∆T d δ EC,EV Eel EF Eg Ep ε0 ε0 εox,r εSi,r FB FMS Fn Fs φj φox φp G G GDSat γ h η I’0 ID IDIO IDS IDSat IDSC Ih IIN phys.Var. Trans.-Param. Trans.-Variable Layout-Param. phys.Variable Trans.-Param. Trans.-Param. Trans.-Variable Trans.-Variable Trans.-Param. Materialkonst. Trans.-Variable therm.Variable Geometrie-Wert Trans.-Param. phys.Konstante phys.Variable phys.Variable Materialkonst. Trans.-Variable phys.Konstante therm.Variable Materialkonst. Materialkonst. Trans.-Param. Trans.-Param. Trans.-Param. Trans.-Param. Trans.-Param. Trans.-Variable Trans.-Variable Dioden-Variable phys.Variable Trans.-Variable Trans.-Param. phys.Konstante Trans.-Param. therm.Variable Dioden-Variable Signal Trans.-Variable Trans.-Variable Trans.-Variable Signal Signal Fläche Drain-Fläche Stromfaktor Verhältnis d. Stromfaktoren n-,p-Trans. Kapazität Sperrschicht-Kapazitäts-Dichte Oxid-Kapazitäts-Dichte Kapazität der Sperrschicht,CGB-Modell Kapazität Drain-Substrat Kapazität der Oxidschicht spezifische Wärme Kanal-Längen-Verkürzung Temperaturerhöhung über Umgebung Schichtdicke im thermischen Modell Schmal-Kanal-Korrektur Kante des Valenz- bzw. Leitungsbandes elektrische Feldstärke Fermi-Energie Bandgap-Spannung, speziell Si effektive Feldstärke absolute Dielektr.konstante Objekt-Emissivität relative Dielektr.konst SiO2 relative Dielektr.konst Si Level2-Näherungs-Faktor Differenz d. Austrittspotent. zw. G,S Schmal-Kanal-Korrektur Body-Faktor-Korrektur Substrat-Sperrschicht-Potential Oberfl.spann. am Oxid charakt. Spannung des Substrats Erzeugungsrate Leitfähigkeit Sättigungs-Leitfähigkeit Body-Faktor red. Plancksches Wirkungsquantum h/2π VDS-Rückkopplungs-Korrektur Strahlungsleistung pro Fläche Dioden-Strom Sensor-Strom Drain-Source-Strom Sättigungsstrom erweiterter Stromfaktor Heizstrom der Elementar-Zelle Eingangsstrom 4.4 3.2.4 2.2.2 3.2.1 3.2.3 2.2.2 3.2.2 3.2.2 3.2.2 5.1 2.2.2 1.3 5.1 2.2.2 2.3.3 2.3.3 2.3.3 2.2.3 2.2.2 4.6 2.2.1 2.2.1 2.2.2 2.2.1 2.2.2 2.2.2 2.2.2 2.2.1 2.2.1 2.3.3 3.2.4 2.2.2 2.2.2 2.3.3 2.2.2 4.6 3.2.1 2.1.3 2.2.1 2.2.2 2.2.2 3.2.3 2.1.3 Einheit 2 µm 2 µm µA F 2 fF/µm 2 fF/µm fF F fF J/kgK µm K µm eV V/m V V V/m As/Vm V V V V 1/scm3 1/Ω 1/Ω V √ Js W/cm µA µA V µA µA mA µA 2 -0.6- IN Signal Ion Trans.-Variable IS Dioden-Param. Ise Signal Jmax Layout-Param. K Materialkonst. KP Trans.-Param. k phys.Konstante κ Materialkonst. κ Trans.-Param. L Trans.-Param. LD Trans.-Variable Leff Trans.-Variable Trans.-Param. Mj m0 phys.Konstante µ phys. Variable µ0 Trans.-Param. µeff Trans.-Variable µs Trans.-Variable NA Trans.-Param. Nb Trans.-Param. NC,NV phys.Konstante ND Trans.-Param. NFS Trans.-Param. nD Dioden-Param. nFS Trans.-Variable ni Materialkonst. ν phys. Variable P phys.Variable θ Trans.-Param. θ Geometrie-Wert q phys.Konstante q0 phys.Konstante R phys.Variable Trans.-Param. RB Layout-Param. Rsq therm.Variable Rth ρ Materialkonst. rS Dioden-Param. Layout-Variable rth σ Trans.-Param. T phys.Variable t phys.Variable τ,τ0 phys.Variable τ0 therm.Variable tG Layout-Variable tox Trans.-Param. tr,tf Layout-Variable Ukr Trans.-Variable Ul,Ur Signal UT phys.Variable VBS Trans.-Variable Vbr Dioden-Variable VDD,VDD Signal VDS Trans.-Variable serielles Datensignal Schieberegister Grundstrom bei Schw. Inversion Sperr-Strom Sensor-Strom der Elementar-Zelle maximale Stromdichte , speziell Alu Wärmeleitfähigkeit Transkonduktanz Boltzmann-Konstante Temp.-Leitfähigkeit (Diffusivität) Kanal-Längen-Korrektur Kanal-Länge Debye-Länge effektive Kanal-Länge Bulk-Junction-Grading-Koeffizient Elektronen-Ruhemasse Wellenlänge Wärmewellen Beweglichkeit Beweglichkeit Geschwindigk.-Korrektur Beweglichkeit Gate.-Korrektur p-Dotierung Sperrschicht Substrat-Dotierung Trägerdichte Valenz- bzw. Leitungsband n-Dotierung Sperrschicht Fast-State-Dichte Exponential-Koeffizient FS-Exponential-Faktor Schw.Inversion intrinsische Ladungsdichte, spez. Si Frequenz Leistung Gate-Beweglichkeits-Korrektur Winkel Wellenvektor Elementarladung Widerstand Widerst. der Si-SiOx-Schicht,CGB-Modell Sheet-Widerstand thermischer Widerstand Dichte serieller Widerstand Stromverhältnis im Stromspiegel VDS-Rückkopplungs-Koeffizient Temperatur,Temp.amplitude Zeit Zeitkonstante athmosphärischer Korrekturfaktor Gatter-Laufzeit Oxid-Dicke Anstiegs-, Abfallzeit kritische Spannung f. Schw. Inversion Knotenspannung links,rechts Wilson-Sp. Temperatur-Spannung Gate-Substrat-Spannung Durchbruchspannung Lawineneffekt Versorgungsspannung Drain-Source-Spannung 2.1.3 2.2.4 3.2.1 3.2.3 2.4.1 6.1 2.2.2 5.1 2.2.2 2.2.2 A2.5 2.2.2 3.2.2 2.3.3 1.1 2.2.2 2.2.2 2.2.2 A2.3 2.2.1 2.3.3 A2.3 2.2.2 3.2.1 2.2.2 2.2.1 6.3 2.2.2 1.1 1.1 3.2.4 2.4.1 5.2 5.1 3.2.1 2.2.5 2.2.2 V V µA mA 2 µA/µm W/Km 2 µA/V J/K 2 m /s µm µm µm kg µm 2 cm /Vs 2 cm /Vs 2 cm /Vs 3 1/cm 3 1/cm 3 1/cm 1/cm3 2 1/Vcm 1/cm Hz W 1⁄ µm C Ω Ω Ω/◊ K/W 3 kg/m Ω K s µs 4.6 2.3.6 2.2.2 2.3.8 2.2.4 A2.1 2.1.4 2.2.1 2.3.4 2.1.3 2.2.1 3 µs nm µs V V mV V V V V -0.7- VDSat Vd,VD VFB VGB VGS VP VRS VTH VTH,L VTO Vth vmax W Wc WD Weff Wp ω XD Xj Xjl XTβ Y Trans.-Variable Trans.-Variable Trans.-Variable Trans.-Variable Trans.-Variable Dioden-Variable Signal Trans.-Variable Signal Trans.-Param. Signal Trans.-Param. Trans.-Param. Trans.-Param. Trans.-Param. Trans.-Variable Trans.-Param. phys.Variable Trans.-Param. Trans.-Param. Trans.-Param. Trans.-Param. phys.Variable Wert von VDS bei Sättigung Dioden-Spannung Flachband-Spannung Gate-Substrat-Spannung Gate-Substrat-Spannung Peak-Spannung Tunnel-Effekt Datensignal Elementar-Zelle Schwellen-Spannung Ausgänge des Temperatur-Fühlers Zero-Bias-Schwellen-Spannung thermische Spannung des Temp.-Fühlers max. Geschwindigkeit Kanal-Breite Kanal-Verengung elektr. Kanal-Länge effektive Kanal-Breite S-B-Sperrschicht-Dicke Kreisfrequenz 2πf Bulk-Sperrschicht-Dicke D,S-Implant.-Tiefe Längen-Lateral-Diffusion Temp.-Koeffizient Kollektor-Strom,bipolar (komplexe) Admittanz 2.2.1 2.2.3 2.2.1 2.2.1 2.2.1 2.3.3 2.1.4 2.2.2 2.1.4 2.2.2 2.1.4 2.2.2 2.2.2 2.2.2 2.2.2 2.2.2 2.2.2 2.2.2 2.2.2 2.2.2 3.2.3 A2.5 V V V V V V V V V V mV m/s µm µm µm µm µm Hz µm µm µm 1/Ω -0.8- Einleitung Mit zunehmender Verlustleistung und Packungsdichte werden thermische Gesichtspunkte bei elektronischen Systemen immer bedeutsamer. Es besteht daher Bedarf an Test-Strukturen und Meßverfahren, die es ermöglichen, die thermische Umgebung vom Chip aus zu erfassen. Die Test-Struktur sollte möglichst autonom arbeiten, d.h. gleichzeitig als thermische Quelle und Fühler fungieren, außerdem flächig und nicht nur punktuell messen können. Das Meßverfahren sollte für statische und transiente Vorgänge geeignet sein und auch in Schicht-Strukturen arbeiten können. Es sollte eine gute Temperaturauflösung haben und keine aufwendige Ansteuerung erfordern. Der Stand der Technik bei den Vergleichsverfahren ist bei der Thermographie eine Ortsauflösung von ca. der 4-fachen Wellenlänge. Bei der Wärmewellen-Methode ist die Ortsauflösung etwa gleich der jeweiligen Eindringtiefe, diese ist durch die thermische Wellenlänge µ begrenzt. Beide Verfahren sind im wesentlichen statische Verfahren . Eine Meßmethode, die den oben geschilderten Kriterien entspricht, wird in dieser Arbeit vorgestellt. Der Chip und das zugehörige Meßsystem werden beschrieben, die elektrische Charakterisierung des Chips mittels Test, Simulation und analytischer Modelle wird dargelegt, ferner die thermische Charakterisierung von Chipaufbauten durch Messung, thermische Simulation und thermische analytische Modelle vorgenommen. -1.1- Kap. 1 Das Meßverfahren und die Anwendungen 1.1 Stand der Technik Verfahren zur Abbildung von thermischen Umgebungen sind die Thermographie und die konventionelle Wärmewellen-Messung. -Thermographie Die Thermographie ist die Abbildung einer Temperaturverteilung auf Grund der Infrarot-Strahlung. Die zugehörige Intensität eines Bild-Pixels errechnet sich aus der Gleichung I’om = τoεoIom+ τo( 1− εo )Iam+ ( 1− τo )Iatm (1.1) ( [Gröber, Erk, Grigull] , [Agema]) wobei I’om , Iom , Ia , und Iatm die gemessene und tatsächliche Strahlungs-Intensität des Objekts, der Umgebung und der Luft , εo bzw. τo die Emissivität des Objekts und die Transmittanz der Luft ist. Für die Intensität I(λ,T) eines Strahlers mit der Emissivität ε( λ) gilt das Plancksche und das Stephan-Boltzmannsche Gesetz [Gröber, Erk, Grigull] J( λ,T ) = ∂I( λ,T ) 2πhac2 = ε(λ) ∂λ hc )− 1 ) λ5( exp( kT (1.2) ∞ _ I(T ) = ∫ J(λ,T)ε(λ)dλ = ε σT4 −∞ mit der mittleren Emissivität (1.3) -1.2- _ ε= λ2 1 ε(λ)dλ λ2−λ1∫ (1.3a) λ1 Für die Bestimmung der Temperatur T wird eine Kalibrierung bei mindestens 2 Temperaturen T1, T2 benötigt (Io1 und Io2 sind dann aus (1.2) und (1.3) bekannt) : I’o1 = τoεoIo1+ τo( 1− εo )Iam+ ( 1− τo )Iatm bei T=T1 (1.4) I’o2 = τoεoIo2+ τo( 1− εo )Iam+ ( 1− τo )Iatm bei T=T2 (1.1) und (1.4) liefern 3 lineare Gleichungen für die 3 Unbekannten Iom , Iam , Iatm bei bekanntem εo bzw. 3 nichtlineare Gleichungen für die 3 Unbekannten Iom , Iam , εo für τo ≈ 1 . Dabei gibt es 2 Fehlerquellen: die Umgebungs-Intensität Iam kann schwanken und die Emissivität εo ist i.a. temperaturabhängig nach (1.3), das Verfahren ist deswegen nur bedingt zur absoluten Temperaturmessung geeignet, wohl aber zur relativen, da sich dann diese Fehler in 1. Näherung herauskürzen. Die erste Fehlerquelle macht sich bei der Vergleichsmessung zum elektrothermischen Verfahren bemerkbar und wird in Kap. 4 erörtert. Den Einfluß der zweiten schätzt die folgende Überlegung ab. Aus (1.3) und (1.4) ergibt sich für den Fehler ∆Iom und den resultierenden Temperaturfehler ∆Tm wegen der T-abhängigkeit von εo I’om− I’o1 = τo ( ( εom− εo1 ) Io1 + ( Iom− Io1 ) εom ) ∆Iom =( εom− εo1 ) Io1 ≈ ∆Iom ∆Iom 1 dεo(T1) 1 dεo(T1) ≈ ≈ (Tm− T1) (Tm− T1)Io1 und εo dT Iom Io1 εo dT und schließlich wegen (1.3) ∆Tm 1 ∆Iom 1 dεo(T1) ≈ ≈ (Tm− T1) Tm 4 Iom 4εo dT (1.5) -1.3- Dazu ein numerisches Beispiel (Daten aus [Gröber, Erk, Grigull]): für eloxiertes Aluminium im dε(T1=300K) 1 =0.00033 also Wellenlängenbereich λ = 2.5µm..6µm ist nach (1.3a) ε(300K) =0.208 , K dT ∆Tm =0.012 , ∆Tm =3.6K für T1-Tm=30K und Tm=300K . Tm Die Leistungsfähigkeit von kommerziellen Meßsystemen wird hier am Beispiel von Agema 870 dargestellt. Die IR-Kamera (Scanner) besitzt ein austauschbares Objektiv (für Chip-Aufnahmen ein Mikroskop-Objektiv mit Auflösung 20µm, Bildfeld 1.4x1.4cm2), einen schwenkbaren Vertikal-Ablenkspiegel, einen rotierenden Polygon-Spiegel als Horizontal-Ablenkspiegel, die den IR-Strahl auf einen IR-Detektor (HgCdTe) leiten. Der IR-Detektor ist Peltier-gekühlt auf -70°C, hat einen Empfindlichkeitsbereich von 2-5µm und eine nominelle Temperatur-Auflösung von 0.1K. Die effektive Temperaturauflösung unter Berücksichtigung der Elektronik ist etwa 0.5K. Die Bildauflösung ist 140x140 Pixel, die Ablesezeit 2µs pro Pixel, 280µs pro Zeile und 40ms pro Vollbild. Rechnet man mit einem Abb. 1.1 Prinzip der elektrothermischen Messung -1.4- Zeitfaktor 20 für die Software (vgl. 4.2), so kommt man bei einer (nicht realisierten) zeitabhängigen Messung auf ca. 800ms Zeitauflösung. -Wärmewellen Wärmewellen entstehen bei harmonischer Modulation der Heizerleistung. Beim konventionellen Meßverfahren ist die Heizquelle dabei ein Laser- oder ein Elektronenstrahl. Als Aufnehmer dient beim Elektronenstrahl ein akustischer Aufnehmer für thermisch erzeugten Ultraschall (der gleichen Frequenz wie die Wärmewelle, typischerweise 1MHz für Auflösung um 10µm). Diese Anordnung aus einem Raster-Elektronenmikroskop mit akustischem Aufnehmer wird in der Fachliteratur SEAM (Scanning Electron Acoustic Microscopy) genannt. Beim Laserstrahl-Heizer wird die Temperatur mit einem Detektor-Laserstrahl durch Strahlablenkung aufgenommen (OBD, Optical Beam Deflection). Bei den Wärmewellen-Meßverfahren ist die Auflösung etwa gleich der Schichtdicke der abgebildeten Schicht (s. Kap. 1.3). Die abbildbare Schichtdicke ist begrenzt durch die thermische Wellenlänge µ , die frequenzabhängig ist: für Silizium beträgt µ= 534µm für 100Hz . Heizt man die Oberfläche eines halbunendlichen Körpers mit harmonisch modulierter 1+ exp( iωt ) Leistung: P = P0 , dann wird die Temperatur in der Tiefe z 2 T = T1(z )+ Tww (z, t) , wobei Tww die enstehende Wärmewelle der Form ist: Tww = T12exp( i( q z− ωt ) ) (1.6) 1+ i 2κ ⁄ ω die thermische Dabei ist → q = (0,0,q ) der Wellenvektor mitg q = , µ=√ µ Wellenlänge und T12 die Temperaturamplitude [Rosencwaig]. Wie man sieht, ist die Wärmewelle mit der Reichweite µ stark gedämpft. Im Unterschied zu Lichtwellen spielt sich Beugung, Reflexion etc. im Bereich von einer Wellenlänge ab. -1.5- 1.2 Das elektrothermische Meßverfahren mittels Testchip -Das Meßverfahren Der Heizer und die Aufnehmer mit Öffnungsradius r0 liegen in einer Rasteranordnung mit Pitch r1 an der Oberfläche des Chips. Die Aufnehmer erzeugen ein flächiges Bild der Schichtoberfläche unterhalb des Chips der Dicke d. Im statischen Fall wird die Gleichgewichts-Temperaturverteilung gemessen, im transienten Fall wird der Heizer mit einem Stromsprung angesteuert (Sprung-Messung) oder gepulst (Pulsheizungsmessung). -Die Auflösung des Meßverfahrens Es wird eine Heizquelle der Leistung P mit Radius r0 an der Oberseite eines Chips , zur Vereinfachung mit zylindrischer Symmetrie, mit Durchmesser 2l und Dicke d (Abb. 1.1), und mit konstanter Temperatur T(d)=0 betrachtet . Für l>> r0 läßt sich T(r,z) (hier absolute Temperatur) geschlossen angeben (s. A4.1): T( r,z ) = P ∞ sinh(λz ) dλ ( cosh(λz ) − ) J0( λr ) J1( λr0 ) tanh(λd ) λ πKr0 ∫0 Dabei ist die Maximaltemperatur Tmax = T (0 , 0) = (1.7) P . Es wird nun angenommen, daß πKr0 am Boden des Chips Störungen der Größe εxε , Dicke δ<<ε und Wärmeleitfähigkeit K’<K im regelmäßigen Abstand g=2ε sitzen. An der Oberfläche des Chips sind Aufnehmer mit einem Radius r0 untergebracht, die jeweils ein Pixel des Bildes von diesem Gitter erzeugen (Abb. 1.1). -1.6- Abb. 1.2 Strahlengang bei Wärmewellen Um die Änderung der Oberflächentemperatur zu berechnen, wird die Wirkung der Störungen durch eine Reihe von "Dipol-Plättchen" mit dem Potential PD → PD 1 δ∗x→ 1 ( →− → →) ≈ 4πK | x| | x− δ| 4πK | x→| 3 und der "Störleistung" PD ≈ (1.8) ε2 K− K’ 3.8 P dr0 K π ersetzt. Mit der Methode der "gespiegelten Ladungen" müssen diese noch an der oberen und der unteren Oberfläche gespiegelt werden, um die Randbedingungen zu erfüllen (s. A4.1).) Die Störungen erzeugen an der Oberfläche eine Folge von "Hügeln" und "Tälern" in der Temperaturverteilung. Aus der Anordnung der Dipole bekommt man unter -1.7- Berücksichtigung der nächsten Nachbarn die Temperaturdifferenzen bezogen auf die ungestörte Temperaturverteilung: ∆Thügel ≈ ∆Ttal ≈ PD δ 1 2d + 2 2 3⁄ 2 2 4πK d (d +g ) PD δ 4πK 2d 2 2 g 3⁄2 (d + ) 4 (1.9) (1.10) Man stellt nun Bedingungen an das Gitter, unter denen diese "Hügel" und "Täler" gerade noch zu trennen sind: 1. r0 ≤ g 2 (Aufnehmergröße) 2. ∆Thügel ≥ ∆Ttal 2 (räumliche Auflösung) 3. ∆Thügel ≥f Tmax (Temperaturauflösung bei rel. Meßfehler f) Nach Einsetzen der entsprechenden Ausdrücke (s. Anhang A4.1) ergibt sich: 1. r0 ≤ g 2 2. g ≥ 2.3d 3. α1 δ K− K’ 16π d K g 2 ≥ f (eine Bedingung für die Dicke δ der Störung). d Daraus ergibt sich mit den Werten K− K’ Meßfehler 0.4K ≈ 1 , d = 0.5mm , f = = 1.3 o⁄o o , r0 = 0.3mm die Auflösung und = K Tumgebung 300K minimale Objektdicke gmin = 1.15mm , δmin = 1.62µm . Zum Vergleich: die kleinsten mit -1.8- der Messung beobachteten Oberflächenstrukturen (wie in Kap. 4.8 erörtert) sind 1.2mm groß. 1.3 Wärmewellen -Das Meßverfahren Im vorliegenden Fall der elektrischen Wärmewellenmessung wird ein Heizer aus einem Zellen-Array aktiviert und als Aufnehmer fungiert ein oder mehrere Aufnehmer in Nachbarzellen (s. Abb. 1.2). Selektiert man nacheinander verschiedene Heizer des Arrays, so entsteht ein flächiges Bild . Die Amplitude der Wärmewelle wird mit einem Lockin-Verstärker ausgelesen, der auf die Modulationsfrequenz eingestellt ist. -Die Auflösung des Meßverfahrens Man betrachte die gleiche Anordnung wie in Kap. 1.2 , wobei die Heizerleistung jetzt mit der Kreisfrequenz ω über den Eingangsstrom cosinus-förmig moduliert ist: 1+ exp( iωt ) P = P0 2 (1.11) Wie die Abb. 1.2 zeigt, wird die Wärmewelle an der Schicht z=d reflektiert. Für die Temperaturamplitude der Wärmewelle in der 1.Schicht mit der Randbedingung T(z=d’)=0 kann man den Ausdruck angeben (A4.10): Twwref( r, z, t ) = P0 ∞ sinh(iqzz ) dqr ( cosh(iqzz ) − ) J0( qr r ) J1( qr r0 ) AR( θ ) exp(−iωt ) ∫ tanh(iqzd’ ) 2πKr0 0 iqz (1.12) -1.9- 1+ R( θ )exp( 2iqzd ) wobei AR ( θ ) = der Oberflächenfaktor bei der Reflexion unter dem 1− R( θ )exp( 2iqzd ) Winkel θ ist, der Reflexionsfaktor der reflektierten Welle K1 µ1 µ2 1 cosθ− 1− sinθ2 ⁄2 K2 µ2 µ1 R( θ ) = K1 cosθ+ K2 1 µ1 µ2 1− sinθ2 ⁄2 µ2 µ1 Abb. 1.3 Integrand der T-Amplitude für r=0.,1.0,delr=0.,0.75 (1.13) -1.10- Abb. 1.4 Amplitude im Aufnehmer in Abh. vom Heizerabstand Abb. 1.5 Amplitude im Aufnehmer in Abh. von Gitterposition -1.11- und cosθ = qz . Integriert wird über die r-Komponente qr des Wellenvektors, und qz ist die q 1 z-Komponente davon: qz = ( q2− q2r ) ⁄2 , die Indizes in (1.13) beziehen sich auf die Schicht 1 (z ≤ d) und Schicht 2 (d ≤ z ≤ d’). Um die Auflösung zu bestimmen, soll eine regelmäßige Anordnung der Störstellen mit Dimension ε und Raster g=2ε betrachtet werden (Abb. 1.2). Die Wellen werden an den Störstellen gestreut und überlagern sich konstruktiv im Aufnehmer. Dabei findet für ε< µ nur Reflexion, für ε>µ auch Beugung am Störungsgitter statt (s. A4.2). Den Einfluß des Gitters auf Twwref demonstriert Abb. 1.3 (bei Reflexion von der "Rille" wird in (1.12) R=0 gesetzt). Hier ist für den Fall Schicht1=Silizium, Schicht2=Kleber H77S der Verlauf des Integranden von Twwref an der Oberfläche z=0 für r=0 (obere) und 1mm (untere Kurve) und Verschiebung des Gitters gegenüber dem Heizer delr=0 und delr=g/2=0.75mm dargestellt. Wenn die Gitterkonstante g immer kleiner wird, werden die "Dellen" in der Kurve immer dichter und der Einfluß des Gitters wird bei der Integration immer kleiner. In Analogie zu Kap. 1.2 stellt man Forderungen an das Raster g bzw. die Objektgröße ε (T ist hier Temperaturamplitude der Wärmewelle) : 1. r0 ≤ 2. g =ε 2 Thügel ≥ Ttal 2 (Aufnehmergröße) (Auflösung: reflektierte zur unreflektierten Amplitude) 2a. ε > µ im Fernbereich d>µ/2 (Bedingung für Bildverstärkung durch Beugung 1.Ordnung) Die Bedingung 3. aus Kap. 1.2 liefert ähnliche Ergebnisse und wird nicht weiter ausgeführt. -1.12- Zur Auswertung der Bedingung 2. wird statt (1.12) nur der Oberflächenfaktor AR(θ), θ ≈ 0 , herangezogen, multipliziert mit dem Anteil der Leistung (Raumwinkel/2π), den das Objekt empfängt (T0 ist die Temperaturamplitude ohne Reflexion): Trefl Thügel r1 ε2cosθ = = AR( θ ) mit = tanθ (Reflexionswinkel) (1.14) T0 Ttal d 2π( r12+ d2 ) Man erhält damit ( θ ≈ 0, s. A4.2) : 1. r0 ≤ ε (Aufnehmergröße) 1− R( 0 ) 1⁄2 2. ε ≥ 2π 2d 1+ R( 0 ) 1− R( 0 ) 1⁄2 2a. ε > max( µ, 2π µ ) im Fernbereich d>µ/2 1+ R( 0 ) Rosencwaig gibt für die Laserheizung mit Optical Beam Deflection die Auflösung aus einer semiempirischen Überlegung heraus an [Rosencwaig]: 1 ε ≥ ( r20+ d2 ) ⁄2 (Nahbereich d<µ/2) 1 ε ≥ ( r20+ µ2 ) ⁄2 (Fernbereich d>µ/2) Dieses Ergebnis ist ganz ähnlich wie die obigen Bedingungen 1 bis 2a . -Berechnung der Bedingung Für die Werte aus Kap. 1.2 und ω=100Hz mit K1 , K2 , κ1 , κ2 (1=Silizium, 2=H77S-Kleber) aus Tab. 5.1 für R(0) bekommt man (Auflösung g=2ε) 1. ε ≥ r0 = 0.3mm -1.13- µ 2. ε ≥ 1.55d = 0.77mm (Nahbereich d < ) 2 2a. ε ≥ µ = 1.34mm , ε ≥ 1.55 µ = 1.04mm 2 µ (Fernbereich d ≥ ) 2 In Abb. 1.4 und 1.5 ist die nach Gleichung (1.12) mit den Werten aus Kapitel 1.2 (g=1.5mm, ω=100Hz) von einem Aufnehmer aufgenommene Amplitude dargestellt . Dazu wird der Reflexionsfaktor R(θ) aus (1.13) entsprechend dem Gitter räumlich moduliert ( =0 bei Reflexion von der Rille). In Abb. 1.4 wird der Abstand r des Aufnehmers vom Heizer und in Abb. 1.5 die Verschiebung delr des Gitters gegenüber dem Heizer variiert. Man sieht, daß in Abb. 1.4 wegen der starken Dämpfung keine weiteren Maxima in der Amplitude auftreten. Abb. 1.5 ist über eine Gitterlänge g=1.5mm aufgetragen und man sieht die entsprechende Periodizität in der Amplitude (Maximum bei delr=0 unterhalb des Heizers und bei Verschiebung um eine Gitterlänge). 1.4 Weitere Anwendungen -Charakterisierung von Wärmeflüssen in Chipaufbauten Durch Vergleich von thermischer Simulation mit der Messung kann man feststellen, welcher Wärmefluß durch nicht-modellierte thermische Lecks abgeführt wird. Wird eine Temperaturdifferenz ∆T in einem Bereich z.B. am Rande festgestellt, so gilt näherungsweise für die thermischen Widerstände Rth,ges und Rth,leck des Chipaufbaus und des Lecks bei gemessener maximaler Übertemperatur Tmax: ∆T ⁄ Tmax = Rth,ges ⁄ Rth,leck . -Extraktion von Zeitkonstanten in Schichten Mit Hilfe der Zeitmessung kann man näherungsweise die Zeitkonstante der "langsamsten" Schicht aus der Steigung der gemessenen T(t)-Kurve in t=0 bestimmen. -1.14- Die Lösung der Wärmeleitungsgleichung im Quader −a< x< a , −b< y< b , 0< z< d mit Randbedingungen ∂T ⁄ ∂x ( x= + a, − a ) , ∂T ⁄ ∂y ( y= + b , − b ) (Wärmeabschluß an den Seiten) und der statischen Lösung u(x,y,z) lautet [Carslaw, Jäger 6.4]: T(x, y, z ,t ) = T1(x, y, z ) + T2(x, y, z, t ) mit der statischen Lösung T1 und dem transienten Lösungsanteil ∞ T2(x, y, z ,t ) = ∑ ∞ ∞ ∑ ∑ cos( λ1i x ) cos( λ2j y ) ( cijk cos( λ3k z + dijk sin( λ3k z) )∗ i= 0 j= 0 k= 0 ∗ exp ( − κ ( λ21i + λ22j + λ23k) t ) und den Eigenwerten λ1i = πi ⁄ a , λ2j = πj ⁄ b , λ3k = πk ⁄ d , κ ist die Temperaturleitfähigkeit der Schicht . Unter der Annahme, daß die ersten Glieder dominieren (z.B. für analytische Randbedingungen) hat man T2( t= 0 ) ≈ τ = 1 ⁄ ( κ ( λ21i + λ22j + λ23k) ) ) | ∂T2 ⁄ ∂t (t = 0 ) | (1.15) Hat man mehrere Schichten, so werden die Koeffizienten cijk , dijk und die Eigenwerte λ3k durch die Stetigkeitsbedingung an den Schichtgrenzen gekoppelt und die obige Gleichung stimmt nur noch für das kleinste κi0 < < κi , i ≠ i0. Damit läßt sich aus (1.15) die Zeikonstante der "langsamsten" Schicht bestimmen. Sind mehrere Schichten mit dem gleichen κ vorhanden, so addieren sich die Zeitkonstanten. Im Beispiel von Abb. 5.7 ist experimentell T2( t= 0 ) = 217ms und τ ( Wärmeleitpaste ) = 57.7ms nach Formel ∂T2 ⁄ ∂t (t = 0 ) (1.15) und Tab. 5.1, also wegen der 3 Schichten mit Wärmeleipaste ist die theoretische Zeitkonstante 3*τ(Wärmeleitpaste)=173.1ms . -2.1- Kap. 2 Struktur und physikalische Grundlagen des Chips 2.1 Entwurf des Chips 2.1.1 Grob-Entwurf Der Entwurf geschieht in 3 Schritten. Zunächst wird aufgrund von allgemeinen Vorgaben ein Schema in Form von Schaltungsblöcken aufgestellt. Ein Schaltungsblock ist eine Schaltungsfamilie, z.B. Adreß-Dekoder. Eine Vorauswahl für das Schema erfolgt nach qualitativen Kriterien. Als zweites werden quantitative Forderungen an den Entwurf gestellt, aus denen sich Randdaten der Schaltung ergeben. Als letzter Schritt wird aufgrund der Randdaten und quantitativen Vergleichskriterien eine Schaltungsauswahl getroffen, die zum endgültigen Entwurf führt (Fein-Entwurf). Als grobe Vorgaben wurden festgelegt: maximale Leistung Pmax=30W, Fläche 1x1cm2 (nicht größer wegen der Ausbeute), ein regelmäßiges Array von Zellen mit Heizer, Temperaturfühler und Speicher, Temperaturbereich bis 120°C, CMOS-Technologie, maximale Versorgungsspannung VDD=12V (aus technologischen Gründen). Das sich ergebende Schema wird in Abb. 2.1 dargestellt. Das Array von Elementar-Zellen wird von der Zeilenadressierung mit Zeilenaktivierungs-Signalen und von der Spaltenadressierung mit Spaltenaktivierung und Heizerein-Signalen versorgt. Die Stromverteilung leitet den Eingangsstrom zu den einzelnen Zellen. Die Zellen liefern Temperaturspannungssignale (eine Spannung oder als Differenz von 2 Spannungen), die von externen Vorverstärkern und AD-Wandlern weiterverarbeitet -2.2- werden (die Daten von diesen letzteren sind a priori bekannt). Die Temperaturspannungen werden wegen der Zahl der Anschlüsse spaltenweise zusammengelegt. -Struktur der Elementar-Zelle Für die Elementar-Zelle wird eine Struktur aus den Blöcken Adressierung (liefert die Zellen-Aktivierung), Speicher (liefert das Heizerein-Signal), Heizer und Temperaturfühler aufgestellt. -Struktur des Temperaturfühlers Zum Anlegen der Temperaturspannungen auf die Ausgänge wird ein Tristate-Latch vorgesehen, der von der Zeilen-Aktivierung aktiviert wird. Die Schaltung soll möglichst unabhängig vom Strom arbeiten, deshalb wird eine Stromquelle vorgesehen, die weitgehend lastunabhängigen Strom für die nachfolgende Thermo-Spannungsquelle liefert. -Struktur der Thermo-Spannungsquelle Als Prinzip für die Temperaturmessung wurde das Prinzip der Diode ausgesucht: es bietet eine einfache (exponentielle) Temperatur-Abhängigkeit und die Möglichkeit, durch Bildung von Stromverhältnissen die Stromabhängigkeit zu eliminieren. Andere Prinzipien, z.B. CMOS-Transistor in der Sättigung, sind denkbar, jedoch viel schwieriger auszuwerten. Die Diode ist hier eine spannungsgesteuerte Stromquelle mit der typischen exponentiellen Spannungs- und Temperatur-Abhängigkeit. Als Realisierung kommt eine gewöhnliche pn-Diode (Spannungsabfall als Steuerspannung) oder eine Transistor-Diode (CMOS-Transistor in schwacher Sättigung, VGS=VDS als Steuerspannung) in Betracht. Für einfache Verarbeitung wird gefordert, daß die Temperaturspannung T-proportional ist, die Spannungsquelle also eine PTAT-Spannungsquelle ist (proportional to absolute temperature). Dafür kommt als Schaltungsfamilie eine PTAT-Spannungsquelle mit Stromteilung oder eine solche mit Spannungsdifferenz in Betracht (s. Abb. 2.1). In der ersten werden zwei gleiche Dioden, und eine Stromteilung mit dem Stromverhältnis rth verwendet. Die Ausgangssignale sind V1 und V2 mit der Temperaturspannung als -2.3- Abb. 2.1 Grob-Entwurf:Gesamtstruktur und Elementar-Zelle -2.4- Differenz Vth=V1-V2 und Vth = nDUT ln(rth) (s. Anhang A5.2). Die zweite enthält zwei Dioden mit Stromverhältnis rth und eine Spannugsdifferenz-Schaltung mit dem (einzigen) Ausgang Vth = nDUT ln(rth) . 2.1.2 Ableitung der Randdaten des Entwurfs Aufbauend auf dem Grob-Entwurf werden Forderungen an die Ausgangsvariablen, Parameter und Layout der Schaltung gestellt, aus denen sich Randdaten für die Schaltungsparameter und Auswahl von Schaltungsvarianten ergeben. Benutzt werden dabei A-priori-Angaben: analytische Modelle und bekannte Eigenschaften der Elementar-Transistoren. Die Einzelheiten der Ableitung sind im Anhang A5.1 zu finden. -Ortsauflösung -> Lzelle Aus der Auflösung des Meßverfahrens (Kap.1.1) g≥2.3d = 460µm , 2r0≤g für d=200µm (Dicke eines gelappten Wafers) ergibt sich für die Größe der Elementar-Zelle Lzelle = 2r0 ≤ g = 460µm . -Anzahl der Elementar-Zellen: Fläche-> nzelle , Lzelle Wegen der Adressierung muß die Zeilen- und Spaltenzahl eine 2-Potenz sein: nzeile = 2nbit . Aus der Fläche des Chips erhält man als Lösung nbit = 5 , Lzelle = 9600µm ⁄ 2nbit = 300µm . Also ist die Anzahl der Elementar-Zellen nzelle = nzeile2 = 22nbit = 1024 . -Anzahl der Pads -> Zeilenaufteilung Jede Zelle liefert, je nach Struktur der Thermo-Spannungsquelle, einen oder zwei Spannungsausgänge. Aus technischen Gründen wurde für den Pitch d(pad1,pad2) der -2.5- Pad-Anordnung die Forderung aufgestellt d(pad1,pad2) ≥ 200µm . Da der Pitch der Zellen Lzelle ≈ 300µm ist, müssen für den Fall von 2 Spannungsausgängen die Ausgänge von jeweils 2 Zellen zusammengeschaltet werden, d.h. bei der Ansteuerung einer Zeile diese logisch in 2 Halbzeilen aufgeteilt werden. Mit dieser Anordnung sind beide Möglichkeiten für die Thermo-Spannungsquelle realisierbar. -Zeitauflösung -> Ansteuerung Bei zellen-serieller Ansteuerung bekommt man die Zeitauflösung (=Hardware-Erfassungszeit für ein Vollbild) von τBild = ( τ( Vth ) )+ τ( ADC ) )∗1024. Dabei ist τ( Vth ) die Setz-Zeit der Thermo-Spannung und τ( ADC ) die (bekannte) Wandlungszeit des AD-Wandlers. Bei halbzeilen-paralleler Ansteuerung, d.h. 16 Zellen werden parallel aktiviert, wird τBild = ( τ( Vth ) )+ τ( ADC ) )∗1024 ⁄ 16. Für die beiden Schaltungsfamilien PTAT-Spannungsquelle mit Spannungsdifferenz bzw. mit Stromteilung läßt sich für τ( Vth ) die A-Priori-Abschätzung angeben τ( Vth ) = 0.18µs bzw. τ( Vth ) = 3.3µs∗nTr , wobei nTr die maximale Anzahl seriell geschalteter Transistoren in der PTAT-Spannungsquelle ist (s. Anhang A5.1). Damit wird τBild = 6.84ms bzw. τBild = 6.6ms + 3.38ms∗nTr für die serielle und τBild = 0.43ms bzw. τBild = 0.42ms + 0.21ms∗nTr für die halbzeilen-parallele Ansteuerung. Berücksichtigt man, daß die thermische Zeitkonstante für vertikale Ausbreitung über die Chip-Dicke τv( Si ) = 0.695ms ist, so ist die halbzeilen-parallele Ansteuerung vorzuziehen. -Stromverhältnis der Spannungsquelle im Temperaturfühler: Fläche -> rth Die Thermo-Spannung ist proportional zum Stromverhältnis rth im Temperaturfühler, rth sollte also möglichst groß sein. Andererseits ist rth begrenzt durch Flächenanforderungen in der Elementar-Zelle. Für den Partner-Transistor bekommt man die Länge LPart ≈ rth LEltr 2 (LEltr ist die Länge des Elementar-Transistors) . Aus Gründen des Flächenbedarfs stellt man die Forderung LPart ≤ Lzelle . Mit Lzelle = 300µm (s.o.), LEltr=51µm bekommt man daraus 6 rth ≤ 12.5 . Für ein einfaches Layout wurde die ganze Zahl rth = 10 gewählt. -2.6- -Temperatur-Auflösung -> Ise Die thermische Rausch-Spannung an einem Widerstand R mit Signal-Bandbreite B beträgt [Grebene]: Vrausch = √ 4kTBR . Die Bandbreite berechnet man aus der Schaltzeit des Transistors, der wirksame Widerstand ist der differentielle Widerstand der Temperaturfühler-Diode R = rDiode( Ise ) . Man stellt die Forderung, daß Vrausch größer sein soll als die Auflösung des AD-Wandlers: Vth Vrausch ≥ 2Vbit = 2 12 = 88µV . Daraus ergibt sich rDiode = 37kΩ (s. Anhang A5.1). 2 Aus der Kennlinie der Transistor-Diode (Abb. 2.19) erhält man daraus für den Sensor-Strom: Ise ≈ 10µA. Um den Einfluß parasitärer Effekte klein zu halten, sollte Ise>> 1µA sein. Es wurde gewählt Ise = 30µA und dafür wird rDiode = 25kΩ und Vrausch = 73µV , also uwesentlich kleiner. -Verlustleistung durch Strom-Spiegelung -> nsp, nstrom, Iein Der Eingangsstrom wird durch Strom-Fortschaltung zu den einzelnen Zellen geleitet. Beim Heizen trägt dieser Strom zur Heizleistung bei, was ein unerwünschter Effekt ist. Aus einer oberen Grenze für die Verlustleistung durch Strom-Spiegelung Pein wird die Anzahl der Stromspiegel nsp und die maximale Eingangs-Stromstärke Iein und damit die erforderliche Stromverstärkung nstrom abgeleitet. Die gesamte verbrauchte Leistung Pein ist Pein = ( nzelle+ 2 nsp ) IeinVDD = ( 1024+ 2 nsp ) IeinVDD . Aus thermischen Überlegungen fordert man Pein ≤ 200mW, aus Gründen des Flächenbedarfs nsp ≤ nzelle (ein 4 Block-Stromspiegel für 4 Zellen). Es ergibt sich daraus Iein = 10.8µA , nsp = 256 und damit -2.7- für die Stromverstärkung nstrom = Izelle,max = 225.9 , gewählt wurde nstrom = 250 als ganze Iein Zahl, da sie eine 3-stufige (flächensparende) Verstärkung 250=2x5x125 gestattet. -Größe des Sensor-Stroms im Temperaturfühler -> rwils Legt man für die Stromquelle in der Elementar-Zelle eine Wilson-Stromquelle mit variablem Stromverhältnis r=rwils zugrunde, so gilt für den den Sensor-Strom die Formel (A2.4a) des Anhangs A2. Für Ise = 30µA ergibt sich rwils = 0.857 , gewählt wurde der ganzzahlige Wert rwils = 1. 2.1.3 Fein-Entwurf In diesem Abschnitt wird anhand der Grob-Vorgaben und abgeleiteten Randdaten aus Kap. 2.1.2 eine Auswahl von Schaltungsvarianten vorgenommen. Das wichtigste Kriterium dabei ist die Einfachheit (benutzte Fläche). Der Grundaufbau ist durch 2.1.1 vorgegeben: die Ansteuerungsblöcke Stromverteilung, Zeilen-Adressierung, Spalten-Adressierung und ein Array von nzelle = 1024 Elementar-Zellen. -Stromverteilung Die Stromverteilung erfolgt in 2 Stufen: über 16 Spalten-Spiegel auf die Spalten, von dort auf die nsp Blockspiegel. Aus 2.1.2 ist nsp=256, also sind jeweils 4 Zellen in einem Block zusammengefaßt. -Zeilen-Adressierung Dafür wurde die einfachste Schaltung, nämlich ein 1-aus32-Dekoder gewählt (Adreß-Eingänge ZA0..ZA4). Da wegen 2.1.2 die Ausgänge von jeweils 2 Zellen -2.8- zusammengeschaltet sind, wurde ein Switch zur Anwahl der linken bzw. der rechten Halbzeile hinzugefügt (Aktivierung durch Eingang EZ0=0 bzw. EZ1=0). -Spalten-Adressierung Hier boten sich 2 Alternativen an: eine serielle Ansteuerung durch einen 1-aus-16-Dekoder oder eine parallele Ansteuerung durch ein Schieberegister. Im ersten Fall werden die 16 Doppelspalten nacheinander selektiert und das Heizerein-Bit durch einen separaten Eingang IN eingespeist. Im zweiten Fall werden zunächst die Heizerein-Bits in das Schieberegister eingetaktet, so daß sie dann bei der Halbzeilen-Aktivierung parallel von den 16 Schieberegister-Ausgängen eingespeist werden können. Wegen der Zeitauflösung (s. Kap.2.1.2) wurde die zweite Alternative gewählt. -Speicher der Elementar-Zelle Hier waren die einfachsten Möglichkeiten ein D-Flipflop und ein RS-Flipflop [Horninger, S.178-181]. Das erstere besitzt einen Daten-Eingang D und die Takteingänge T und /T und besteht aus 8 Transistoren, das letztere die Dateneingänge R,S und den Takteingang T und besteht aus 12 Transistoren. Wegen der Fläche wurde die erste Variante gewählt. -Heizer der Elementar-Zelle Hier mußte die Stromverstärkung nstrom=250 (s. Kap.2.2) integriert werden. Als einfachste Möglichkeit wurden 2 hintereinander geschaltete Stromspiegel mit 5- bzw 25-facher Stromverstärkung und einem Strom-Abschalt-Transistor (insgesamt 5 Transistoren) ausgewählt. Aus Flächen-Gründen wurde die Faktor-2-Stromverstärkung in den Blockspiegel verlegt. -Stromquelle für den Temperaturfühler der Elementar-Zelle Die drei einfachsten Möglichkeiten dafür waren (s. Anhang A5.2): die einfache Spiegel-Stromquelle (3 Transistoren, Ausgangswiderstand Rout(Ise=30µA)=17.4kΩ), die Wilson-Stromquelle (4 Transistoren, Rout(Ise=30µA)=470MΩ) und die Cascode-Stromquelle (5 Transistoren, Rout(Ise=30µA)=470MΩ). Bei der -2.9- Spiegel-Stromquelle war der Ausgangswiderstand zu niedrig, deswegen wurde die Wilson-Stromquelle ausgesucht. Für das Stromverhältnis wurde in Kap. 2.1.2 rwils=1 abgeleitet. -Thermo-Spannungsquelle im Temperaturfühler der Elementar-Zelle Für den Block Diode ist eine Transistor-Diode der pn-Diode vorzuziehen, da feste Stromverhältnisse besser einzuhalten sind (bei einer pn-Diode sind die intrinsischen Widerstände nicht skalierbar). Für die Thermo-Spannungsquelle wurde eine Schaltung gesucht, die möglichst unabhängig vom Sensor-Strom Ise und möglichst einfach ist. Als beste Alternativen wurden betrachtet: für die PTAT-Spannungsquellen mit Stromteilung die parallele PTAT-Spannungsquelle mit 2 gepaarten Transistor-Dioden und einem Stromspiegel mit Stromverhältnis rth (2 n- und 2 p-Transistoren) und für die PTAT-Spannungsquellen mit Spannungsdifferenz die serielle PTAT-Spannungsquelle mit 2 hintereinander geschalteten n-Transistoren mit Stromverhältnis rth (s. Anhang A5.2, [Rehman]). Bei der ersteren ist Vth nach Formel (2.22) nur schwach (logarithmisch) von Ise über den Dioden-Spannungsabfall Vd=Vd(Ise) abhängig, bei der letzteren ist Vth linear von Vd(Ise) abhängig: Vth = nFSUT ln( rth )+ γ nFS (√ 2ϕp+ nFSUTln( rth ) − √ 2ϕp ) − ∆nFS ( Vd− VTO ) nFS , wobei ∆nFS die Differenz der Fast-State-Koeffizienten der beiden Transistoren ist (s. Anhang A5.2). Deswegen wurde trotz der zusätzlichen 2 Transistoren für die erste Möglichkeit entschieden. -Tristate-Latch im Temperaturfühler Hierfür wurde die einfachste mögliche Struktur gewählt, nämlich ein Transfer-Gatter aus parallel geschaltetem p- und n-Transistor. Das ist zulässig, da die Temperaturspannungs-Ausgänge sehr wenig belastet werden, und deshalb ein möglicher Spannungsabfall am Transfer-Gatter keine Rolle spielt. -Arbeitsbereich und Temperaturgradient -2.10- Aus der analytischen Formel (2.33) und Abb. 2.12 für Vth im Fall der parallelen PTAT-Spannungsquelle sieht man, daß Vth oberhalb der kritischen Spannung Ukr=0.467V, entprechend VDD=5.8V, besser konstant ist, der Arbeitsbereich sollte also oberhalb 6V liegen. Aus (2.33) bekommt man den Temperaturgradienten der Thermospannung ∂Vth ≈ 285µV ⁄ K . ∂T 2.1.4 Gesamtstruktur des Chips Der thermische Testchip TMP1.0 besteht aus den Komponenten Schieberegister TOP_SHIFT, Stromverteiler TOP_MIRROR, Zeilendecoder ZE_DECODER und einem Feld von 16x16 Vierer-Blöcken von Elementarzellen (BLOCK4), von den ein jeder einen Stromspiegel BLOCKSS sowie 4 Elementarzellen (CORETL, CORETR etc.) umfaßt (vgl. Abb.2.2). Das Feld der 32x32 Elementarzellen wird zeilenweise mit dem Zeilendecoder adressiert. Die logische Adreßstruktur des Chips ist 64x16: eine logische Zeile besteht aus der physikalischen Halbzeile der links angeordneten Zellen CORETL bzw. COREBL der Blöcke 1..16, oder aus der physikalischen Halbzeile der rechts angeordneten Zellen CORETR bzw. COREBR. Eine adressierte logische Zeile übernimmt aus dem Schieberegister parallel die ’Heizer-ein’ Signale und gibt ihre Analogausgangs-Signale auf die 16 VTH, VTL-Leitungen aus. Der Zeilendecoder dekodiert aus den Adreß3-Eingängen ZA0..ZA4 die physikalische Zeile und mit EZ0=0 bzw. EZ1=0 die linke bzw. rechte logische Halbzeile und aktiviert die entsprechenden Enable-Signale VZxK0 bzw. VZxK1 (x=0..31, Abb.2.5). Das Schieberegister wird mit dem Clock-Signal PHI0 betrieben, das serielle Datensignal IN wird asynchron durch die 16 Master-Slave Flipflops geschoben, invertiert und auf die VRS-Leitungen zu den 16 Blöcken gelegt. Intern wird aus PHI0 eine 2-Phasen Clock PHIQ1, PHIQ2 zur Ansteuerung der Flipflops erzeugt (Abb.2.4). -2.11- Abb. 2.2 Blockschaltbild thermischer Testchip -2.12- Abb. 2.3 Die Elementar-Zelle -2.13- Der Stromverteiler leitet den eingeprägten Strom IIN von 0...10µA an 8 weitere Stromspiegel, die die Stromleitungen ISL0, ISR0,..ISR7 an jeweils einen Block versorgen. Bei einem eingeschalteten Heizer wird dieser im Blockspiegel BLOCKSS 2x verstärkt, in der Zelle selbst noch in 2 Stufen 125x, d.h. insgesamt von IIN=10µA auf 2.5mA im Heizer. Durch parasitäre Effekte in den Zellen-Stromspiegeln ist die tatsächliche Stromverstärkung noch ca. 2x größer. 2.1.5 Elementar-Zelle Die Elementar-Zelle besteht aus 4 Blöcken Adressierung (ADR), Speicher (SPE), Heizer (HEI), Temperaturfühler (TFU) (Abb.2.3). Das Aktivierungssignal wird in ADR 2x invertiert und als AC zu SPE und TFU weitergeleitet. Der Speicher SPE hat die Struktur eines statischen 2-Phasen-Flipflops ([Weste], [Horninger]). Er besteht aus 2 Latches XTG5, XTG6 mit Invertern XIN2, XIN3 und als Eingänge dem Aktivierungssignal AC und Datensignal VRS. Mit dem invertierten Zustandssignal QHE des Speichers wird der Heizer HEI geschaltet, indem sein erster Stromspiegel stromführend gemacht wird. HEI enthält 2 Stromspiegel mit Verstärkung 5x und 25x. Der Temperaturfühler TFU wird mit Konstantstrom aus der Wilson-Stromquelle MT5..MT8 gespeist. Die Transistoren MT3, MT4 sind als Dioden in Durchlaßrichtung geschaltet, MT1 und MT2 bilden einen Stromspiegel mit Stromverhältnis 1:10. Die Ausgangsspannungen VTH, VTL werden durch Transfergatter nach außen geleitet. Die thermische Spannung Vth=VTH-VTL ist in 1. Näherung (bei exakt gepaarten Transistoren) gleich Vth = kT I(MT4) kT ln( ) = UTln( rth) mit der thermischen Spannung UT = ≈ 25.85mV für I(MT3) q0 q0 T=300 K. -2.14- 2.1.6 Verifizierende elektrische Simulation Die verifizierende Simulation wurde mit MSPICE direkt aus der Schaltung ausgeführt, um ihre Funktionsfähigkeit zu überprüfen. Als Transistor-Modelle wurden die Spice-Modelle MN2UC, MP2UC verwendet, die auf den angegebenen Parameterwerten des Herstellers beruhen, ansonsten auf üblichen Werten aus Literaturangaben [Glasser,Dobberpuhl].Dieses Modell wird im folgenden Layout-Modell genannt. Aus statischen Transistor-Messungen von Test-Transistoren wurde das Modell EL1 (EL1N3, EL1P3) aufgestellt, und später aus statischen und dynamischen an Test-Transistoren auf dem Thermo-Testchip das (genaueste) Modell EL3 (EL2N1, EL2P1) (s. Kap.3.2). Die verifizierende Simulation wurde nachträglich mit dem EL3-Modell durchgeführt. Die sich ergebenden Schaltzeiten sind etwa 10x größer als beim Layout-Modell und stimmen gut mit den Messungen überein. Zunächst wurden die Elementar-Zelle, das Schieberegister und der Stromverteiler einzeln ohne Leitungssimulation untersucht. Dann wurde die Gesamtstruktur simuliert, wobei die Leitungen als 16 RC-Glieder modeliert wurden mit den Werten R=100kΩ/cm, C=2.16pF/cm für Poly; das Meßgerät wurde mit C=1pF, R=1*1012Ω berücksichtigt, die Pads mit C=1pF. Die Bedingungen für die Simulation waren wie folgt: Versorgungsspannung VDD=12V Simulationszeitraum 100 bzw 150µs Aktivierungssignale EZ1=12, EZ0:12V-0 nach 0.5µs Adresse ZA4..ZA0=10110B=22D (d.h. Adresse 22 mit Signal VZ21K0, an der die Zelle CORETL hängt, wird aktiviert) -2.15- Eingangsstrom IIN=10µA Clock PHI0: gepulst mit 12µs 12V, 12µs 0V (Schieberegister-Frequenz 42kHz) IN=12V bzw 0 für Aus- bzw. Einschalten des Heizstroms (VRS der Zelle ist 0 bzw 12V). Für den Stromverteiler und den Stromspiegel wurde das Stromein- und ausschalten in CORETL betrachtet (Abb.2.7). Der Heizstrom erreicht nach ca 20µs nach der Aktivierung den Endwert 6mA. Die Funktion des Schieberegisters wird mit den Signalen PHI0, IN (Abb.2.8) und der 2-Phasen-Clock PHIQ1, PHIQ2 (Abb.2.9) nachgewiesen. Für das Schieberegister ergibt sich dabei eine maximale Frequenz von ca. 50kHz für das Clock-Signal PHI0 (Tmin=20µs). Für diese Frequenz erreicht PHIQ2 gerade noch den 0-Pegel. Abb. 2.4 Simulation: Clock- und Heizerein-Signal -2.16- Abb. 2.5 Simulation: Aktivierungssignale der Elementar-Zelle Abb. 2.6 Die thermische Spannung mit Aktivierungssignal -2.17- Abb. 2.7 Simulation: der Heizstrom der Zelle Abb. 2.8 Die Schieberegister-Signale PHI0 , IN -2.18- Bei der Zelle CORETL aktiviert das Chip-Signal EZ0 die externe und interne Zellaktivierung VZK und AC (Abb.2.4), das Heizerein-Signal VRS wird nach dem 3-ten PHI0-Signal (aufsteigende Flanke von PHIQ2), bei ca 70µs durch das 3. Spalten-Aktivierungssignal VRS2 nach dem 3-ten Schiebevorgang von TOP_SHIFT eingeschaltet. Die Verzögerungszeiten der wichtigsten Signale sind in Tab. 3.4 in Kap.3.2 zu finden. Abb. 2.9 Simulation: die 2-Phasen-Clock -2.19- 2.2 Elektrische Theorie und analytische Modelle des Temperaturfühlers 2.2.1 Grundgleichungen des MOS-Transistors In diesem Kapitel werden die Grundlagen für die analytischen elektrischen Modelle hergeleitet: ausgehend von den Grundgleichungen des MOS-Transistors (im folgenden wird der n-Transistor betrachtet) wird die Näherung für das gemessene EL3-Modell aufgestellt und die Stromgleichung für die p-Transistor-Diode hergeleitet. Darauf basierend wird das analytische Modell für den Temperaturfühler, die zentrale Struktur der Elementar-Zelle, aufgestellt. Die für das Verhalten eines MOS-Transistors wichtigste Größe ist die Spannung φs an der Oberfläche, bezogen auf das Substrat, an der Stelle 0 ≤x≤ L unter dem Gate. Dabei soll eine externe Spannung VCB(x) an der unteren Seite der Kanal-Substrat-Sperrschicht anliegen. φs bestimmt die einzelnen Funktionsbereiche des Transistors (im folgenden wird der n-Kanal-Transistor betrachtet ): φs <VCB : Anreicherung der Löcher (accumulation) φp -VCB > φs >0 : Verarmung an Löchern im Kanalbereich (depletion), φp s.u. 2φp +VCB > φs >φp +VCB : beginnender Kanal-Strom, ungefähr konstante Steigung von φs (VGB) (weak inversion, Schwache Inversion) φs >2φp+VCB > : Kanal-Strom fließt (strong inversion, Starke Inversion) Liegt Starke Inversion am Source vor (ϕs,source = ϕs0 > 2ϕp+ VCB( 0 ) = 2ϕp+ VSB), so hängt der Stromverlauf vom Zustand ϕs,drain = ϕsL am Drain ab : φsat> φsL>φs0 : (VDsat >VDS>0 ) Drain in Starker Inversion (ϕs,drain = ϕsL > 2ϕp+ VCB( L ) = 2ϕp+ VDB) , aktiver Bereich des MOS-Transistors ϕsat ≈ ϕsL : ( VDSat≤VDS ) Drain in Schwacher Inversion (ϕs,drain = ϕsL < 2ϕp+ VCB( L ) = 2ϕp+ VDB) , φsL=const , Sättigungsbereich -2.20- Ausgehend von Bedingungen der Spannungsbilanz, Ladungsneutralität und der Ladungs- und Stromverteilung im Shockley-Modell leitet man die Grundgleichung des MOS-Transistors für die Ladungsdichte QI’ und die Oberflächenspannung φs in der Form ab: ϕs+ UTexp( ( ϕs− ( 2ϕp+ VCB ) )⁄ UT ) − √ ϕs ) QI’ = − γCox’( √ ϕs+ UTexp( ( ϕs− ( 2ϕp+ VCB ) )⁄ UT) VGB = VFB + ϕs+ γ √ (2.1) [Tsividis 3.2] Das liefert einen impliziten Ausdruck für QI’ = QI’( VGB, VCB, ϕs ) und ϕs = ϕs( VCB ) . Nach Einsetzen in den Drift- und Diffusionsstrom des Shockley-Modells bekommt man den Drain-Strom des Mos-Transistors (Bezeichnungen s.u.): IDS( VGB, VDS, VBS ) = Idrift+ Idiff = W ϕL W VDB ∂QI’ d VCB µ( −QI’ )dϕs + ∫ µ ∫ L ϕs0 L VSB ∂VCB Für verschiedene Zustände des MOS-Transistors wendet man nun Näherungen an, die die Grundgleichungen ergeben. -Starke Inversion Für den Fall der starken Inversion am Source und Drain (s.o.) können die Exponential-Ausdrücke in (2.1) entwickelt und Idiff << Idrift vernachlässigt werden und man bekommt die Grundgleichung für den Strom im aktiven Bereich ([Tsividis], [Antognetti]) : IDS = = 2 W 1 µC ’ox [(VGB− VFB− 2ϕp ) (VDB− VSB )− ( V2DB− V2SB )− γ (( 2ϕp+ VDB )3 ⁄ 2− ( 2ϕp− VBS )3 ⁄ 2)] 3 L 2 W 1 2 µC ’ox [ ( VGS− VFB− 2ϕp ) VDS− V2DS − γ ( ( 2ϕp+ VDS− VBS )3 ⁄ 2− ( 2ϕp− VBS )3 ⁄ 2 ) ] (2.2) L 2 3 für VDS≤ VDSat mit den Bezeichnungen : ΦMS : Differenz der Austrittsspannung zwischen Gate (M) und Substrat (S) , C’ox 2εSi,rε0q0Nb √ Kapazitätsdichte des Oxids, µ Beweglichkeit, Body-Faktor γ = , Nb : Substrat−Dotierung , der C ’ox Q’0 Flachband-Spannung VFB = ΦMS− , Q’0 feste positive Ladungsdichte der Si-SiO2-Oberfläche , C ’ox Nb charakteristische Spannung des Substrat-Materials ϕp = UTln , ni : intrinsische Ladungsdichte von Si. ni Im Sättigungsbereich hängt IDS nicht mehr von φs , also auch nicht von VDS ab: ∂IDS ( . , VDS = VDSat , . ) = 0 und damit aus (2.2) : ∂VDS -2.21- γ2 4 ( 1− √ 1− 2 ( VGS− VFB− VBS ) ) 2 γ VDSat = VGS− VFB− 2ϕp+ IDS ( VGS , VDS , VBS ) = IDS ( VGS , VDSat , VBS ) für VDS≥ VDSat (2.3) (2.3a) Die Formeln (2.2)..(2.3a) bilden die Stromgleichung des Spice-Level2-Modells [Antognetti,4.38], [Vladimirescu, 3.10] . Die vereinfachte Formel des Level1-Modells erhält man, indem man die 3/2-Potenz ( 2ϕp+ VDS− VBS )3 ⁄ 2 um 2ϕp− VBS nach VDS entwickelt: 2 2ϕp− VBS γ ( ( 2ϕp+ VDS− VBS )3 ⁄ 2− ( 2ϕp− VBS )3 ⁄ 2 ) ≈ γ√ VDS 3 und damit gilt für den Strom (2.4) für VDS≤ VDSat : IDS ( VGS , VDS , VBS ) = W 1 µC ’ox ( ( VGS− VFB− 2ϕp− γ √ ) VDS− V2DS ) 2ϕp− VBS L 2 und für VDS≥ VDSat : IDS ( VGS , VDS , VBS ) = IDS ( VGS , VDSat , VBS ) mit der Sättigungs-Spannung VDSat = VGS− VTH (2.5) und der Schwellen-Spannung p ) = VTO+ γ ( √ −√ 2ϕ VTH = VFB + 2ϕp+ γ √ 2ϕp− VBS 2ϕp− VBS (2.6) -Schwache Inversion Bei schwacher Inversion am Source und Drain wird der Strom hauptsächlich vom Diffusionstrom getragen: IDS ≈ Idiff . Für ϕs < 2ϕp− VCB bekommt man einen exponentiellen (dioden-ähnlichen) Ausdruck für den Strom in Abhängigkeit von VGS . Der Strom-Vorfaktor Ion hängt in diesem Bereich nicht von VGS ab. Die Formel des Spice-Level2-Modells für Schwache Inversion [Antognetti, 4.49] lautet: für VGS ≤ Von = VTH+ nFSUT IDS = Ion exp ( VGS− ( VFB+ 2ϕp+ γ √ ) 2ϕp− VBS VGS− VTH− nFSUT −1) ) = Ion exp ( nFSUT nFSUT mit dem Fast-State-Koeffizienten als Analogon zur Exponential-Koeffizienten der Diode (2.7) -2.22- nFS = 1+ qNFS γ γ + ≈ 1+ 2√ C ’ox 2√ 2ϕp− VBS 2ϕp− VBS Ion = IDS ( VGS = VTH+ nFSUT , VDS = VDSat , VBS ) ≈ 2.2.2 ( nFSUT )2 W µC ’ox 1+ FB 2L Das Level3-Modell Das Spice-Level3-Modell ist eine semiempirische Variante der Grundgleichungen (2.2)..(2.3a). Durch Korrekturen der Beweglichkeit µ , des Body-Faktors γ und der Schwellen-Spannung VTH wird eine bessere Anpassung an Meßwerte bei kleinen Geometrien als beim Level2-Modell erreicht und damit ein Quasi-Standardmodell des MOS-Transistors bis zu Gate-Längen von 1µm aufgestellt. Die Grundgleichungen für Level3 (hier für den n-Transistor) [Antognetti 4.90], [Vladimirescu 4.11] werden angegeben für die 4 Zustände des MOS-Transistors : aktiver Bereich oder Sättigungsbereich in Abhängigkeit von VDS ≤ VDSat oder VDS ≥ VDSat und schwache oder starke Inversion in Abhängigkeit von VGS ≤ Von oder VGS ≥ Von . Ion ist der Grundstrom (vgl. (2.4) für Level1). Ion ( VGS , VDS , VBS ) = KP ( 1+ FB ) VDS Weff µeff VGS− VTH− VDS Leff µ0 2 (2.8) für VDS ≤ VDSat , VGS ≥ Von = VTH+ nFSUT (aktiver Bereich): IDS ( VGS , VDS , VBS ) = Ion ( VGS , VDS , VBS ) (2.8a) für VDS ≥ VDSat , VGS ≥ Von (Starke Sättigung): IDS ( VGS , VDS , VBS ) = Ion ( VGS , VDSat ( VGS , VDS , VBS ) , VBS ) Leff Leff− ∆L (2.8b) für VDS ≤ VDSat , VGS ≤ Von (Schwache Inversion, aktiver Bereich): VGS− Von IDS ( VGS , VDS , VBS ) = Ion ( Von , VDS , VBS )exp nFSUT für VDS ≥ VDSat , VGS ≤ Von (Schwache Inversion, Schwache Sättigung): VGS− Von Leff IDS ( VGS , VDS , VBS ) = Ion ( Von , VDSat ( Von , VDS , VBS ) , VBS ) exp nFSUT Leff− ∆L mit dem Fast-State-Koeffizienten -2.23- γ 2√ 2ϕ p− VBS qNFS Fn γ + + nFS = 1+ C ’ox 2 VBS 2ϕp 1+ 2√ 4ϕp ; VBS ≤ 0 2 ; VBS ≥ 0 Die darin benutzten Modell-Parameter sind KP = µ0 C ’ox die Transkonduktanz, C ’ox = (2.9) εox,r ε0 die tox Kapazitäts-Flächendichte des Oxids, µ0 die Beweglichkeit, tox die Oxid-Dicke , Weff = W− 2WD , Leff = L− 2Xjl die effektive Kanallänge und -breite ist. Als Abkürzungen für Strom-Faktoren Weff Weff µeff , IDSC = KP . werden benutzt β = KP Leff Leff µ0 Die Schwellen-Spannung VTH trennt den Leitungs- vom Nichtleitungs-Bereich für VGS und die Sättigungs-Spannung VDSat den aktiven vom Sättigungsbereich für VDS : 2ϕp )+ Fn sqvbs2 ( VBS )− σVDS VTH ( VDS , VBS ) = VTO+ γ ( Fs sqvbs ( VBS )− √ VDSat ( VGS , VDS , VBS ) = (2.10) VGS− VTH VmaxLeff VGS− VTH 2 VmaxLeff 2 1 ⁄ 2 + − (2.11) + µs µs 1+ FB 1+ FB 2ϕp Die Modell-Parameter darin sind : die Zero-Bias-Schwellen-Spannung VTO = VFB+ 2ϕp+ γ√ die Beweglichkeiten µs ( VDS , VGS ) = µ0 1+ θ ( VGS− VTH ) µseff ( VDS , VGS ) = (Gate-Korrektur ) µs µsVDS 1+ VmaxLeff (2.12) (2.13) (effektive Beweglichkeit, Geschwindigkeits-Korrektur). Die Funktion sqvbs ist die verallgemeinerte Body-Funktion [Vladimirescu 3.25] √ 2ϕp− VBS √ 2ϕp sqvbs ( VBS ) = V 1+ BS 4ϕp ; VBS ≤ 0 ; VBS ≥ 0 (2.14) Sie sichert einen "sanften" Übergang nach 0 für VBS-->0 : oberhalb von VBS = 2ϕp gilt nämlich die Inversionsbedingung nicht mehr, der Kanal verschwindet. Die Funktion ist für VBS>0 empirisch gestützt und stetig sowie stetig-differenzierbar bei 0 (wichtig für das Konvergenz-Verhalten). Die Korrektur-Faktoren σ , FB , Fs , Fn wurden eingeführt und begründet in den Arbeiten von [Dang], [Merckel], [Miura], [Troutman] und sind in das Level3-Modell eingeführt worden. Sie sind durch die Formeln gegeben -2.24- σ=η Ω C ’oxL3eff , mit Ω = 8.15 10−22Fm (2.15) (Static Feedback Coefficient mit dem Spice-Parameter η) FB = γ Fs + Fn 4 sqvbs ( VBS ) Fs = 1− (Level2-Anpassungs-Faktor) XJ LD+ Wc Wp 2 1 ⁄ 2 LD − 1− Leff XJ Wp+ XJ XJ (2.16) (2.17) (Gamma-Korrektur-Faktor) 2εSi,rε0 1 ⁄ 2 , Wp = XD sqvbs ( VBS ) mit XD = q0Nb (Wp ist die Dicke der Sperrschicht Source-Bulk) , Wp 2 Wp Wc = 0.063+ 0.801 − 0.011 XJ XJ XJ (Wc ist die Kanal-Verkürzung bewirkt durch Wp) Fn = δ πεSi,rε0 2C ’oxW (2.18) (Schmal-Kanal-Korrektur mit dem Spice-Parameter δ ) . In der Sättigung wird die effektive Länge verkürzt um die Größe EpX2D 2 1 ⁄ 2 EpX2D + κX2D ( VDS− VDSat ) ∆L = − 2 2 mit der effektiven Feldstärke Ep = (2.19) IDSat κ , demTransistor-Parameter κ und GDSatLeff IDSat = IDS ( VGS , VDSat , VBS ) , GDSat = ∂IDS |V =V ∂VDS DS DSat− der Sättigungs-Strom und -Leitfähigkeit . Der Faktor Leff in (2.8a) modelliert den MOS-Early-Effekt, d.h. Leff− ∆L die Steigung der Kennlinie im Sättigungsbereich. ∂IDS beiVDS = VDSat für σ = 0 ([Antognetti ∂VDS ist durch die Definition (2.15) erfüllt) . Mit den Annahmen Die obige Definition von Ep sichert die Stetigkeit der Ableitung 4-105], die Stetigkeit von IDS vmaxLeff |VGS|− |VTH| σ=0, >> ergibt sich aus der Stetigkeit der Ableitung : µs 1+ FB -2.25- 2 µs VDSat GDSat = IDSat VmaxLeff 1+ µsVDSat VmaxLeff (2.20) 2 µsVDSat vmax Leff κ Ep = 1+ V L V µ max eff s DSat Die Gleichung (2.20) ist die in Spice benutzte Formel für Ep ( [Vladimirescu], Spice2G-Quelle). Die obigen Gleichungen gelten für den n-Transistor, für den p-Transistor sind alle Spannungen und Ströme durch Beträge zu ersetzen ( VGS , VDS , VTO etc. sind hier im Normalfall negativ) , außer bei VBS, wo das Vorzeichen umzudrehen ist. 2.2.3 Level3: Näherungen für das Transistor-Modell EL3 Die benutzten Grundgleichungen der 1. Näherung für das Transistor-Modell EL3 basieren auf den folgenden Approximationen: σ<< 1 , Fs ( VBS ) ≈ Fs ( 0 ) ≈ 1 , (|VGS|− VTH ) vmaxLeff >> , µeff ≈ µs µ0 1+ FB Diese Gleichungen werden in den analytischen Modellen für die Elementar-Zelle benutzt (s. Kap. 2.2.5). Die Übereinstimmung zwischen den Näherungsformeln und den exakten Kennlinien ist befriedigend (Abweichung< 11%). Für die 2. Näherung (erforderlich für den n-Transistor) wird Fs ( VBS ) statt Fs ( 0 ) und der σ-Term in VTH hinzugenommen, ferner die Wurzel in VDSat (2.11) entwickelt. Die Näherungsgleichungen der 1. Näherung lauten wie folgt. sqvbs ( − VBS ) ; p 2ϕp ) √ |VTH ( VDS , VBS )| = |VTO|+ γ ( Fs ( 0 ) − sqvbs ( + VBS ) ; n |VDSat ( VGS , VDS , VBS )| = |VGS|− |VTH| 1+ FB (2.21) (2.22) für |VDS| ≤ |VDSat| : | IDS ( VGS , VDS , VBS )| = β ( 1+ FB ) |VDS| µs |VGS|− |VTH|− |VDS| µ0 2 (2.23) -2.26- für |VDS| ≥ |VDSat| : | IDS ( VGS , VDS , VBS )| = | IDSat ( VGS , VBS )| = 2 IDSC ( |VGS|− |VTH| )2 β µs ( |VGS|− |VTH| ) = 2 µ0 1+ FB 1+ FB 2 µeff FB ( − VBS ) ; p , IDSC = β mit FB = . Die Formeln gelten mit dem oberen Term für den p-Transistor und V ( + ) ; n F µ0 BS B dem unteren für den n-Transistor. Die Temperatur-Abhängigkeit steckt in der Beweglichkeit µ0 und der charakteristischen Spannung φp ([Antognetti 4.8]): µ0 ( T ) = µ0,0 ( T ⁄ Tnom )3 ⁄ 2 (2.24) ϕp ( T ) = ϕp,0 ( T ⁄ Tnom )− 3UT ln ( T ⁄ Tnom )− Eg ( Tnom ) ( T ⁄ Tnom )+ Eg ( T ) (2.25) wobei Tnom die Eich-Temperatur (hier Tnom=300K) und Eg die Band-Spannung von Si ist: Eg ( T ) = 1.16V− 2.2.4 ( 0.000702V ⁄ K ) T2 , T in K . T+ 1108K (2.26) Schwache Inversion für eine p-Transistor-Diode Für einen p-Transistor, der als Diode geschaltet ist (p-Transistor-Diode), z.B. MT1 in Abb. 2.13, gilt VDS=VGS=VBS=-Vd , Vd>0 ist dabei die Dioden-Spannung. Bei niedrigen Strömen ( ≈ 1µA), d.h. unterhalb einer Spannung Ukr, befindet sich der Transistor im Bereich der Schwachen Inversion: Vd<Ukr . Im folgenden wird Ukr und Ausdrücke für den Strom berechnet. -Bereich der Schwachen Inversion Die Bedingung |VGS| = |Von| = |VTH| + nFSUT lautet hier (in der EL3-Näherung) Fs ( 0 )√ 2ϕp −√ Vd = |VTO| + γ 2ϕp + nFS0UT V 1+ d 4ϕ p mit nFS0 = 1+ qNFS + C ’ox γ |VBS| 2 2√ 2ϕp 1+ 4ϕp (2.27) -2.27- Fs ( 0 )√ 2ϕp −√ 2ϕp + nFS0UT |VTH| = |VTO| + γ |V | 1+ BS 4 ϕ p und nFS0 = nFS ( Vd = 0 ) als Näherung . Dies ergibt eine quadratische Gleichung für Vd : 2ϕp )− |VTO|− nFS0UT )− ( |VTO|− γ √ 2ϕp ( 1− Fs ( 0 ) )+ nFS0UT ) 4ϕp = 0 V2d − Vd ( 4ϕp+ γ√ mit der Lösung Ukr= − ( 4ϕp+ γ√ 2ϕp )− |VTO|− nFS0UT ) + 2 ( 4ϕp+ γ√ 1 ⁄ 2 2ϕp )− |VTO|− nFS0UT )2 + (|VTO|− γ √ p ( 1− Fs ( 0 ) )+ nFS0UT )4ϕp + 2ϕ 4 =0.488V für den p-Transistor in EL3-Näherung, exakter Wert: Ukr=0.467V . -Bereich der Sättigung Die Sättigungsbedingung lautet hier für die EL3-Näherung Fs ( 0 )√ 2ϕp −√ 2ϕp |VGS|− |VTO| − γ 1+ |VBS| |VGS|− |VTH| 4ϕ p = |VDS| = |VDSat| ≈ 1+ FB 1+ FB also hat man für Vd die Bedingung 2ϕp Fs ( 0 )√ 2ϕp − Vd− |VTO| + γ √ Vd 1+ 4ϕp Vd ≥ 1+ FB (2.28) Dies ist erfüllt für Vd →0 und Vd →∞ , die entstehende quadratische Gleichung für Vd hat, wie man leicht zeigen kann, für den p-Transistor (EL3P1) keine Lösung, also gilt (2.28) für alle Vd . Die p-Transistor-Diode ist also für jeden Wert der Dioden-Spannung im (Starken oder Schwachen) Sättigungsbereich. -Die Strom-Gleichung Mit dem obigen Ergebnis erhält man die Strom-Gleichung einer Transistor-Diode unterhalb der kritischen Spannung eine exponentiellen (dioden-ähnlichen) Anstieg mit Vd für Vd ≤ Ukr: (2.29a) -2.28- p Fs ( 0 )√ 2ϕ p − 2ϕ Vd− |VTO| + γ √ − nFSUT V d 1+ 4 ϕ p | IDS| = | Ion| exp n U FS T mit | Ion| = IDSC ( nFSUT )2 2 1+ FB und oberhalb der kritischen Spannung eine quadratische Abhängigkeit von Vd für Vd ≥ Ukr : | IDS| = IDSC 2 (2.29b) p 2 Fs ( 0 )√ 2ϕ p − 2ϕ Vd− |VTO| + γ √ Vd 1+ ( Vd− |VTH|)2 IDSC 4ϕp ≈ 1+ FB ( Vd ) 2 1+ FB ( Vd ) wobei wegen der Kleinheit von |VGS| , |VDS| der Quotient Für den Grenzfall Vd << 2ϕp kann man 1+ Exponenten in (2.29a) mit Fs ( 0 ) ≈ 1 µeff ≈ 1 gesetzt werden darf, also IDSC ≈ β . µ0 Vd in VTH und nFS entwickeln und bekommt für den 4ϕp γ |VTO| 1− − |VTO| Vd 1+ 2ϕp p 2√ 2ϕ Vd −1= + const exponent ≈ nFS0UT nVDUT also die Gleichung einer Diode mit dem Emissions-Koeffizienten nVD = 2.2.5 (2.30) nFS0 = 1.383 < nD . γ |VTO| −1 1− 2√ 2ϕp 2ϕp Analytisches Modell: die Temperaturfühler-Schaltung Im folgenden wird unter Benutzung der gültigen Näherungsformeln (s. Kap. 2.2.3) ein analytisches Modell für die wichtigsten Größen der Temperaturfühler-Schaltung (Block TFU der Elementar-Zelle) angegeben: die Thermo-Spannung Vth, Spannung über der Diode DT3 Vd, der Sensor-Strom Ise letztlich in Abhängigkeit von Versorgungsspannung VDD=5..12V und Temperatur T=0..150°C. Das Modell wird in 3 Schritten abgeleitet: zunächst der Sensor-Strom Ise(VDD,T) in der Wilson-Stromquelle MT5..MT8, dann die -2.29- Dioden-Spannung Vd(VDD,T) , schließlich die Thermo-Spannung Vth(VDD,T) . Die betrachtete Schaltung, einschließlich der Knotennummern des Spice-Modells, ist in Abb. Abb. 2.10 Der Temperaturfühler 2.10 wiedergegeben. Die Ableitung wird in Anhang A2.1, A2.2 vorgenommen. Die Ergebnisse werden im folgenden angegeben. (2.31) Ise ≈ √ β 1 γ 2 1 2ϕp+ V 2ϕp+ V 2ϕp ) )2 ( VDD− |VTO|− ( Fs( √ DD ) − 2√ DD + 2 2( 1+ FB ) 3 3 3 3 Die Temperatur-Abhängigkeit steckt in φp und µ0 (d.h. KP und damit β) . -2.30- Der Sensor-Strom hängt also im wesentlichen parabolisch von der Versorgungsspannung ab, die parasitären Effekte beeinflussen ihn kaum (s. Abb. 2.11). Die Dioden-Spannung ist in der EL3- Näherung: Vd ≈ nDUT ln Ise IS ( rth+ 1 ) (2.32) Nach Einsetzen von Ise (VDD,T) (s.u.) bekommt man die Abhängigkeit von VDD. Vd steigt logarithmisch, also schwach, mit VDD an (von 0.4V bei VDD=5V auf 0.6V bei VDD=12V, die T-Abhängigkeit steckt in UT und IS. Für die Thermo-Spannung in Abhängigkeit von Vd bekommt man (Abb. 2.12) für Vd ≤ Ukr =0.467V, entsprechend VDD=5.8V für T=300K (Schwache Inversion): Vth ≈ ln rth + ln nDUT 1+ β ( nFSUT ) 2 expvth ( Vd ) 2 IS ( 1+ FB ) nD β 1+ ( nFSUT ) 2expvth ( Vd ) rth− ( 1− nFS ) 2 IS ( 1+ FB ) (2.33) mit der Abkürzung 2ϕp ( 1 − ( |VTO| − γ√ expvth ( Vd ) = exp ( Vd ( 1 1 − )− nFSUT nDUT nFSUT für Vd ≥ Ukr (Sättigung) : 1 )) Vd 1+ 4ϕp − 1) Vd β quadvth ( Vd ) exp ( − ) Vth 2 IS ( 1+ FB ) nDUT ≈ ln rth + ln nDUT Vd β 1 1+ quadvth ( Vd+ nDUTlnrth ) exp ( − ) 2 IS ( 1+ FB ) nDUT rth 1+ mit der Abkürzung 2 1 2ϕp ( 1 − quadvth ( Vd ) = Vd+ γ √ )−|VTO| V d 1+ 4 ϕ p -2.31- wobei der Fast-State-Exponent nFS ( Vd ) = 1.13+ γ 2ϕp ( 1+ 2√ Vd 2 ) 4ϕp , nFS0= nFS(0)=2.208 und der Dioden-Emissions-Koeffizient nD=1.529 ist. Einen Vergleich zwischen der Näherungsformel (2.33) und statischer Simulation (ohne parasitäre Effekte) ersieht man aus Abb. 2.12 . Abb. 2.11 Strom Ise (Wilson-Stromq.) in Simulation, Modell Abb. 2.12 Thermo-Spannung: Simulation,Modell -2.32- 2.3 Elektrische Simulation der Elementar-Zelle 2.3.1 Grundsätzliches zur elektrischen Simulation Die elektrische Simulation wurde in 2 Stufen ausgeführt. Stufe1 diente dazu, die funktionale Richtigkeit des Entwurfs zu überprüfen (Verifizierende Simulation, s. Kap. 2.1.6 ). Stufe 2 hatte das Ziel, die Ergebnisse der elektrischen Charakterisierung (Kap. 3.2) zu deuten und zu extrapolieren (Nach-Simulation); damit befaßt sich das vorliegende Kapitel. Die Nach-Simulation wurde mit dem Spice-Simulationsprogramm Pspice auf dem PC/AT ausgeführt und beschränkt sich auf die Elementar-Zelle (s. Abb. 2.13 ). Die elektrische Simulation bezieht sich im wesentlichen auf zwei Bereiche : die Erfassung von Strom- und Spannungsgrößen in Abhängigkeit von Versorgungsspannung VDD , Temperatur T und Eingangsstrom IIN (statische Simulation) und die Erfassung des zeitlichen Verhaltens dieser Größen (Zeitsimulation) . Als Größen, die mit der Messung verglichen werden können, kommen in Betracht: Heizer-Strom Ih , Thermospannung Vth , Sensor-Strom Ise und für die Zeitsimulation die digitalen Signale AC, QAC, HE, VRS, VZK . Die Simulation wurde jeweils mit und ohne parasitäre Effekte ausgeführt, um deren Einfluß zu bestimmen (s.u.). Um den Einfluß von anderen Zellen auf die Analog-Ausgänge zu untersuchen, wurde noch bei der statischen Simulation der Block LAST hinzugefügt. Diese Last hat sich jedoch bei nicht zu hohen Temperaturen als gering erwiesen: maximaler Strom von 9pA bei 12V, 100°C. -2.33- Abb. 2.13 Elementar-Zelle mit Parasitär-Strukturen -2.34- Geht man von der einfachen Schaltungsstruktur der Elementar-Zelle aus (Abb. 2.13) und benutzt die Transistor-Modelle EL3N1 und EL3P1, so ergeben sich starke Abweichungen zwischen Simulation und Messung: -der Heizer-Strom Ih bei VDD =12V ist ca 3mA statt 1.25mA für IIN=10µA -die Thermospannung Vth ist bei VDD =12V etwa 100mV, fällt für VDD =5V stark ab und ab 120°C wieder exponentiell mit der Temperatur ab (der temperatur-abhängige Anstieg sollte "naiv" betrachtet linear sein und Vth sollte weitgehend strom- und damit auch VDD-unabhängig sein). Die Berücksichtigung von parasitären Effekten geschieht in 2 Phasen: -Einführung eines Transistor-Modells mit Lawinen-Durchbruch für den n-Transistor, wie es die gemessenen Kennlinien erfordern: dies erklärt den überproportionalen Anstieg von Ih . -Einführung eines parasitären Bipolar-Transistors QMT1 im unteren Stromspiegel MT1-MT2 des Temperaturfühlers (TFU) , sowie von 2 parasitären Dioden DMT1B, DMT1A zwischen dem Drain und Source des kleinen Transistors MT1. Die parasitären Strukturen in TFU erklären das unerwartete Verhalten der Thermospannung Vth : QMT1 erklärt das Verhalten von Vth bei hohen Temperaturen, die 2 Dioden den starken Abfall für VDD =5V (Abb. 2.16, 2.17) . Die parasitären Strukturen machen sich nur beim Transistor MT1 bemerkbar, da der hier fließende Strom IDS,MT1 = 1 Ise ≈ 140nA rth+ 1 für VDD =5V, T=30°C sehr klein ist. Sie entstehen durch die zu kleinen Abstände im Layout (verwendet wurden generell Minimal-Abstände der Entwurfsregeln). 2.3.2 Begründung der parasitären Effekte -Der Lawinen-Durchbruch beim n-Transistor -2.35- Abb. 2.14 Heizerstrom gegen VDD,T=30,60,100°C Abb. 2.15 Heizerstrom gegen VDD,IIN=10,20,30uA Abb. 2.16 Vth gegen VDD,T=30,60,100°C Abb. 2.17 Vth gegen VDD,T o.paras. Effekte -2.36- Entsprechend dem Kennlinienverlauf beim n-Transistor wurde ein Simulationsmodell für den Lawineneffekt aufgestellt (Anhang A2.4). Dabei wird ein Zusatzstrom ∆IDS nach der Formel (A2.19) durch Stoßionisation im Sättigungsbereich erzeugt. Dies erhöht deutlich den Heizer-Strom Ih. -Der Bipolar-Transistor QMT1 Dieser Bipolar-Transistor wurde eingeführt, um den exponentiellen Temperatur-Abfall von Vth zu erklären (s. Kap. 3.2). Er wurde modelliert aus 2 gemessenen n-Bulk-Drain-Dioden (NS-NB-Dioden): damit sind die wesentlichen Parameter Sättigungsstrom IS, Emissionskoeffizient nR=nF, Widerstand RC=RE festgelegt, nur die Stromverstärkung βR=βF war frei: sie wurde auf den plausiblen Wert βR=βF =400 gesetzt und damit lieferte der Transistor den richtigen Strom-Beitrag (bedeutsam erst ab etwa 100°C ). Die Basis wurde auf das Substrat, also deren Spannung=0 gesetzt und damit gilt für den Strombeitrag im Sperrbereich (VBE≤−5nF kT ⁄ q0,VCE≤−5nR kT ⁄ q0 ) im Gummel-Poon-Modell die Gleichung ( [Antognetti,2-109] ): IC = IS ⁄ βR+C4IS , also ein konstanter Strom (hier C4=0). Die Temperatur-Abhängigkeit geht über den Sättigungsstrom IS ein : IS ~T3exp ( −Egq0 ⁄ kT ) . Der Bipolar-Effekt ist wegen der Kleinheit des Stromes nur an dieser Stelle in der Elementar-Zelle zu berücksichtigen, tritt aber überall bei Abständen ≤5µm zwischen n-Transistoren auf. -Die Dioden DMT1A, DMT1B Um den Abfall von Vth für VDD =5V zu erklären, wurden verschiedene parasitäre Strukturen simuliert: eine Diode, eine Diode mit Widerstand, ein Bipolar-Transistor, schließlich 2 Dioden. Es ergab sich, daß eine exponentielle I-V-Kennlinie erforderlich war, also eine Diode. Außerdem sollte der Spannungsabfall gleich VTH=V(19)≈ 1V sein, also mußten 2 solche in Reihe geschaltet werden. Diese parasitäre Struktur ensteht zwischen dem Source-Anschluß von MT1 (n+-Kontakt zwischen Metall und Substrat) und der Schutzkontakt-Reihe rechts davon . Die Diode DMT1B ist die gemessene n-Source-Bulk-Diode in Sperr-Richtung NB-NS-sp (Dioden-Modell EL2D18): die -2.37- Abb. 2.17a Temperatur-Verhalten von Vth Abb 2.19 Kennlinie einer Diode und Transistor-Diode Abb. 2.18 Sensor-Strom Ise -2.38- Kennlinie ist die einer Backward-Diode. Der zugrundeliegende Tunnel-Effekt ensteht durch starke Dotierung der n- und p-Schicht. Die Diode DMT1A ist die Bulk-n-Source-Diode NB-NS-du in Durchlaß-Richtung (Modell EL2D16) zwischen dem Substrat und den Schutzkontakten. Als freier Parameter bei DMT1B wurde der Sperrstrom IS von dem (am Test-Transistor) gemessenen Wert 1.232nA zu IS = 13pA angepaßt: der kleine Strom erklärt sich durch den größeren Abstand zwischen der n-Source und dem Substrat-Kontakt (d=4µm beim n-Test-Transistor, d=6µm bei MT1). Als Hypothese zur Begründung des Tunnel-Effekts wurde angenommen, daß der p+-dotierte Spacer (n-Field-Implantation), der zwischen dem n-Transistor und einem Kontakt plaziert ist, bei kleinen Abständen unmittelbar an das n+-Gebiet heranrückt. Dies erklärt den Tunnel-Effekt, der durch hohe Dotierung der p- und n-Schicht entsteht (ND=3.1020cm-3 =N(n+Kontakt) , NA= 4.1019cm-3=N(p+Kontakt) ) entsteht, gegenüber einer normalen n-Source-Bulk-Diode mit ND= 3.1020cm-3, NA= 6.1016cm-3 =N(Substrat). Mit diesen Annahmen liefert das theoretische Modell der Tunnel-Diode in etwa die richtigen Werte für den Emissionskoeffizienten n und den Sperrstrom IS beim Dioden-Modell EL2D16 (s. Anhang A2.3). 2.3.3 Statische Simulation Bei der statischen Simulation wird die Abhängigkeit von wichtigen Größen der Elementar-Zelle: Heizer-Strom Ih, Thermo-Spannung Vth, Sensor-Strom Ise u.a. von der Versorgungsspannung VDD, Temperatur T und Eingangsstrom IIN untersucht. Der Heizer-Strom Ih sollte in 1. Näherung unabhängig von VDD und der Temperatur sein und linear mit dem Eingangsstrom IIN ansteigen: Ih / IIN=125 für die Test-Zelle . Wegen des Lawinen-Effektes (wie die Simulation zeigt) steigt er relativ stark mit VDD an : Ih(VDD =12V) / Ih(VDD =5V) =2.48 (s. Abb.2.14). Die Abhängigkeit von IIN ist etwas schwächer als linear (Abb. 2.15). -2.39- Die Thermo-Spannung Vth sollte in 1.Näherung proportional zur Temperatur T und unabhängig von der Versorgungsspannung VDD sein . Dies ist ohne parasitäre Effekte näherungsweise erfüllt. Mit den parasitären Elementen (Dioden DMT1A, DMT1B) ergibt sich das Bild in Abb. 2.18 : starker Abfall für VDD ->5V , Aufspreizung nach Temperatur für VDD ->12V, ein ähnliches Bild ergibt die Messung. Die Temperatur-Abhängigkeit ist ohne parasitäre Effekte in guter Näherung linear , mit parasitärem Effekt ensteht ein exponentieller Abfall mit der Temperatur ab etwa 100°C (Simulation Abb. 2.17a, die Messung zeigt den gleichen Effekt). Die Kennlinie einer Transistor-Diode des Temperaturfühlers zeigt Abb. 2.19. Der Sensor-Strom Ise steigt etwa quadratisch mit VDD an (Abb. 2.18) . 2.3.4 Zeitsimulation Bei der Zeitsimulation sollen die Ergebnisse der Zeitmessung gedeutet und ergänzt werden (indem man Signalverläufe darstellt, die meßtechnisch nicht zugänglich sind). Im vorliegenden Fall traten dabei zwei Probleme auf: Belastung durch Leitungen und externe Last. Die Leitungen auf dem Chip sind teils in Poly, teils in Metall ausgeführt und an den Kreuzungen mit Poly über Metall überbrückt. Es treten Leitungs- und Kontakt-Kapazitäten auf. Die exakte Struktur im Layout kann im Simulationsmodell ohne ein RC-Extraktions-Programm nur schematisch wiedergegeben werden. Die externe Kapazität und ohmsche Belastung (Zuleitungen, Eingangs-Impedanz der Meßgeräte) läßt sich nur abschätzen und ändert sich je nach Meßaufbau. Die Zeitmessung der Test-Zelle (VDD =5V ) und des Chips wurde verglichen mit der Nach-Simulation der Test-Zelle unter Einbeziehung der parasitären Strukturen (Simulations-Modell EL3G9TU3) und mit der Verifizierenden Simulation des Chips unter Einbeziehung der Leitungen und der externen Belastung ohne parasitäre Strukturen (Simulations-Modell CELLNET_9). Die Ergebnisse wurden zusammengestellt in Tab. 3.4 . -2.40- Abb. 2.20 Zeitsimulation:Digitalsignale VZK,QAC,AC Abb. 2.21 Zeitsimulation:Thermo-Sp. Vth,VTH Als Verzögerungszeit del(signal1,signal2) wird das Intervall zwischen den Zeiten bei 90% der Sprung-Spannung (90% des Endwertes bei Anstieg von 0 an) aufgefaßt, entsprechend bei Anstiegs- und Abstiegs-Zeiten tr, tf . Das Zeitverhalten der Digital-Signale der Zelle ist in Abb. 2.20 zu sehen : die Zell-Aktivierung VZK löst das interne Zell-Disable und Zell-Enable-Signal QAC und AC aus, der Speicher-Dateneingang VRS die Speicher-Ausgänge QHE (invertierter Ausgang) und HE. Die Verzögerung der invertierten Signale QHE, QAC beträgt bei der Simulation etwa 1 Gatter-Laufzeit tG ≈ 0.5µs , die der 2x invertierten Signale HE, AC etwa 3/2 tG . Die Messung ergibt bei AC etwa 3tG : AC treibt einige längere Poly-Leitungen innerhalb der Elementar-Zelle (relativ hoher Widerstand) , die bei der Nach-Simulation nicht berüchsichtigt worden sind. -2.41- Bei der Verzögerung del(EZ0,VZK) zwischen Chip- und Zell-Aktivierung ist zu berücksichtigen, daß die Verifizierende Simulation nur der Belastung durch 1 statt 16 Zellen einer Halb-Zeile Rechnung trägt: damit wird die zu erwartende Verzögerung etwa 16x0.9µs=14.4µs . Die Verzögerung del(PHI0,OUT) zwischen der Clock und dem Ausgang eines Gliedes des Schieberegisters stimmt gut mit dem Meßwert und dem Ergebnis der Verifizierenden Simulation überein. Höhere Temperatur verlangsamt nur unwesentlich die Vorgänge (s. Abb. 2.20 bei 26°C, 100°C). Beim Heizer-Strom stimmt die gemessene Anstiegszeit von 37µs (Test-Zelle) bzw. 23µs (Chip-Durchschnitt) mit dem Simulations-Ergebnis von 26µs in etwa überein. Bei den Analog-Signalen VTH und der Thermo-Spannung Vth = VTH-VTL ist die externe Impedanz für das Zeitverhalten wichtig. Die Signale Vth,int bzw VTHint (Drain-Spannung von MT1,=V(19)) sind die Spannungswerte im Inneren der Elementar-Zelle, also vor den Transfer-Gattern. Diese Signale werden nach der Deaktivierung der Zelle (Sperrung der Transfer-Gatter) über Leckströme, also sehr langsam abklingen (s. Abb. 2.21) . Bei VTH und Vth stimmen die Zeiten der Verifizierenden Simulation grob mit den Meßwerten überein. Die Nach-Simulation liefert um Faktor 3 zu kleine Werte, weil keine externe Last berücksichtigt wird. VIDIO=V(29) in Abb. 2.13 ist der Spannungswert am Stromeingang für MT3, MT4. Die Zeitkonstante del(VZK,VIDIO) dieses Signals ist nach der Simulation etwa 1.8tr(Vth), d.h. der Meßwert für del(VZK, Vth) sollte etwa 1.8*10µs =18µs sein (Fußnote ** der Tab. 3.4). Diese Verzögerung del(VZK, Vth) ohne Verstärkung zu messen ist schwierig, da es sich um eine Differenz-Messung von einer kleinen Spannung handelt. Der Wert tr=2.7µs bei der Nach-Simulation ist zu niedrig: offenbar müßte die externe Belastung von VTH, VTL berücksichtigt werden. -2.42- 2.4 Layout 2.4.1 Vor-Layout Beim Vor-Layout werden geeignete Transistor-Geometrien für die Standard-Transistoren ausgesucht, die Topologie der Grundstrukturen festgelegt und die Entwurfsregeln formuliert. Zunächst wurden die Transistor-Geometrie-Parameter W und L für die Standard-Transistoren aus der Forderung der minimalen Schaltzeit berechnet (s.u.). Als nächster Schritt wurden die geometrischen und elektrischen Entwurfsregeln der Technologie in der Eingabesprache des Testprogramms DRACULA unter der IDEA-Software formuliert. Der Hauptteil des Vor-Layout war die Aufstellung der Grundstrukturen p-, n-Transistor, Inverter, Transfergatter, NAND, p-Mehrfachtransistor (für den Heizer), n-Mehrfachtransistor (für TFU) und die Grundstruktur des Zeilen-Decoders. Die Topologie wurde mit Hilfe der Sticks-Layout-Diagramme zusammengestellt und anschließend von Hand kompaktiert, um minimale Abstände zu bekommen. Die Forderung der nach den Entwurfsregeln minimalen Abstände stellt sich auf Grund der Flächenminimierung. In analogen Schaltungen sind diese, wie sich beim Test herausstellte, zu klein und rufen parasitäre Effekte hervor (s. 2.3.2). Aus den kompaktierten Abständen errechnen sich die Maße der Grundstrukturen. Aus den Grundstrukturen wurden in gleicher Art und Weise die Schaltungsblöcke wie ADR und schließlich die Elementarzelle und der Decoder aufgebaut. Damit war es möglich, erste Angaben über die Größe zu machen. Es wurden verschiedene Topologien der -2.43- Blockzusammenstellung ausprobiert, zunächst ohne Berücksichtigung der Verbindungsleitungen zwischen ihnen. 2.4.2 Gesamt-Layout Der Floorplan (Abb. 2.22) gibt die physikalische Struktur des Chips wieder. Am äußersten linken und rechten Rand sind abwechselnd die Pads für die Masse und die Versorgungsspannung angeordnet, die durch horizontale Metallbahnen mit einer Breite von 89µm verbunden sind. Unten liegen die Pad-Anschlüsse für die Analogausgänge VTH, VTL, oben die 9 Digitaleingänge mit Schutzzellen (Input-Struktur) und der Stromeingang IIN sowie für Testmessungen die Test-Transistor- und die Test-Zellen-Struktur. Links ist vertikal der 32-stufige Zeilendecoder, oben sind das 16-stufige Schieberegister und die 8 Doppel-Stromspiegel des Stromverteilers angebracht. Die Layout-Phase beinhaltet die Eingabe der Grundstrukturen und ihren hierarchischen Aufbau zu Blöcken, weiterhin die Überprüfung mit den geometrischen und elektrischen Entwurfsregeln und den Vergleich von Schaltung und Layout (LVS-Check d.h Layout Versus Schematic) und schließlich die Verdrahtung mit Leiterbahnen und den Einbau der Peripherie (Pads, Schutzstrukturen). Zunächst wurde mit dem LVS-Check-Programm DRACULA die Entwurfsregeln an einer vom Chip-Hersteller gelieferten Struktur getestet. Anschließend wurden die Grundstrukturen des Vor-Layout mit dem Layout-Editor eingegeben und zu Blöcken zusammengebaut. Dabei wurde für jeden Teilentwurf der geometrische und elektrische DSR-Check (Design Rule Check) und LVS-Check durchgeführt. Als Abschluß der ersten Layout-Phase wurde das Layout der Elementarzelle und des Decoders erstellt. Ausgehend von dieser ersten Version wurde eine zweite, verbesserte Version 2 erstellt. Um die Auslesegeschwindigkeit zu erhöhen ( parallele statt der seriellen Ansteuerung ) wurde der Spaltendecoder durch ein 16-stufiges asynchrones Schieberegister ersetzt, das die VRS-Signale an die Elementarzellen liefert. Ferner wurde eine streng symmetrische -2.44- Anordnung der Heizer und Fühler eingeführt, um eine besser definierte thermische Struktur zu bekommen. Vor jedem Digital-Eingang wurde zum Schutz gegen elektrostatische Entladung und Überspannung eine Input-Zelle eingebaut. Sie besteht aus 2 Invertern zur Entkopplung des Signals und 2 Schutz-Dioden gegen VDD und einer gegen Masse. 2.4.3 Layout der Elementar-Zelle und der Test-Strukturen Elementar-Zelle Das Layout der Elementar-Zelle (Abb. 2.23) entsteht aus ihrem Sticks-Layout durch Einbauen der n-Wannen für p-Transistoren, Segmentierung von Leiterbahnen (Brücken und Kontakte), Aufbau der großen Transistoren (Mäander- oder Gabel-Form) und schließlich Zusammenschieben auf Minimal-Abstände. Die Maße der Zelle sind 268x288µm2 und das sind auch die Rastermaße für das Zell-Array. Links in der Mitte befindet sich die Wilson-Stromquelle MT5..MT8 des Temperatur-Fühlers, rechts daneben die beiden Transistor-Dioden, hier sind die n-Wannen mit Drain verbunden, im Gegensatz zu allen anderen p-Transistoren, bei denen sie auf VDD liegen. Rechts davon ist der erste (ME2, MH2, 30.5x58.5µm2) und der zweite Stromspiegel (ME1, MH1) des Heizers dargestellt mit dem Heizer MH1. Dieser hat die Maße 118x88µm2 und eine Mäander-Struktur. Zwischen dem ersten und dem zweiten Stromspiegel liegt eine Substrat-Kontakt-Reihe, die vor Spannungsabfall durch den Heizstrom schützen soll. Links unten sind die Transfergatter XTG2, XTG1 für die Signale VTH, VTL zu sehen, rechts davon die 2 Transfergatter (XTG5, XTG6) und 2 Inverter (XIN3, XIN2) des Speichers, ganz rechts unten die 2 Inverter (XIN4, XIN1) der Adressierung. -2.45- Die obere Versorgungsschiene ist die Masse (VSS=GND), die untere die Versorgungsspannung (VDD). Im Vierer-Block sind die 2 oberen Zellen dementsprechend gespiegelt. Test-Strukturen Auf dem Chip sind 2 Test-Strukturen eingebaut. In der rechten oberen Ecke befindet sich die Test-Zelle : eine Elementar-Zelle, deren Anschlüsse auf Pads ausgeführt sind. Die Test-Zelle des Thermo-Testchips ist die Kopie einer normalen Array-Zelle mit ausgeführten Signalen VZK (Aktivierung), VRS (Heizer ein), IINZ (eingeprägter Strom), VTH und VTL (Thermospannung) und IDIO (Sensor-Strom). Der Sensor-Strom wird über eine Metall-Fläche geführt (Scratch Pad), die nach Durchkratzen unter dem Mikroskop IDIO von der inneren Stromquelle trennt, so daß der Sensor-Strom dann extern zugeführt werden kann. Die Verstärkung des eingeprägten Stromes ist die Hälfte der Verstärkung einer Array-Zelle, da der Block-Stromspiegel mit Verstärkung 2 hier wegfällt. Links neben der Test-Zelle befinden sich die Test-Transistoren: ein Standard p-, ein Standard n-Transistor und ein großer p-Heiztransistor. An diesen wurden in der Testphase Messungen der statischen Transistor-Parameter und der Kapazitäten (dynamische Parameter) vorgenommen (s. Kap. 3.2). -2.46- Abb. 2.22 Floorplan des thermischen Testchips -2.47- Abb. 2.23 Layout der Elementar-Zelle -3.1- Kap. 3 Elektrische Charakterisierung des Chips 3.1 Testumgebung 3.1.1 Die Meßumgebung für den Test Das Halbleiter-Meßsystem besteht aus dem HP-Rechner 9000/320, dem Halbleitermeßgerät HP4145, dem LRC-Meßgerät HP4275 und dem Wafer-Prober RK681 (s.Abb. 3.1). Auf dem Rechner ist das Software-Paket TECAP installiert, mit dem man Spice-Parameter von gemessenen Transistor- und Dioden-Kennlinien durch Anpassung von simulierten an gemessene Kennlinien bestimmen kann. -Die Probe-Karte Für den Gesamt-Test mit dem Wafer-Prober wurde eine geeignete Probe-Karte vom Typ 110-088 mit 85 Nadeln und einem 0.1"-Standard-Stecker entworfen und in Auftrag gegeben . Die Probe-Karte kann in den Waferprober eingeschoben und mit Mikrometerschrauben positioniert werden. Der Kontakt mit dem Chip wird mit einem Edge-Sensor angezeigt. Für die Kontaktierung wurde der Waferprober RK681 mit der Probe-Karte 110-088 verwendet. Vom Stecker auf der Probe-Karte zur VTP führt ein 20cm-Flachbandkabel und geschirmte Leitungen für Versorgungsleitungen und Thermo-Spannung. -Die Ansteuer-Karte VTP -3.2- Es wurde die Schaltung VTP (VorTest-Platine) aufgebaut, bestehend aus den Blöcken Schieberegister, Adreßlogik, Eingangsstrom, Temperatur-, Strommessung (Abb. 3.1). Die Platine wurde zunächst als drahtgefädelter Laboraufbau erstellt, anschließend eine geätzte Version der Platine hergestellt, die analogtechnisch wesentlich günstiger ist. Der Schieberegister-Block erzeugt mit einem Enable-Signal BUREN "Bursts" von 16 Clock-Pulsen PHI0 mit zugehörigen Heizerein-Signalen IN. Die Datenbits von IN werden in einer Jumper-Bank eingestellt. Die Adresßlogik generiert 7 Adreß-Bits für die Halbzeilenadressierung. Die spannungsgesteuerte Stromquelle, deren Ausgangsstrom über einen Poti oder ein externes Signal eingestellt wird, liefert den eingeprägten Strom IIN von 0-190µA. Mit dem Block Temperaturmessung kann eine Thermo-Spannung VTH-VTL von einem von den 16 Paaren VTHi,VTLi mit dem Eingang verbunden, verstärkt und angezeigt werden. Die Strommessung schließlich dient zur Bestimmung des Heizerstromes. 3.1.2 Die Ansteuerung des Chips Die Ansteuerung besteht zeitlich aus 2 Phasen: Schieberegister laden (Phase 1) und Zeilenaktivierung (Phase 2), s. Abb. 3.2 . In der Phase 1 sind EZ0=EZ1=H und damit keine Halbzeilen aktiviert. Mit dem Burst Enable BUREN wird ein Burst von 16 Clock-Pulsen mit zugehörigen Daten IN erzeugt.Wenn PHI0=H soll das Signal IN gültig sein. Jeder der 16 Werte von IN schaltet einen Heizer der Halbzeile ein (L) oder aus (H). Die IN-Werte können von einem Speicher kommen oder von einer Jumper-Bank. BUREN kann durch Teilung aus dem Oszillator-Signal gewonnen werden. Nach dem Burst stehen die 16 Heizerein-Signale an den Eingängen VRS der 16 Zellen einer Halbzeile. In der Phase 2 wird die Zeilenadresse ZA4..ZA0 gesetzt und mit EZ0=L,EZ1=H die linke oder mit EZ0=H,EZ1=L die rechte Halbzeile aktiviert. Alle Digitalsignale sollen auf 12V pegel-gewandelt werden, falls TTL-Logik verwendet wird (5V). Der Chip läßt sich -3.3- allerdings sowohl mit 5V als auch mit 12V betreiben, bei 5V beträgt der Heizerstrom allerdings nur noch 2.5mA bei IIN=14µA (1.8mA bei IIN=10µA). Bei Aktivierung einer Halbzeile werden die Thermospannungen VTHi,VTLi gültig: VTHi,VTLi ca = 2V, VTHi-VTLi ca = 90mV bei 20°C. Der Eingangsstrom IIN wird von einer Stromquelle erzeugt. Die Temperaturmessung erfolgt über einen Instrumentenverstärker INA110 (Verstärkungsfaktor 100). Der Heizstrom-Sprung kann aus dem Gesamtstrom Iges durch Messung an einem niedrigen Widerstand (1Ω) gemessen werden. Die gesamte Ansteuerung kann in mehreren Modi ablaufen. -Line-Scan-Modus (Modus 1) Hier wird die Halbzeilen-Adresse "durchgescannt" d.h.d.h. sie durchläuft zyklisch alle Werte, indem sie von einem Zähler erzeugt wird, der von BUREN getaktet wird. Damit wird eine feste Heizer-Anordnung eingestellt, d.h. es wird in jeder Spalte von 64 Heizern der Heizerstrom ein- oder ausgeschaltet: bei 12V,IIN=14µA sind es 500mA pro Spalte. Der Nachteil ist, daß die Thermospannungen streuungsbedingt schwanken,denn es werden alle 64 Zellen einer Spalte nacheinander durchgeschaltet. -Gepulstes Enable mit Schieberegister (Modus 2) Hier ist die Halbzeilenadresse konstant, z.B. EZ1=H,ZA4=..ZA0=L und EZ0 wird gepulst für die linke Halbzeile (für die rechte sind EZ0 und EZ1 vertauscht). Damit wird der Heizerstrom für eine Halbzeile eingestellt. Vorher werden im Modus 1 alle Heizer ausgeschaltet mit INi=H für i=1..16. Die Bursts für das Schieberegister werden zyklisch erzeugt, d.h. Phase 1 und 2 zyklisch durchlaufen. -Gepulstes Enable ohne Schieberegister (Modus 3) Bei diesem Modus ist die Halbzeilenadresse konstant und die Schieberegisterwerte auch: nur die Phase 2 wird zyklisch durchlaufen. -3.4- Abb. 3.1 Die Test-Konfiguration -3.5- Abb. 3.2 Die Ansteuerung des Testchips -3.6- 3.2 Messung an Test-Strukturen Die Messung an Teststrukturen ist das meßtechnische Analogon zu der elektrischen Simulation in Kap. 2.3 und dem analytischen Modell in Kap. 2.2 und wird in enger Verbindung mit diesen betrachtet. Der Abschnitt läßt sich in 3 Teile untergliedern: das statische Transistor- und Dioden-Modell (3.2.1), das transiente Modell für die Zeitmessung (3.2.2), und die statische und dynamische Messung der Test-Zelle (3.2.3, 3.2.4). 3.2.1 Extraktion von statischen Transistor- und Dioden-Parametern Mit Hilfe der Testumgebung wurden Test-Transistoren auf dem Thermo-Testchip (Modell EL3) vermessen (s. Abb. 3.3). Auffallend bei den EL3-Transistoren ist der beginnende Lawinendurchbruch beim n-Transistor ab Versorgungsspannung VDD=11V (der maximal zulässige Wert laut Hersteller ist 13V); bei den Messungen wurde deswegen VDD=10V benutzt. Ferner ist der Early-Effekt beim p-Transistor (ansteigende Kennlinie im Sättigungs-Bereich) recht ausgeprägt, da die Lateral-Diffusion Xjl=0.8µm beträchtlich ist. Der n- und p-Transistor haben ein Stromverhältnis von β*=IDSmax,n/IDSmax,p=1.6 und ein Beweglichkeitsverhältnis von µ0,n/µ0,p=1.96 . Die gemessenen Transistor-Parameter sind im Anhang A3 angegeben. Ähnlich wie die Test-Transistoren wurden auf den Test-Wafern die Bulk-Source-Dioden für die n- und p-Test-Transistoren vermessen und die Kurven gefittet. Angepaßt wurden die 3 wichtigsten Dioden-Parameter Sperrstrom IS, Emissionskoeffizient nD und serieller Widerstand rS (s. Tab. 3.1 ). Für die PS-PB-Diode (zwischen p-Source und n-Wanne) erhält man die erwartete Kennlinie mit Sperrbereich bis ca. 30V Durchbruchspannung. Die NB-NS-Diode ( zwischen n-Source und Substrat) dagegen zeigt bereits bei 1V Sperrspannung einen Strom von 20µA und exponentiellen Anstieg: das typische Verhalten bei Tunnel-Durchbruch (s. [Sze] Fig.2/25 ), auch zeigt sich ansatzweise für den -3.7- Durchlaßstrom das bekannte Höcker-Bild einer Tunnel-Diode. Der Tunnel-Durchbruch ereignet sich nur bei minimalen Design-Regel-Abständen zwischen NS und NB (hier 4µm bei der Test-Struktur), die offensichtlich vom Hersteller zu niedrig gewählt wurden. Die Abstände von Source-Substrat-Kontakt sind sonst in der Elementar-Zelle größer. Die folgende Tabelle gibt die wichtigsten Daten für die PS-PB-Diode, NB-NS-Diode in Durchlaß- und NB-NS-Diode in Sperr-Richtung, der Dioden-Strom ist ID = IS(exp ( VD −1) nDkT ⁄ q0 PS-PB NB-NS durchl NB-NS sperr Tab. 3.1 (3.1) IS 1.15pA 11.01nA 1.232nA rS[Ω] 185.3 9.9 2.99k Abb. 3.3 Kennlinien des n-Transistors nD 1.529 2.9 3.821 -3.8- 3.2.2 Messung der Transistor-Kapazitäten Die Sperrschicht-Kapazität CSB bzw CDB eines MOS-Transistors (Bulk-Source bzw. Bulk-Drain) wird durch die Formel beschrieben [Antognetti]: Cj = Cj0 ⁄ (1−V ⁄ ϕj)Mj+Cjp , (3.2) wobei V die Sperrspannung, φj (=PB) die charakteristische Sperrschicht-Spannung, Mj der Bulk Junction Grading Coefficient und Cjp eine parallele spannungs-unabhängige Stör-Kapazität ist. Cj0’=Cj0/AD (AD:Drain-Fläche) ist die Kapazitätsdichte. Damit ergibt sich aus der CDB(V)-Kurve für die Kapazitätsdichte n-Trans.: Cj0’=0.21fF/µm2 Mj=2.5 p-Trans.: Cj0’=1.37fF/µm2 Mj=0.73 Die CGB-Kurven in Abhängigkeit von der Frequenz wurden mit dem Halbleitermeßgerät HP4145 vermessen, außerdem wurden die Kapazität C und der Leitwert G mit dem LRC-Meßgerät mit externer Bias-Spannung V in Abhängigkeit von V und der Frequenz f=2πω aufgenommen . Für den Sprung der Kapazität CGB zwischen -VDD und VDD hat man (A2.24): ∆CG(ω) = C(−VDD,ω)−C(VDD,ω) = Cox ( 1 2 2 1+ω τ − α 1 + ω2τ2α2 ) (3.3) Die gemessenen Werte für ∆CG für den n- und p-Transistor können mit der obigen Gleichung bei festem α mit variablem Cox, τ gefittet werden (Abb. 3.4). Es ergeben sich die Werte (Cox=B(1), τ = Cox B(2) √ , Kapaz.dichte Cox’ = , erwartete Dichte 2π WL Cox,erw’ = ε0εox,r ⁄ tox : -3.9- n-Trans p-Trans Tab. 3.2 Cox fF 35 141 τ ns 74 245 RB MΩ 2.11 1.74 Cox’ fF/µm2 0.875 3.66 Cox,erw’ fF/µm2 1.0 0.78 Die letzte Spalte enthält die auf Grund der Oxiddicke tox zu erwartende Kapazitätsdichte. Für den p-Transistor ist die gemessene Dichte um den Faktor 2.7 höher als erwartet. Eine mögliche Erklärung sind bewegliche Ionen-Ladungen an der Oberfläche des Oxids (Mobile Ionic Charge, [Sze,7.3.2]), die die effektive Kapazität vergrößern. 3.2.3 Statische Messungen der Test-Zelle, Vergleich mit Simulation Die statischen Messungen an der Test-Zelle wurden mit der Vor-Test-Platine VTP als Ansteuerung durchgeführt und mit Nadeln auf dem Wafer oder über Flachbandkabel vom Substrat bei gebondeten Chips kontaktiert. Die Temperatur wurde über den Thermostat Thermochuck eingestellt. Bei Messungen an einer Array-Zelle wurde die Meßumgebung TCAN2 (s. Kap. 4) mit veränderlicher Versorgungsspannung benutzt. Die wichtigsten Meßgrößen sind hier der Heizerstrom Ih , die Thermo-Spannung Vth und der Sensor-Strom im Temperaturfühler Ise. -Heizerstrom Ih Abb. 3.7 zeigt die Abhängigkeit des Heizerstromes Ih vom Eingangsstrom IIN. Da in der Test-Zelle der Vierer-Block-Stromspiegel mit der Verstärkung 2 fehlt, ist der Heizerstrom 2x kleiner als in der Array-Zelle, bei IIN=10µA etwa Ih=3mA. Ih steigt etwas schwächer als die theoretisch zu erwartende Gerade an. Bei der Messung Ih(V,T) der Test-Zelle in Abhängigkeit von der Versorgungsspannung VDD und der Temperatur (Abb. 3.5) sieht man einen steilen Anstieg ab VDD=10V. Bei der Array-Zelle fällt Ih für kleine Versorgungsspannungen stärker ab. Bei der Array Zelle sind die Verhältnisse etwas anders: der Eingangsstrom wird in den Spalten und im Vierer-Block durch Stromspiegel -3.10- weitergeschaltet, deshalb ist bei den untersten Zeilen mit leichten Verzerrungen des Eingangsstroms zu rechnen. Die maximale Abweichung zwischen Messung und Simulation ist 21% (bei VDD=5V), s. Tab.3.3. -Thermo-Spannung Vth Die Thermo-Spannung Vth ist für die Test- bzw Array-Zelle in Abb. 3.6 über VDD und Temperatur aufgetragen: Mittelwert Vth=110.0 +-6.6mV bei 12V, 27°C. Auffallend ist der starke Abfall für niedrige Versorgungsspannung. Im oberen Teil der Kurve Abb. 3.6 (bei 12V) beträgt der Temperaturgradient ca 100µV/K (bei 5V nur etwa 60µV/K), die Steigung (in Abhängigkeit von VDD) 1.4mV/V. Die Streuung von Vth unter den Zellen eines Chips ist beträchtlich: maximal 10 bis 20%. Bei der Array-Zelle wird das Verhalten von Vth zusätzlich durch die gesperrten Transfergatter (Tristate-Ausgänge) der nicht-aktiven Zellen beeinflußt. Für höhere Abb. 3.4 Sprung von CGB(f): Fit für den n-Transistor -3.11- Temperaturen (ab 115°C) knickt Vth exponentiell ab (für die Array-Zelle in Abb. 3.9 dargestellt). Diesen Effekt erklärt die Simulation durch einen parasitären Bipolar-Transistor im T-Fühler . Das Temperaturverhalten wird bei Vth durch einen linear-exponentiellen Ansatz gefittet: Vth=B(1)+B(2)T+B(3)T3exp(B(4)/T) , T absolute Temperatur in K . Es ergibt sich B(1)=80.5mV, B(2)=101.7µV/K, B(3)= - 8.5*1013mV, B(4)= - 12833K . Schreibt man B(4)/T um in q0V0/kT, so bekommt man V0=1.129V. Die erwartete T-Abhängigkeit für Vth bzw den Strom IC im Sperrgebiet eines Bipolar-Transistors ist ([Sze,2-46], [Antognetti, 2-143]): ∆Vth~IC~TXTβexp(−Egq0 ⁄ kT) = T3exp(−1.16Vq0 ⁄ kT) Es ist also V0 ≈ Eg (hier Eg=Bandgap-Spannung). Die maximale Abweichung zwischen Messung und Simulation in Abhängigkeit von VDD beträgt 11.8% (bei VDD=5V). Das analytische Modell (ohne parasitäre Effekte) ergibt ca. 90µV bei VDD=5V (s. Abb. 2.12, obere Kurve). -Sensor-Strom Ise Der Sensor-Strom Ise läßt sich messen, indem man ihn vom Anschluß IDIO der Test-Zelle über ein Strommeßgerät zur Masse fließen läßt. Es ist Ise≈ 100µA bei 12V und Ise fällt auf 5µA bei 5V ab (Abb. 3.8). Schließlich wurde die Abhängigkeit der thermischen Spannung vom Sensor-Strom gemessen. Nach Durchtrennen des Kratzfeldes wurde der Sensor-Strom von außen -3.12- Abb. 3.5 Heizerstrom in Abh. von Vers.spannung, Temperatur Abb. 3.6 Vth in Abh. von Vers.spannung, Temperatur -3.13- Abb. 3.7 Heizerstrom in Abh. von Vers.spannung, Eing.strom Abb. 3.8 Sensor-Strom in Abh. von Vers.spannung,Temperatur Abb. 3.9 Array-Zelle: Vth in Abh. von Temperatur, VDD=12V -3.14- sägezahnförmig von 0 bis 188µA gepulst. Wie erwartet ergab sich für Vth ein Trapez-Signal: die Thermo-Spannung ist ab ca 30µA vom Sensor-Strom unabhängig. Die Übereinstimmung zwische Messung und Simulation ist gut bei VDD=5V, bei 12V liegt der Simulationswert 28.4% unterhalb des Meßwertes. Der Wert für das analytische Modell liegt bei 75µA bei VDD=12V (Abb. 2.11, untere Kurve). Die folgende Tabelle vergleicht die Werte der 3 Ausgangsgrößen Ih, Vth, Ise bei VDD=5V und VDD=12V für die Temperatur T=30°C=303K. Signal Ih (mA) Vth (mV) Ise (µA) Tab. 3.3 3.2.4 Messung Simulat. Messung Simulat. Abweich. Abweich. VDD=5V 1.9 76 3 VDD=5V 1.5 67 3 VDD=12V 2.9 97 102 VDD=12V 3.4 100 73 (%) 5V 21 11.8 0 (%) 12V 14.7 3 28.4 Zeitmessungen der Test-Zelle, Vergleich mit Simulation Wegen des hohen Bulk-Widerstandes RB (s.o.) sind die Schaltzeiten des Standard-Inverters mit ca 500ns etwa 10x höher als bei RB=0. Die Signalverzögerung von AC (dem internen Aktivierungssignal) in Abb. 3.12 ist 1.75µs,die von QAC ist 0.75µs. AC kommt etwa eine Gatterlaufzeit später als QAC. Schaltet man die n- und p-Test-Transistoren zu einem Inverter zusammen, so mißt man eine Schaltzeit von ca 500ns. Das Zeitverhalten von Vth in der Test-Zelle sieht man in Abb. 3.11, die Verzögerungszeit (bis 90% Endwert) ist 40µs. Der Zeitverlauf des Zellen-Gesamt-Stromes Iges und damit von Ih ist in Abb. 3.10 dargestellt. (mit Meßzange gemessen). Das externe Aktivierungssignal VZK setzt bei t=200µs ein: Ih wird eingeschaltet, die Verzögerung ist 23µs. Bei t=600µs wird VZK=L und der Heizer wird ausgeschaltet. -3.15- Die folgende Tabelle bietet einen Vergleich zwischen Verzögerungszeiten (in µs) aus der Messung, der Nachsimulation bei 5V und der Verifizierenden Simulation bei 12V Versorgungsspannung. del(,) VZK,VTH VZK,VTHint VZK,Vth VZK,Vthint VZK,VIDIO EZ0,Vth * VRS,Ih VZK,AC VZK,QAC VRS,HE VRS,QHE EZ0,VZK PHI0,OUT Tab. 3.4 Messung..... .................... Nach-Sim.. tr tf tr 10 20 3.6 3.6 18 ** 5 5 20 30 2.7 40 250 23 26.4 1.75 0.80 0.75 0.6 0.76 ................... tf 2.85 7.0 1.9 60 45 Verifiz. Sim .................... tr tf 17 15.5 13.6 18 14.5 20 0.78 0.5 0.54 25 8.4 15 0.6 14.4 *** 8.0 7.2 * inclusive Verstärker-Verzögerung von 1.5µs und Zuleitungs-Kapazität ** extrapoliert aus del(VZK,VTH) für Messung und Nach-Simulation (s. Kap. 2.3.4) *** 0.9µsx16 Zellen = 14.4 µs (s. Kap. 2.3.4) Eine weitere Tabelle vergleicht die gemessenen und simulierten Anstiegszeiten tr bzw. Abfallzeiten tf der wichtigsten Signale der Elementar-Zelle: Signal VTH QAC OUT Ih Ise ,(Spann.VIDIO) Tab. 3.5 tmess (µs) 10 0.75 8.4 23 20 tsim (µs) 17 0.5 8.0 20 18 Abweichung (%) 41 33 4.7 13 10 Bei der Anstiegs- und Abfallzeit der Signale spielt generell die Belastung durch Leitungen und externe Kapazität eine große Rolle, deshalb läuft der Vergleich primär zwischen der -3.16- Messung und der (globalen) Verifizierenden Simulation, die diesen Effekt berücksichtigt im Gegensatz zur (lokalen) Nach-Simulation der Elementar-Zelle. Die Werte der Verzögerungszeiten für die Digital-Signale AC, QAC, HE stimmen in etwa zwischen Messung und Simulation überein, bis auf die Zellen-Aktivierung AC: diese treibt in der Elementar-Zelle einige lange Poly-Leitungen, die in der Simulation nicht berücksichtigt sind. Bei der Thermo-Spannung Vth bzw. deren oberen Spannung VTH gibt es grobe Übereinstimmung zwischen Messung und Verifizierender Simulation, die Werte der Nach-Simulation sind kraß zu niedrig wegen der Nicht-Berücksichtigung der externen Kapazitäten. Beim Heizer-Strom Ih, bei dem keine zusätzliche kapazitive Belastung auftritt, stimmen die Werte bei Messung und beiden Simulationen relativ gut überein. Bei dem Sensor-Strom sind die Anstiegszeiten bei der Messung und der Verifizierenden Simulation in etwa gleich (bis auf 10%), bei der Nach-Simulation ist wegen der Nicht-Berücksichtigung der Belastung von VTH die Anstiegszeit viel zu niedrig. -3.17- Abb. 3.10 Heizstrom mit Aktivierungssignal Abb. 3.11 Vth mit Aktivierungssignal Abb. 3.12 AC mit Aktivierungssignal -4.1- Kap. 4 Statische und transiente Messungen mit dem elektrothermischen Meßverfahren 4.1 Beschreibung der Meßumgebung Für die Messung wurde ein 3-Stufen-Konzept entwickelt. In der 1.Stufe werden die Test-Strukturen vermessen (s. Kap. 3.2). Die 2.Stufe TCAN2 (Test-Chip-Ansteuerung Stufe 2) besteht aus der Steuer-Software unter Asyst, 2 Platinen der Hardware-Umgebung ITC zur Chip-Ansteuerung ((Vorverstärker-Platine VVPLATINE und die Analog-Meß-Platine ANALMES) und 2 kommerziellen Platinen als PC-Schnittstelle (Analog-Digital-Wandlungs-Karte DASH16F und Digital-Karte PIO12). Diese Umgebung ist geeignet für die Aufnahme von statischen Wärmebildern oder von langsamen dynamischen Vorgängen mit periodischer Heizung. Die 3.Stufe TCAN3 umfaßt die vollständige Hardware ITC und das PC-Interface IPC (Interface PC-Chip). Es übernimmt Wärmebilder hardware-mäßig in lokalen Speicher und ist deshalb fähig, schnelle dynamische Vorgänge zu erfassen (ca 28ms pro Vollbild) . 4.2 Die Meßumgebung TCAN2 und die Thermographie - Die Meßumgebung TCAN2 Da zur Zeit der Erstellung dieser Arbeit die 3. Stufe der Meßumgebung noch nicht fertig war, wurde für die Messungen das reduzierte System TCAN2 verwendet. Die Hardware des Meßsystems (s. Abb.4.2) zerfällt in 3 Teile. -4.2- Abb. 4.2 Die Hardware des Meßsystems TCAN2 Abb. 4.3 Die Software des Meßsystems TCAN2 -4.3- Die 2 selbstentwickelten Platinen VVPLATINE und ANALMES kommunizieren direkt mit dem Chip, hinzu kommt noch die kleine Platine Burst-Generator, die das Clock-Signal (16-Burst) für ANALMES erzeugt, da software-mäßige Erzeugung zu langsam ist. VVPLATINE verstärkt die 16 Thermo-Spannungen einer Halbzeile, ANALMES übernimmt die Schieberegister-Ansteuerung, Stromerzeugung und Pegelanpassung (von 5V TTL-Signal auf die Chip-Spannung VDD). Die 2 Meßauswertungs-Platinen DASH16 und PIO12 sitzen auf dem PC/AT-Bus und sind über Flachband- und geschirmtes Kabel mit den 3 ersten verbunden. PIO12 erzeugt die Signale für die Zeilenadresse und die Schieberegister-Daten. DASH16 digitalisiert die Thermospannungen über seine 16 ADC-Kanäle und erzeugt die analoge Steuerspannung UIN für die Stromquelle von ANALMES, außerdem über einen Timer- und einen Digitalausgang ein Clock und ein Trigger-Signal für den Burst-Generator. Als Meß-Hardware für den Strom schließlich fungiert das Multimeter K175 von Keithley, das über den IEC-Bus und eine IEC-Bus-Karte von der Software bedient wird. Die Software des Systems (s. Abb.4.3), geschrieben in der Meßwerterfassungs-Sprache ASYST, ist menü-geführt und besteht aus den Hauptblöcken Thermobild-Aufnahme, Schieberegister-Ansteuerung, Stromsteuerung und -messung und Daten-Analyse und -speicherung. Thermo-Bild-Aufnahme kann einfache oder gemittelte (über 128 Messungen) Bilder aufnehmen. Die einfache Aufnahme dauert ca 900ms I/O- und ca 5s Gesamt-Zeit, die gemittelte 2min I/O- und 4min Gesamt-Zeit. Die Daten werden auf RAM-Disk zwischengespeichert und das verarbeitete Vollbild im Array VTIMAGE abgelegt. Die reine Hardware-Aufnahme-Zeit ist dabei tHw = 64∗16∗τADC = 40.5ms mit der ADC-Wandlungszeit τADC = 25µs . Die Schieberegister-Ansteuerung steuert den Timer für die Clock und übergibt die Heizer-Konfiguration aus dem Array VRSVAL an ANALMES. VRSVAL kann mit dem Array-Editor editiert oder von einem File eingelesen werden. -4.4- Die Stromsteuerung erzeugt über den DAC-Kanal von DASH16 die Strom-Steuerspannung UIN und liest aus dem Multimeter den Zellenstrom für die individuelle Zelle als Sprung des Gesamt-Stromes in das Strom-Array IHVAL. Die Daten-Analyse und -speicherung verwaltet das File-Handling und die Temperatur-Eichung, die Korrektur der defekten Zellen und die Graphik-Ausgabe. -Das Thermographie-System Das Thermographie-System Agema 870 dient zum Aufnehmen und Darstellen von Temperatur-Bildern im Bereich -20°C...500°C. Das System besteht aus einer Infrarot-(IR)-Kamera (Scanner), einem Video-Monitor (Display-Unit) und dem angeschlossenen PC/AT, auf dem die Auswertungs-Software CATS läuft. Das vorverstärkte Spannungssignal des IR-Detektors wird im Video-Monitor in ein Video-Signal gewandelt, zur Anzeige auf dem Kontroll-Bildschirm gebracht und an das Computer-Interface weitergeleitet. Dieses digitalisiert das Signal mittels AD-Wandler und übergibt es an die Auswertungs-Software CATS. CATS stellt ein Kalibrier-Verfahren zur Verfügung: das Objekt, montiert auf dem Teller eines Thermostaten (Thermochuck) wird zunächst bei zwei Referenz-Temperaturen ohne interne Objekt-Heizung (d.h. ohne Spannung am Objekt) aufgenommen (Referenz-Messung). Das Bild des Objekts mit interner Heizung wird dann mit den zwei gemessenen Eich-Bildern kalibriert. Ohne diese Kalibrierung können die mit dem Thermographie gemessenen Temperaturen um bis zu 30K von den wahren abweichen. Hier wurde als Meß-Objekt die VVPLATINE mit dem aufgesetzten Substrat mit dem Thermo-Testchip aud den Meßteller des Thermochuck gesetzt. Die Platine ist dadurch ca 1cm über dem Teller. Bei der Referenz-Messung wird die Platine ebenfalls erwärmt, bei der eigentlichen Messung mit Chip-Heizung jedoch nicht. Das verschiebt das gemessene Temperaturbild um 5K bis 10K nach unten (s.u.). Die effektive Temperaturauflösung beträgt 0.5K -4.5- 4.3 Die Meßstrategie Für jeden Chip muß eine Temperatur-Skalierung durchgeführt werden, da die Temperatur-Kurven der individuellen Zellen differieren. Dazu werden Thermo-Bilder bei konstanter Temperatur, geregelt auf dem thermostatisierten Meß-Teller des Thermochuck, aufgenommen. Bei späteren Messungen werden diese Daten automatisch eingelesen und zur Eichung der Roh-Daten einer Messung verwendet. Ferner werden defekte Zellen maskiert (ca 1%). Das Thermobild kann als 3D-Bild, 2D-Höhenprofil oder Zeilen-Profil ausgegeben werden. Außerdem wird regelmäßig (alle paar Tage) eine Kalibrierung durchgeführt, um die Temperatur- und Langzeit-Driften der Verstärker, ihrer Offset-Widerstände und eventuell der AD-Wandler zu kompensieren. Dazu wird ein Kalibrier-Substrat auf die VVPLATINE aufgesetzt, das mit Hilfe eines Präzisions-Widerstands-Teilers eine Differenzspannung von Vth=8.5mV bei VDD=10V auf die Analog-Ausgänge legt. Die in TCAN2 eingebaute Abb. 4.3a Meßaufbau des Substrats auf dem Thermochuck -4.6- Kalibrier-Routine mißt Vth für die 16 Ausgänge, berechnet die Differenz zum exakten Wert, speichert sie auf eine Datei und subtrahiert sie später bei Messungen von Vth. Den Meß-Aufbau des Substrats auf dem Teller des Thermochuck zeigt Abb.4.3a. Um einen Kurzschluß des Kamms durch den Metall-Teller zu verhindern, wurden zwei Aluminiumoxid-Substrate dazwischengeschoben und zur Wärmeankopplung Wärmeleitpaste verwendet. 4.4 Statische Messung von Vth Die vorliegenden Messungen wurden an 4 Substraten (S19, S11 mit H20E-Kleber, S14 mit H77S, S22 mit 353ND), bei Versorgungsspannung VDD=10V, mit ca 4W und ca 8W Leistung, bei Mittelung über 64 Bilder und mit 13 Referenz-Temperaturen 30°C...100°C durchgeführt. Als Heizer-Konfiguration wurden verwendet eine geheizte Doppelspalte, eine geheizte Doppelzeile, ganzflächige Heizung und eine symmetrische 4-Quadrat-Anordnung (6x6 Zellen pro Quadrat). Zur Kontrolle wurde die Maximal-Temperatur auf dem Chip mit einem Thermoelement nachgemessen, diese stimmte bis auf 1K mit der elektrischen Messung überein. Für jede Messung wurde ein 3D-Thermo-Bild, ein 2D-Höhenprofil ein Zeilen-Höhenprofil durch das Temperatur-Maximum und eine kalibierte Thermographie-Aufnahme erstellt. Das 3D-Thermo-Bild hat in x- bzw y-Richtung die Zeilen- bzw Spalten-Nummer aufgetragen, der Ursprung (Zelle 1,1) liegt links unten. Bei dem 2D-Höhenprofil ist der Bereich zwischen Maximal- und Minimal-Temperatur in 5 äquidistante Bereiche eingeteilt. Das Thermographie-Bild wurde mit Temperatur-Referenz-Messungen bei 30°C und 70°C kalibriert; das Chip-Bild hat hier den Ursprung (Zelle 1,1) in der rechten unteren Ecke. Abb.4.5 bis 4.8 stellt die Messung für die Konfiguration einer geheizten Spalte dar, Abb.4.9 bis 4.11 die mit 4 Quadraten. In der folgenden Tabelle sind der Mittelwert, das Maximum und Minimum, die Standardabweichung, die Temperatur-Spanne Max-Min, die Substrat-Temperatur Tumg, der -4.7- Abb. 4.5 Thermo-Bild Substrat S19,geh. Spalte Abb. 4.6 Temperaturprofil Substrat S19 50.80 49.77 48.84 47.88 46.91 45.92 44.77 43.73 42.66 41.57 40.45 39.16 37.98 36.76 35.51 34.22 Technologien der Mikroperipherik 1992 Abb. 4.7 Zeilenprofil Zeile 16 Substrat S19 <32.89 Abb. 4.8 Thermographie-Bild Substrat S19 -4.8- Abb. 4.9 Thermo-Bild Substrat S19,4 geh.Quadrate Abb. 4.11 Thermographie-Bild S19,4 geh.Quadrate Abb. 4.10 Zeilenprofil Zeile 10 für S19 Abb. 4.12 Verteilung des Heizstromes Ih -4.9- Wärme-Übergangswiderstand Rth und die Temperatur-Differenz ∆T zwischen Thermographie (Bezeichnung Rxx) und TCAN2 (Bezeichnung Hxx) für die 4 Substrate mit verschiedenen Heizer-Konfigurationen wiedergegeben. Skal. VT13, Substrat S19, Kleber H20E, Abdeckung Hysol Messung Konfig Mittelw Max Min Stdabw Max-Min Tumg RthK/W DT Tab. 4.1 R1B 4W Sp19 46.3 50.8 41.8 2.1 9.0 32 H1B 51.6 57.7 45.1 2.56 12.6 R1C H1C 3.9W R3B H3B 8.3W R4B H4B 7.5W R5A 4W Ze15 47.7 52.4 41.5 2.30 10.9 33 Sp19 74.4 85.0 62.5 5.0 22.5 41 alle 70.2 74.3 61.4 2.6 12.9 43 4Qua 43.9 46.5 40.3 1.6 6.2 32 4.9 51.8 58.9 44.0 2.70 14.9 4.8 5.3 4.1 76.9 91.0 61.4 5.64 29.6 4.3 2.5 76.6 81.9 66.8 2.69 15.0 4.5 6.4 H5A 50.6 57.5 44.7 2.36 12.8 3.8 6.7 Skal. VT14,VT12, Substrat S14, Kleber H77S, Abdeckung durchsichtig Messung Konfig Mittelw Max Min Stdabw Max-Min Tumg RthK/W DT Tab. 4.2 R1B 4W Sp19 39.7 45.2 35.0 2.5 10.2 29 H1B 51.2 58.5 43.8 3.60 14.7 R1C H1C 4.1W Ze15 42.5 47.9 37.4 2.4 10.5 29 5.5 11.5 53.6 61.5 47.0 2.80 14.5 6.0 11.0 HE1 4W Sp19 HE3 8.25W 56.9 62.3 49.6 2.41 12.7 32 6.2 Sp19 79.3 93.3 67.9 4.85 25.4 34 5.5 -4.10- Skal. VT15, Substrat S22, Kleber 353ND, Abdeckung durchsichtig Messung Konfig Mittelw Max Min Stdabw Max-Min Tumg RthK/W DT Tab. 4.3 R1A 4.2W Sp19 35.3 41.3 29.2 2.3 12.1 30 H1A 46.1 51.1 37.0 2.40 14.1 R5A 4.6W 4Qua 41.0 44.8 36.4 1.9 8.4 33 3.8 10.8 H5A 48.6 51.8 43.3 1.55 8.5 3.4 7.6 Skal. VT10, Substrat S11, Kleber H20E , Abdeckung Hysol Messung Konfig Mittelw Max Min Stdabw Max-Min Tumg RthK/W Tab. 4.4 HE1 3.7W Sp19 45.8 53.4 39.1 2.72 14.3 28 4.7 HE3 8.4W Sp19 68.1 76.9 54.9 4.63 22.0 32 4.3 Die Thermographie-Werte liegen unter den der elektrischen Messung: um 2.5°C bis 6.7°C bei S19, ca 11°C bei S14, S22. Dieser Effekt ist auf die Strahlungskorrektur bei der Thermographie durch den Einfluß der Umgebungstemperatur zurückzuführen (s.u.): bei der Referenz-Messung mit konstanter Temperatur wird die Platine vom geheizten Teller miterwärmt, bei dem internen Heizen des Chips jedoch nicht. Dies ergibt eine systematische negative Temperatur-verschiebung von ca 5 bis 10K bei den Thermographie-Bildern. Die Temperatur-Spanne Max-Min liegen bei der elektrischen Messung 3 bis 4°C höher als bei der Thermographie: die Thermographie mißt über der Passivierung und Abdeckung, -4.11- deshalb sind die Temperaturunterschiede kleiner, die thermische Simulation bestätigt den Effekt. Als Umgebungstemperatur für den Wärmeübergangswiderstand Rth=Tm/P (Tm mittlere Temperatur, P Leistung) wurde die Temperatur am Substrat-Rand gemessen; der Wert dafür hängt stark von der Schichtdicke der Wärmeleitpaste ab (200-400µm) und von der Kleberdicke. Der gemessene Fehler von Vth (Reproduzierbarkeit) beträgt bei Mittelung über n Bilder in K Anz.Bilder 1 10 ohne Heizen 1 0.4 mit Heizen 2.4 0.8 64 128 0.6 0.4 Die Schwankung von Vth ohne Heizen über einen Chip ist 3.2%...4.6%. 4.5 Statische Messung des Zellenstromes Ih Die Verteilung des Zellenstromes Ih ist in Abb.4.12 wiedergegeben. Der Strom steigt für höhere Spaltennummern leicht an: vermutlich durch die Fortschaltung des eingeprägten Stromes durch die Block-Stromspiegel innerhalb einer Spalte. Die Ungleichmäßigkeit des Stromes unter den Spalten wird durch die Streuung der Spaltenspiegel bewirkt. Im Hintergrund in der Spalte 16 sieht man eine einzelne "Ausreißer"-Zelle. Um die etwas ungleichmäßige Stromverteilung auszugleichen, kann man die Heizer-Zellen spaltenweise pulsen mit einem eingeprägten Strom IIN, der so bemessen ist, daß er die Schwankung von Ih ausgleicht. Die gemessene Schwankung von Ih beträgt im Mittel 13% innerhalb einer Spalte. -4.12- 4.6 Abschätzung der Strahlungskorrektur bei der Thermographie Die vom IR-Sensor aufgenommene Strahlungsleistung pro Fläche im Bereich 2.5-6µm wird durch (1.1) beschrieben. Io=f(T), die Strahlungsintensität im Intervall λ1 =2.5µm ≤ λ≤ λ2 = 6µm ist eine Funktion der Temperatur, Io = constT4 nach dem Stefan-Boltzmannschen Gesetz (1.2) mit ε=1. Durch die Referenz-Messung nach (1.1), (1.4) wird die Umgebung bei der eigentlichen Messung auf die gleiche Temperatur wie bei der Referenz-Messung kalibriert (T=50°C, τo=1 gesetzt): Io’m1 = εoIom + ( 1 − εo ) Ia ( 50°C ) scheinbar Io’m2 = εoIom + ( 1 − εo ) Ia ( 25°C ) tatsächlich Gesucht ist die Strahlungskorrektur ∆ Io’m = Io’m2 − Io’m1 Ia ( 50°C ) (273+50)4 ≈ = 1.084 = 1.36 nach dem Stephan-Boltzmannschen Gesetz Ia ( 25°C ) (273+25)4 und mit εo=0.8 (Glas, SiO2) und Iom ≈ Ia( 25°C ) ∆Io’m ( 1 − εo ) ( Ia( 50°C )− Ia( 25°C ) ) ( 1 − 0.8 ) 0.36 Iom = 0.072 = = Io’m2 0.8 Iom + 0.2 Iom εo Iom + ( 1− εo ) Iom Damit bekommt man also für die Temperatur-Korrektur ∆Tm aus dem Stephan-Boltzmann-Gesetz ∆ Tm ≈ 1 ⁄ 4 (∆ Io’m ⁄ Io’m2 ) = 0.018 Tm2 d.h. ∆ Tm = Tm20.018 = 5.9 K für Tm2≈50°C≈330K (Chip-Temperatur) Für kleinere εo (abhängig von der Abdeckung) wird ∆Tm größer. -4.13- 4.7 Die transiente Messung Da TCAN2 für die direkte Messung des Aufheiz-Vorgangs an dem Chip zu langsam ist, wurde die Messung zeilenweise mit gepulster Heizung ausgeführt: nach Anfang des Heizpulses wurde die Aufheizzeit abgewartet, eine Zeile gemessen und die Abkühlzeit (1..2s) abgewartet, dann der nächste Heizpuls und die nächste Zeilen-Messung gestartet usw. Für eine bestimmte Aufheizzeit bekommt man damit eine Moment-Aufnahme des Chips (Zeitauflösung=900ms/32Zeilen=28ms, s. Kap. 4.2). Die transiente Messung wurde für die Substrate S19 und S14 durchgeführt. Die Momentaufnahmen für S19 sieht man in Abb.4.13, 4.14, 4.15 für 0.3s, 3s und den Endzustand. Das gemessene Zeilenprofil für die geheizte Doppelspalte 19,20 für die Zeiten 20ms, 50ms, 100ms, 300ms, 600ms, 1.8s, 3s, ∞ für S19 ist in Abb 4.16, für die Zeiten 20ms, 50ms, 100ms, 300ms, 600ms, 1.2s, 2.4s, ∞ für S14 in Abb 4.17 dargestellt. Die Zeitkonstante τo von S19 ergibt sich damit zu 2.2s, für S14 zu 0.55s (s. Tab. 5.2). Der kleinere Wert für S14 ist durch die dickere Kleberschicht von 300µm und die dünnere Wärmeleitpasten-Schicht von 200µm bedingt. -4.14- Abb. 4.13 Zeitmessung S19,geheizte Spalte 4W t=0.3s Abb. 4.14 Zeitmessung S19,geheizte Spalte 4W t=3s Abb. 4.15 Zeitmessung S19,geheizte Spalte 4W Endzustand -4.15- Abb. 4.16 S19,Zeile,t=0.02,0.05,0.1,0.3,0.6,1.8,3s,statisch Abb. 4.17 S14,Zeile,t=0.02,0.05,0.1,0.3,0.6,1.2,2.4s,stat. -4.16- 4.8 Die Inhomogenitäten der Temperaturverteilung Es ist eine eigene Anwendung, die Inhomogenitäten der Schicht unter dem Chip herauszufinden. Dies wird in 2 Schritten erreicht: Subtraktion der globalen Temperaturverteilung und Eliminierung des Zellenrauschens. Im ersten Schritt muß die theoretische Temperaturverteilung gefunden werden. Dies wird erreicht durch einen Polynom-Fit mesi(x) an mes (in der diskreten L2-Norm, d.h. Summe der Fehlerquadrate) und zwar hier vom Grad 12. Der Polynom-Fit hat die Eigenschaft, den globalen Temperaturverlauf gut anzunähern, aber lokale Inhomogenitäten (bei geeignetem Polynomgrad) verschwinden zu lassen. Die Inhomogenitäten sind dann dmes = mes−mesi (4.1) Beim zweiten Schritt wird angenommen, daß das Zellenrauschen (Temperaturfühler + AD-Wandler) aus unabhängigen und in [-∆V,+∆V] gleichverteilten Zufallsvariablen besteht 1 30 0 -1 20 10 10 20 30 Abb. 4.18 Die Inhomogenitäten der Temperaturverteilung -4.17- (∆V ist der Meßfehler, hier entsprechend ca. 0.4K). Die Elimination geschieht dann durch eine Fourier-Glättung mit einem Gauß-Kern kernk(x,y) = const∗exp( − (( x ⁄ δ)2 +( y ⁄ δ)2)) , nach der Formel dmesg = InvFourier( Fourier( dmes ) Fourier( kernk ) ) (4.2) dabei ist δ der Glättungs-Radius in Einheiten des Zellen-Abstandes, dmes die Matrix der aus (4.1) der Werte auf dem Zellengitter und dmesg die geglättete Matrix . δ sollte <=2 sein, um die Inhomogenitäten nicht zu verwischen, andererseits sollte das Zellenrauschen genügend reduziert werden. Wie ein numerisches Experiment zeigt, transformiert kernk mit δ=1.5 eine Matrix von in [1,1] gleichverteilten Variablen (Erwartungswert E(mes[i,j])=0, Standardabweichung σ(mes[i,j])=0.5) in eine Zufallsmatrix mesg mit σ(mesg[i,j])=0.1, also wird das Rauschen weitgehend eliminiert. Das Verfahren wurde validiert mit einem numerischen Experiment. Es wurde eine parabolische Temperaturverteilung der Höhe ∆T=10K und eine Unebenheit der Höhe ∆T=1.5K und Durchmesser δx=4*Zellenabstand mit überlagertem Rauschen gleichverteilt in 0.4K*[-1,1] . Mit dem Verfahren konnte die Unebenheit wiedergewonnen werden, die sonstige Temperaturverteilung verschwand. Das Verfahren ist allgemein anwendbar, z.B. um lokale Unebenheiten über einem globalen Profil mit unterlegtem Rauschen (Rauheit) zu finden: die Parameter des Verfahrens werden in einem repräsentativen numerischen Experiment festgelegt. Das Ergebnis der Transformation der Meßwerte von Abb. 4.5 zeigt Abb. 4.18. Man sieht ein Hügelraster der Höhe ∆T = + _ 0.8K und mit minimaler Dimension δx=4*Zellenabstand=1.2mm. Das Profil einer Zeile zeigt Abb. 4.19. Für andere Heizer-Konfigurationen desselben Chips ergeben sich ganz ähnliche Inhomogenitäten-Bilder. Um dieses Ergebnis zu deuten, wurde ein Schliff des Chips angefertigt, mit Silber-Reagens gefärbt und unter dem Mikroskop untersucht. Die Bilder in 500-facher Vergrößerung wurden auf Video aufgenommen, in den Rechner eingelesen und mit einem Bildverarbeitungsprogramm bearbeitet. Mit einem geeigneten Farbfilter wurde die Silberverteilung herausgeholt, geglättet und in eine Intensitätsmatrix gewandelt. Das sich -4.18- ergebende Profil der Silberverteilung über einem Zeilenprofil ist in Abb. 4.20 dargestellt. Man sieht Minima am Rande (Abdeckung) und 3 Maxima, symmetrisch zur Mitte. Diese Vereteilung entstand durch streifenweises Dispensieren des Klebers und "bleeding-out"-Effekte beim Aushärten. Die 3 Maxima der Silberverteilung entsprechen den 3 Minima der Temperaturverteilung in Abb. 4.19. Die Schwankung der Ag-Konzentration von ca. 50% entspricht der T-Schwankung von 1.6-2K bei einem Temperaturabfall von 3-4K am Kleber. 1.5 1 0.5 5 10 15 20 25 30 -0.5 -1 -1.5 Abb. 4.19 Zeilenprofil der T-Inhomogenität Ag in H20E-Kleber 70 60 50 40 30 20 10 x/2um 1000 2000 3000 4000 5000 Abb. 4.20 Zeilenprofil der Silberverteilung im Kleber -5.1- Kap. 5 Thermische Simulation und Verifikation der Messung Dieses Kapitel behandelt die thermische Analyse des Testchip-Aufbaus. Es besteht aus 3 Teilen: die Beschreibung des Simulationsmodells, die thermische statische sowie Zeit-Simulation mit FEM und Vergleich mit der Messung, und die Parameterextraktion. 5.1 Das Simulationsmodell Die thermische Simulation zum Thermo-Testchip wurde mit dem FEM-Simulationsprogramm ANSYS auf der IBM6000 und auf einem 486-PC/AT ausgeführt, und zwar für die statische Temperatur-Verteilung und transient bis 3s. Die Ausgabe der Temperatur-Verteilung erfolgte auf einem Farbdrucker für die Abb. 5.1 Struktur des ANSYS-Simulationsmodells -5.2- ANSYS-Farbplots und wurde über ein Konvertierungsprogramm in Mathcad und Mathematica eingelesen zum Vergleich mit analytischen Modell-Rechnungen, die ebenfalls mit Mathcad und Mathematica durchgerechnet wurden. Das Simulationsmodell (Abb. 5.1) lehnt sich eng an den Meßaufbau an (Abb. 4.3a): auf dem 5x5 cm2-Substrat mit Wärmeleitpaste und weiteren 2 Substraten darunter liegt der Chip (1x1 cm2) auf einer Kleber- und einer Gold-Schicht (14x14 mm2). Für ein transientes Modell mit dem Kleber H77S (CHTRGB) wurde außerdem eine Abdeckschicht (3x3 cm2) simuliert. Als Konfigurationen wurden verwendet: -geheizte Spalte bzw. Zeile mit 4W und als Kleber gefüllt H20E, H77S bzw Epoxy 353ND (Modell CHSTF3, CHSTGA bzw. CHSTH3) -geheizte Spalte mit 4W mit Abdeckung und H77S (CHSTGB) -4 zentralsymmetrische Quadrate als Heizer mit Klebern H20E, H77S (CHSTF4, CHSTG4) -die Oberfläche gleichmäßig geheizt 7.5W mit Klebern H20E,H77S (CHSTF5, CHSTG5) In der folgenden Tabelle Tab. 5.1 sind die Geometrie- und Materialdaten des verwendeten Modells angegeben. Dabei ist die Temperaturleitfähigkeit (Diffusivität) κ = K ⁄ (c ρ) , wobei K die Wärmeleitfähigkeit, ρ die Dichte und c die spezifische Wärme ist (Bezeichnungen in Anlehnung an [Carslaw,Jaeger] ). Für die Zeitkonstante wird die Formel der momentanen Punkt-Wärmequelle τ = x2 , x Abmessung, benutzt (s.u. eindimensionales Modell). τv bzw. 4κ τh ist die vertikale (x=d Dicke) bzw. horizontale (x=L/2 Breite) Zeitkonstante. Si W-leitf. K 148 (W/mK) Au 418 Aluoxid Wlpaste Epoxy 26 0.6-1.0 0.24 H77S 0.85 H20E 1.6 Abdeck. 0.24 -5.3- Dichte ρ 2.33 19.3 3.72 3 1.2 1.4 2.6 1.2 (g/cm3) spez.Wär. 0.708 0.129 0.775 0.700 1.7 0.2 0.3 1.7 Ws/gK T-leitf. κ 89.7 168 9.02 0.28-0.48 0.118 3.03 2.05 0.118 (µm /µs) Breite L 10 14 50 50 10 10 40 (mm) Dicke d 500 30 500 200-400 30 300 70 1000 (µm) Zeitk. τv 0.695 1.32 6.93 142 1.91 7.42 0.598 (ms) Zeitk. τh 0.069 0.0729 17.32 558 53 2.06 3.05 2 10 (s) Tab. 5.1 5.2 Vergleich Simulation-Messung statisch Die folgende Tabelle Tab. 5.2 gibt einen Überblick über maximale und minimale Temperaturerhöhung auf dem Chip, Temperaturschwankung ∆T, Zeitkonstante τ0 , Wärmewiderstand Rth und dessen Abweichung für die Simulation (Modell CHST..) und die Messung (Modell VT.., vgl. Tab. 4.1 bis 4.4). Vollständigkeitshalber sind auch die transienten Messungen und Simulation hinzugefügt, die genauer in Kap. 5.3 diskutiert werden. Modell Beschreibung Tmax Tmin ∆T Zeit- Rth (K) konst (K/W) rdicke Dicke eich (K) (K) τ0 (s) CHSTF3 geh.Spalte,4W,H20E,Simul VT13H1B geh. Spalte,4W,H20E,Mess. VT13H1C geh.Zeile,4W,H20E,Mess 26.6 19.2 7.4 2.1 25.7 13.1 12.6 25.9 11.05 14.86 6.6 6.4 6.5 Klebe Wlp- Abw dK dS2 ung (µm) (µm) 400 (%) 1.5 70 -5.4- VT13H3B geh.Spalte,8W skal,H20E,Mess VT13Z19 geh.Spalte,4W,H20E,Mess tran 24.1 9.8 27.0 15.1 14.3 11.9 CHSTGA CHSTGB VT14H1C VT14H1D 28.61 27.45 32.53 29.02 5.76 0.65 7.15 6.37 0.64 6.9 14.5 7.9 11.56 0.55 7.15 geh.Spalte,4W,H77S,Simul geh.Spalte,4W,H77S,Simul Abd. geh.Spalte,4W,H77S,Mess geh.Spalte,4W,H77S,Mess tran 22.85 21.08 18.03 17.46 6.1 2.24 6.75 300 200 1.3 30 200 9.4 CHSTH3 geh.Spalte,4W,353ND,Simul VT15H1A geh.Spalte,4W,353ND,Mess 23.24 17.17 6.07 0.9 21.14 7.08 14.06 CHSTF4 4 geh.Quadrate,4.9W,H20E,Simul VT13H5A 4 geh.Quadrate,4.9W,H20E,Mes 27.16 21.28 5.88 25.5 12.7 12.8 1.45 5.5 5.2 70 300 7.9 CHSTF5 geh.Oberfl.,7.5W,H20E,Simul VT13H4B geh.Oberfl.,7.5W,H20E,Mess Tab. 5.2 43.9 39.7 38.9 23.8 2.7 70 400 11.2 4.2 15.1 5.81 5.3 5.85 5.19 Bei den Modellen CHSTF3, CHSTGA (vgl. Abb. 5.2, 5.2a, 5.3) mit den Klebern H20E, H77S und einer geheizten Spalte bzw. Zeile zeigt sich gute Übereinstimmung von Tmax zwischen Simulation und Messung. Die Temperaturschwankung ∆T liegt generell bei der Messung um ca. 6 K höher als bei der Simulation wegen der Wärmeableitung über die Bonddrähte (diese macht etwa 2% des Wärmestromes aus , s. Kap. 5.5). Der Wärmewiderstand liegt bei Simulation und Messung bei 6.5 K/W für den Kleber H20E und bei 7.15 K/W für den (schlechter leitenden) H77S. Die Temperaturverteilung um den Heizer ist ellipsenförmig (vgl. Abb. 8.6, 8.8), an den Ecken fällt sie bei H77S stärker ab (Abb. 5.3). Die Simulation mit Abdeckung bei H77S (CHSTGB) ergibt keine wesentliche Änderung des statischen und transienten Verhaltens. Den Vergleich von Temperaturprofilen für Simulation und Messung bei der Konfiguration CHSTF3 zeigt Abb. 5.2c. Die Meßwerte liegen um etwa 1K tiefer im Maximum, am Rand links um 2.5K, rechts um 4K. Die zusätzliche Absenkung erklärt sich aus der Wärmeableitung durch die Bonddrähte und die Abdeckung und wird in Kap. 5.5 erörtert. Die leichte Asymmetrie tritt bei allen Messungen auf und wird durch den rechts liegenden 1 -5.5MX MN ANSYS-PC 4.4A1 APR 21 1994 12:14:59 PLOT NO. 1 POST1 STRESS STEP=1 ITER=1 TEMP SMN =20 SMX =46.658 XV =1 YV =1 ZV =-0.5 DIST=4232 XF =2500 YF =2500 ZF =1645 ANGZ=90 CENTROID HIDDEN 20 22.962 25.924 28.886 31.848 34.81 37.772 40.734 43.696 46.658 geheizte Spalte H20E Abb. 5.2 ANSYS statisch:geheizte Spalte,H20E,4W -5.6- Abb. 5.2a Ansys-Simul.,geheizte Spalte,H20E,4W Abb.5.2b Ansys-Simul.,Schichten Abb. 5.2c Zeilenprofil:simuliert,gemessen -5.7- Abb. 5.3 ANSYS statisch:geheizte Spalte,H77S,4W Abb. 5.4 ANSYS:geheizte 4 Quadrate,H20E,4W Abb. 5.5 ANSYS:geheizte Oberfläche,H20E,7.5W -5.8- etwa 1mm breiten Teststruktur-Streifen des Herstellers, eine zusätzliche Wärmesenke, bewirkt. Temperatur-Profile der Modell-Schichten in der Simulation sind in Abb. 5.2b dargestellt (Werte in Tab. 5.2). Wie sich schon aus dem eindimensionalen Modell (s.u.) ergibt, tritt der größte Temperatur-Abfall an der Wärmeleitpaste auf (10.57 K an der ersten Schicht). Wegen des Spreading-Effektes im Keramik-Substrat wird der Abfall für die folgenden Schichten schwächer. 5.3 Vergleich Simulation-Messung transient Die Zeitmessung mit TCAN2 wurde bei der Konfiguration CHSTF3 und CHSTG3 durchgeführt (s. Abb. 5.7, Abb. 5.8). Bei der Konfiguration CHSTGA ist die Kleberschicht von 300µm wesentlich dicker als bei CHSTF3 und die Dicke der Wärmeleitpaste schrumpft wegen längerer Heizung beim Kalibrieren auf 200µm. Für die Simulation wurde deswegen eine Wärmeleitfähigkeit von 1W/mK angenommen (dieser Wert schwankt je nach Trocknungsgrad zwischen 0.6 und 1.0). Durch die kleinere Temperaturleitfähigkeit κ des Klebers verglichen mit der der Wätmeleitpaste ergibt sich dadurch ein deutlich schnellerer Temperaturanstieg: gemessen τ0=0.55s, simuliert τ0=0.65s (s. Abb. 5.8). Bei der transienten Simulation der Konfiguration CHSTH3 (30 µm Epoxy-Kleber) macht sich der relativ größere Temperatur-Abfall am Kleber bemerkbar: es ergibt sich eine reduzierte Spreizung im Substrat, weniger horizontale Ausbreitung und damit eine kleinere Zeitkonstante von 0.9s . Die Konfiguration CHSTF5 hat einen breiter verteilten Wärmestrom als CHSTF3, eine größere Spreizung und dementsprechend größere Zeitkonstanten von 2.7s . Die folgende Tabelle Tab. 5.3 bringt einen Vergleich zwischen den gemessenen und simulierten Zeitkonstanten für die Konfiguration mit H20E- und H77S-Kleber. ANSYS-PC 4.4A1 APR 26 1994 10:25:55 PLOT NO. 1 POST26 1 -5.9TEMP 40 14 1 62 ZV =1 DIST=0.6666 XF =0.5 YF =0.5 ZF =0.5 CHIP HEIZ KLEB 38 134 ALO1 GOLD 234 923 WLP1 36 34 32 30 28 2173ALO2 3423WLP2 26 24 4673ALO3 22 TIME 20 0 800000 0.160E+07 0.240E+07 0.320E+07 0.400E+07 400000 0.120E+07 0.200E+07 0.280E+07 0.360E+07 geheizte Spalte H20E Abb. 5.6 ANSYS transient:Temperatur der Schichten -5.10- Abb. 5.7 Geheizte Spalte,H20E:ANSYS-Sim,Messung,4-Sch.Modell Abb. 5.8 Geheizte Spalte,H77S:ANSYS-Sim,Messung,4-Sch.Modell -5.11- Modell CHSTF3 CHSTGA Tab. 5.3 Beschreibung Zeitk.,Simul. Zeitk.,Mes. Abweichung geh.Spalte,4W,H20E geh.Spalte,4W,H77S τ0 (s) 2.1 0.65 τ0 (s) 2.24 0.55 (%) 6.2 15 Den zeitlichen Temperaturverlauf bei CHSTF3 zeigt Abb. 5.9a..d. Bei t = 1.18s ≈ τ0 wird 2 die Wölbung der Temperaturverteilung am Rand sichtbar. Bei den entsprechenden Bildern der Messung (vgl. Abb. 4.13.. 4.15) ensteht die Wölbung wegen der Bond-Ableitung schon zu frühen Zeitpunkten, die Inhomogenitäten am Rande enstehen durch ungleichmäßige Kleber-Verteilung. Wie die Theorie zeigt, ist die Zeitabhängigkeit durch eine Summe von Exponentialfunktionen von t gegeben, mit Zeitkonstanten, die im wesentlichen Vielfache der vertikalen Zeitkonstanten tv der Schichten sind (vgl. 1-Schicht-Modell). 5.4 Extraktion von Modellparametern Man kann Modellparameter (Wärmeleitfähigkeit, Schichtdicke) berechnen, indem man Theoriewerte eines analytischen Modells an die elektrothermischen Meßwerte anfittet. Dazu geht man vom 4-Schichten-Modell aus und berechnet die Koeffizientenmatrix ( cS,k,l dS,k,l ) S=1..4, k, l= 0..nfour für verschiedene Werte des Modellparameters dx (im gerechneten Beispiel dx=Dicke der Wärmeleitpaste) aus einer Intervallunterteilung dx[1]..dx[ndx] (hier 0.8µm=dx[1]..dx[24]=3µm). Dies geschieht schnell und ohne eine Modelländerung und Netzgenerierung wie bei FEM. Anschließend interpoliert man die enstehenden Funktionswerte und bekommt ein Temperaturfeld TS ( x,y,z,dx ) in Abhängigkeit von dx (s. Abb. 5.10). Für den Fit nimmt man als Zielfunktion die gewichtete Summe der quadratischen Abweichungen von gemessenen Werten Tij auf einem -5.12- Abb. 5.9a ANSYS,trans.:H20E,t=0.24s Abb. 5.9b ANSYS trans.:H20E,t=1.18s Abb. 5.9c ANSYS trans.:H20E,t=2.22s Abb. 5.9d ANSYS stat. H20E -5.13- n x,y-Gitter: dev(dx) =∑( TS( xi,yj,zS,dx ) −Tij )2 wij . Durch Minimierung von dev(dx) ergibt i,j=1 sich im vorliegenden Beispiel dx=1.04µm im Vergleich mit gemessenem Wert 1.2µm (mit ca. 10% Meßfehler). In Abb. 5.11 sind die Zeilenprofile auf dem Chip für das 4-Schichten-Modell TS ( x,y,z,dx=1.2 ) , TS ( x,y,z,dx=1.04 ) (durchgezogen) und gemessen (gestrichelt) wiedergegeben. Man sieht, daß TS ( x,y,z,dx=1.04 ) (untere Kurve) eine bessere Approximation an die Messung liefert als TS ( x,y,z,dx=1.2 ) . Abb. 5.10 Maximal-Temp. als Funktion der Wlp-Schichtdicke Abb. 5.11 Zeilenprofil 4-Schicht-Modell und gemessen -5.14- 5.5. Periphere Einflüsse auf die Temperaturverteilung Der Einfluß der Bond-Ableitung auf die Temperatur am Rande ist mit FEM-Programmen schwierig zu modellieren (kompliziertes 3D-Modell). Er läßt sich jedoch über einen thermischen Widerstand auf der Basis der FEM-Rechnung einfach abschätzen. Dazu berechnet man zunächst den thermischen Widerstand bei eindimensionaler Wärmeleitung durch die Bonddrähte: Rth,bond = ldraht 1 npad∗Fdraht KAl (5.1) Mit der Anzahl der Pads npad=120, dem Drahtquerschnitt (25µm-Draht) Fdraht=490µm2 , Drahtlänge ldraht=0.7mm bekommt man Rth,bond=33.8K/W. Da der Temperaturabfall zwischen dem Chiprand und dem Substrat ∆Tchip,sub nach der Ansys-Simulation 4.3K beträgt, wird die abgeführte Wärmeleistung Pbond = ∆Tchip,sub = 0.085W, verglichen mit Rth,bond 4W Gesamtleistung. Die lokale Abkühlung kann man nach der Formel für die maximale Temperatur einer kreisrunden Wärmequelle mit Radius ro mit Leistung P im halbunendlichen Raum abschätzen: ∆T = P= P . Mit πKro Pbond , ro = rpad = 25µm , K = Kkleber (das Profil auf dem Chip unterscheidet sich wenig npad von dem auf dem Kleber) erhält man ∆T=5.6K , also in etwa den richtigen Wert (s. Kap. 5.2) . -5.15- 5.6 Bewertung der Übereinstimmung zwischen thermischer Theorie und Messung Im folgenden wird kurz der Vergleich zwischen thermischer Theorie (d.h. Ansys-Simulation und analytischen Modellen) und der elektrothermischer Messung im statischen und transienten Fall zusammengefaßt. Im statischen Fall ist die maximale Temperaturerhöhung bei Ansys-Simulation und Messung etwa gleich: bei 4W Leistung etwa 25K für die 2 wichtigsten Konfigurationen mit geheizter Spalte CHSTF3 bzw. CHSTG3 . Es tritt bei der Messung zusätzlich eine lokale Abkühlung am Rand von ca. 6K auf, die man durch Wärmeableitung über Bonds und Abdeckung erklären kann (Kap. 5.5). Die Thermographie bestätigt den Effekt (Kap. 4.4). Bei dem 4-Schichten-Modell sind die Werte ähnlich wie bei der FEM-Simulation, beim 1-Schicht-Modell ist wegen fehlender Zwischenschichten die minimale Temperaturerhöhung viel zu niedrig. Im transienten Fall ist die Zeitkonstante für die Konfiguration CHSTF3 mit 2.2s (Messung), 2.1s (Ansys) bzw. 2.5s (4-Schichten-Modell) deutlich größer als für CHSTG3 mit 0.55s (Messung) bzw. 0.65 (Ansys) und zwar wegen der wesentlich dickeren Kleberschicht mit ihrer kleineren Temperaturleitfähigkeit κ und dünnerer Wärmeleitpaste. Das 1-Schicht-Modell liefert trotz seiner Einfachheit eine in etwa richtige Zeitkonstante (2.64s). -6.1- Kap. 6 Thermische analytische Modelle Dieses Kapitel befaßt sich mit den analytischen thermischen Modellen. Bei den letzteren handelt es sich um ein approximatives eindimensionales Modell (statisch und transient, mit Spreizung), und ein exaktes 1-Schicht (Wärmequelle auf Substrat) und 4-Schichten-Modell (Chip auf Kleber, Wärmeleitpaste und Substrat). Die analytischen Modelle stützen und ergänzen die FEM-Rechnung und werden mit ihr verglichen (s. Kap. 6.5). 6.1 Das eindimensionale Modell Das eindimensionale statische Modell geht zunächst vom thermischen Analogon des elektrischen Potentialabfalls über seriell geschaltete Widerstände aus: ∆Ti = mit Rth,i = Rth,i Tmax Σj Rth,j di , wobei di , Ai bzw. Ki die Dicke, Fläche bzw. Wärmeleitfähigkeit der K iAi i-ten Schicht sind. Durch die Berücksichtigung der Spreizung nach David [David] (erweitertes David-Modell) bekommt man eine befriedigende Näherung an das FEM-Simulations-Modell. Auch das zeitliche Verhalten läßt sich annähernd richtig beschreiben, wenn man horizontale und vertikale Schicht-Zeitkonstanten über die Spreizung miteinander koppelt. In Abb. 6.1 ist das erweiterte eindimensionale Modell für 2 Schichten dargestellt: der Winkel a1 gibt die Spreizung an, die Wärme fließt in die Schicht 1 durch die Fläche LL1 ein, und in die Schicht 2 durch die gespreizte Fläche L1L2 . Der Wärmewiderstand der Schicht 1 ist damit [David] : Rth,1 = d1 K1LL1 , β1 = tan ( a1 ) = l1 , d1 (6.1) wobei tan ( a1 ) = 1 für K1 = K2 , d1 = d2 (homogene Schicht) . Das erweiterte Modell geht zur Berechnung des Winkels a1 von der plausiblen Annahme Rth,vert = Rth,hor -6.2- Abb. 6.1 Eindimensionales Modell: Struktur (Wärmewiderstand in horizontaler und vertikaler Richtung gleich) aus. Diese Bedingung lautet für die Schicht 1: d2 K1 1⁄2 d2 l1 l1 = β1 = tan ( a1 ) = = , d.h. K1d1L1 K2L1l1 d1 d1 K2 (6.2) Im allgemeinen Fall ergeben sich für die (n+1)-te Schicht die folgenden Ausdrücke: Rth,hor = Rth,vert => dn+1 ln = KndnLn Kn+1Ln ln (6.3) mit Ln+1 = Ln+ 2 ln und daraus für den Spreizungswinkel die rekursive Formel -6.3- βn = tan ( an ) = ln = dn 1 l1+ ..+ ln−1 2 dn+1 Kn +4 d K 2 dn n+1 n 1⁄2 l1+ ..+ ln−1 − (6.4) dn woraus man schließlich für den Wärmewiderstand und den Temperaturabfall der (n+1)-ten Schicht bei Eingangsleistung P erhält: Rth,n+1 = (6.4a) dn+1 dn+1 , ∆Tn+1 = PRth,n+1 = Kn+1LnLn+ 1 Kn+1( L+2( l1+..+ ln−1 ) )( L+2( l1+..+ ln ) ) Beim Übergang von einer gut zu einer schlecht leitenden Schicht, z.B. von Aluminiumoxid zu Wärmeleitpaste ist die Spreizung groß ( tan ( an ) >> 1 ) , im umgekehrten Fall klein (an ≈ 0 , ln ≈ 0). Die folgende Tabelle gibt die Ergebnisse für den Temperaturabfall, den Wärmewiderstand und die Spreizungslänge ln der Konfiguration CHSTF3 bei der FEM-Simulation (∆Tsim) , beim einfachen (∆T1dim) und erweiterten (∆Terw) eindimensionalen Modell wieder. Für die ersten 3 Schichten wurde ∆Terw nach dem einfachen David-Modell berechnet. Tsim (K) Chip Kleber Gold Aloxid1 Wlpaste1 Aloxid2 Wlpaste2 Aloxid3 Wlpaste3 ∆Tgesamt / Rth,gesamt Tab. 6.1 26.65 26.17 24.218 24.216 23.775 13.201 12.947 5.869 5.685 ∆Tsim (K) Rth,sim 0.48 1.952 0.002 0.441 10.57 0.254 7.078 0.184 5.685 26.65 (K/W) 0.119 0.486 4*10-3 0.1066 2.645 0.063 1.7722 0.046 1.419 6.66 ∆T1dim Spreizläng ∆Terw (K) (K) 0.136 1.752 1.9*10-3 0.769 26.64 0.769 26.64 0.769 26.64 84.88 ln (mm) 3.12 1.93 0.4435 0.136 1.752 1.9*10-3 0.473 10.09 0.235 6.59 0.182 6.050 25.50 -6.4- Wie man sieht, stimmen die Werte für den Temperaturabfall bei dem erweiterten Modell mit der FEM-Rechnung befriedigend überein, dagegen liefert das einfache Modell (ohne Spreizung) viel zu hohe Werte. ∆Terw liegt für die untersten Schichten etwas zu hoch: das liegt daran, daß die Annahme (6.3) dort nicht mehr gut stimmt, der Wärmestrom steht senkrecht auf der Wärmesenke und begrenzt damit die Spreizung. 6.2 Das eindimensionale Modell: Zeitverhalten Bei der Abschätzung der Zeitkonstanten für das eindimensionale Modell legt man das Temperatur-Zeitverhalten einen momentanen Wärmequelle T = r2 exp ( ) − 3 4tκ 8ρc ( πκt ) ⁄2 Q zugrunde, die für t=0 eine Wärme Q entwickelt [Carslaw, Jaeger 10.10.2]. Die Zeitkonstante ist hier τ0 = r2 , wobei r die Abmessung ist. 4κ Nimmt man die Modell-Vorstellung an, daß sich der Wärmestrom vertikal nach unten bis zur Wärmesenke und horizontal bis zum Ende des Spreizungsbereichs ausbreitet, so bekommt man für die Konfiguration CHSTF3: τ0 = τ0,1 + τ0,2 (6.5) τ0,1 = τv( Chip)+ τv( Kleber)+ τv( Gold)+ 3 ( τv( Aluox)+ τv( Wlp) ) τ0,2 ≈ τ( x = l ( Aluox1)+ l ( Aluox2)+ l ( Aluox3) , κ = κ( Aluox ) ) , wobei l(Aluox1) ..l(Aluox3) die Spreizungslängen ln der jeweiligen Schicht aus (6.3) sind. Mit den Werten aus Tab. 5.1 und l ( Aluox1)+ l ( Aluox2)+ l ( Aluox3) = 5.49mm erhält man τ0,1 = 0.453s , τ0,2 = 0.869s , τ0 = 1.322s . -6.5- Abb. 6.2 Struktur des 1-Schicht-Modells 6.3 Das 1-Schicht-Modell Das 1-Schicht-Modell ist das einfachste 3D-Modell, mit dem man das thermische Verhalten eines (dünnen) geheizten Chips auf einem Substrat beschreiben kann. Abb. 6.2 zeigt die Modell-Struktur: der (unendlich dünne) quadratische Chip der Breite 2C wird von einem Heizer mit den Maßen 2Ax2As beheizt auf einem quadratischen Substrat der Breite 2B. Für die Modellierung der Konfiguration CHSTF3 (geheizte Spalte) wurde gewählt : Abmessungen des Heizers A=C/5, As=C, Leistung P=4W, B=2.5 cm, C=0.5 cm, WS = 3 ( dAlox + dWlp ) = 2.7mm . Für die Wärmeleitfähigkeit KS des Substrats wählt man für eine Mehrschicht-Struktur als Approximation den Mittelwert der -6.6- Abb. 6.3a 1-Sch.-Modell:Profil t=1/8,1/6 Zeitkonst.,stat. Abb. 6.3b 1-Sch.-Modell:statische Verteilung -6.7- ∑diKi Schicht-Leitfähigkeiten: KS = i ∑di , für die Diffusivität den Maximalwert der Schichten: i κS = maxi κi , in diesem Fall also: KS = κS = κWlp = 0.28 dAloxKAlox + dWlpKWlp = 14.71K ⁄ W und dAlox + dWlp µm2 . Als Randbedingungen fordert man Wärmeabschluß an den µs Substrat-Seiten, unten T=0, oben Wärmestrom-Vorgabe durch den Heizer-Wärmestrom. Als Lösung ergibt sich eine Fourier-Reihe in x und y mit ω0 = π als Grundfrequenz bis n=nfour B , sin- bzw. sinh-Gliedern in z und Exponential-Termen in t mit τS = WS2 als ( π ⁄ 2 )2 κS 1 maximale Zeitkonstante (A1.4 , A1.5): T( x,y,z,t ) = T1( x,y,z )+T2( x,y,z,t ) mit dem statischen Anteil T1 und dem transienten Anteil T2 . (6.6) nfour λk2 + λl2 ( WS− z ) ) ; k,l> 0 T1( x,y,z ) = ∑cklcos( λk x )cos( λl y )sinh( √ ; k= l= 0 ( WS− z ) k,l=0 (6.7) nfour T2( x,y,z,t ) = ∑ nz ∑ c’klmcos( λk x )cos( λl y )sin( λ’m ( WS− z )) exp( − κt ( λk2+ λl2+ λ’m2 ) ) k,l=0 m=1 Die Ergebnisse der Rechnung, durchgeführt mit Mathcad, sind in Abb. 6.3b (statische Temperatur-Verteilung) und Abb. 6.3a (Temperatur-Zeit-Profile) wiedergegeben. Die Fourier-Entwicklung wurde bis nfour =40 in x,y und bis nz=5 in z durchgeführt. Die maximale Temperaturerhöhung Tmax auf dem Chip beträgt 19K , verglichen mit 26.65K bei der FEM-Simulation, die minimale Tmin nur 0.88K : die Spreizung im Substrat ist wegen -6.8- Abb. 6.4 Struktur des 4-Schichten-Modells der fehlenden Chip-Dicke viel zu stark. Die Zeitkonstante τ0 errechnet sich nach der Konvention aus Tmax( t= τ0 ) = Tmax (1− 1 1 ) zu τ0 ≈ τS = 2.64s , stimmt also in etwa mit e 4 dem FEM-Ergebnis überein. Abschließend kann man sagen, daß das Modell zwar grob ist, aber wegen seiner Einfachheit qualitativ einen guten Überblick über das statisch-transiente Verhalten des Chip-Substrat-Systems gibt. 6.4 Das 4-Schichten-Modell Das 4-Schichten-Modell ist ein analytisches Modell, das das statische und, unter Verallgemeinerung des Ansatzes beim 1-Schicht-Modell, auch das transiente thermische Verhalten von Chips auf Multilayer-Substraten beschreibt. Das vorliegende Modell arbeitet mit 4 Schichten, läßt sich aber leicht auf n Schichten übertragen. -6.9- Die Struktur des Modells ist in Abb. 6.4 wiedergegeben. Der Chip mit den Abmessungen 2Cx2C, C=0.5cm (Schicht C, Dicke WC=0.5 mm) und den Heizer-Abmessungen 2A=2C/5, 2As=2*0.95C und Leistung P=4W über einer Kleberschicht der Dicke WK=WC-WK sitzt auf einem quadratischen Substrat mit Seitenlänge 2B=5cm mit den Schichten Aluminiumoxid (Schicht1 S1, Dicke dS1=WS1) und Wärmeleitpaste (Schicht2 S2, Dicke dS2=WS2-WS1=3dWlp=1.2 mm ). Für die Wärmeleitfähigkeiten der Schichten wurde gesetzt KC=KSi, KS1=KAlox, KS2=KWlp . Wegen der unterschiedlichen Spreizung in 3 3 Aluox-Wlp-Schichten verglichen mit der FEM-Rechnung wurde dS1 = dS1 (FEM) gesetzt. 2 -Der statische Fall Für die Randbedingungen gilt im wesentlichen das Gleiche wie im 1-Schicht-Modell, d.h. seitlicher Wärmeabschluß, auf der Oberseite des Chips aufgeprägter Wärmestrom des Heizers, auf der Oberseite der Schicht1 außer unter dem Chip Wärmeabschluß, auf der Unterseite von Schicht2 konstant T=0 (A1.10). Als Anschlußbedingungen werden gestellt die Stetigkeit von Temperatur T und Wärmestrom q zwischen den Schichten (A1.10..14). Als Lösung ergibt sich, wie beim 1-Schicht-Modell, eine Fourier-Reihe in cos( kω0 x ), cos( lω0 y ) bis n=nfour , mit der Grundfrequenz ω0 = π π für den Chip bzw. ω’0 = für das C B Substrat und sin-cos-Funktionen in z . Im Chip-Bereich wird nach den Chip-Eigenfuktionen cos( λkx ) , cos( λly ) , im Substrat-Bereich nach den Substrat-Eigenfunktionen cos( λk’x ) , cos( λl’y ) mit λk = und λk’ = kπ entwickelt. B Schicht S=K,C: 2 sinh( √ λk + λl2 ( z+ WS ) ) ; k,l> 0 cS,kl ; k= l= 0 ( z+ WS ) TS( x,y,z ) = ∑cos( λkx )cos( λly ) 2 2 + dS,kl cosh( √ λk + λl ( z+ WS ) ; k,l> 0 k,l=0 ; k= l= 0 1 nfour Schicht S=S1,S2: (6.8) kπ C -6.10- sinh( √ λ’k2 + λ’l2 ( z− WS ) ) ; k,l> 0 cS,kl ; k= l= 0 ( z− WS ) TS( x,y,z ) = ∑cos( λ’kx )cos( λ’ly ) 2 2 cosh z− W ; k,l> 0 √ ( ( ) S + dS,kl λ’k + λ’l k,l=0 ; k= l= 0 1 nfour Aus den 8 Bedingungen (A1.10), (A1.10a), (A1.11)..(A1.14) ergeben sich 8 Matrix-Gleichungen für die (nfour+1)x(nfour+1) -Koeffizienten-Matrizen cC, dC, cK, dK, cS1, dS1, cS2, dS2 . Die Lösung erfolgt mit einem Standard-Gleichungslöser z.B. LR-Verfahren oder Gauß-Seidel. Da es sich um dünnbesetzte Matrizen handelt, ist ein Sparse-Gleichungslöser am besten geignet. Die Anzahl der Variablen beträgt für nS Schichten 2nS (nfour+1)2 . -Der transiente Fall Wie im 1-Schicht-Modell trennt man den statischen und transienten Anteil wie in (A1.3). T2 erfüllt die homogenen (rechte Seite =0) Randbedingungen (A1.10), (A1.10a) und die Anschlußbedingungen (A1.11),.. (A1.14) . Ein exponentieller Ansatz in der Zeit wie im 1-Schicht-Modell würde das Gleichungssystem sehr groß machen, da wegen der Koppelung die Grundfrequenzen aller Schichten vorhanden sein müßten. Deshalb diskretisiert man stattdessen die Wärmeleitungsgleichung in der Zeit (Zeit-FDM): ∆T2( x,y,z,tn+1 ) = 1 T2( x,y,z,tn+1 ) −T2( x,y,z,tn ) κ tn+1 −tn (6.9) d2S ist die Dabei sind t0=0, t1,.. geeignete Zeitpunkte im Intervall [0,τmax] , τmax = maxS 4κ maximale Zeitkonstante der Schichten. Man macht für T2 den Ansatz für t=tn in der Schicht S: (6.10) nfour nz (n) cos( λ’m ( z−WS ) ) ; m> 1 n) sin( λ’m ( z−WS ) ) ; m> 1 T2( x,y,z,tn ) = ∑ cos( λk x )cos( λl y ) ∑ct (klm ( z− WS ) ⁄ dS + dt klm1 ; m= 1 ; m= 1 k,l=0 m=1 -6.11- tn sind geeignete Zeitpunkte mit t0=0 und T2( x,y,z,t0 ) = − T1( x,y,z ) wegen der Anfangsbedingung. Man löst (6.9) sukzessive ausgehend von n=0 , indem man mit dem Ansatz in (6.9) eingeht und Koeffizientenvergleich in x,y durchführt für diskrete z-Werte z= znS,n1 , n1 = 1,..n’z = 2( nz− 1) . Für jeden Schritt ist ein Gleichungssystem für die Koeffizienten ctS,klm , dtS,klm zu lösen, ihre Anzahl beträgt 2nS nz ( nfour+ 1 )2 . -Die Durchführung der Rechnung Für die Rechnung wurde eine Fourier-Entwicklung mit nfour =3 Gliedern und für die transiente Rechnung zusätzlich der z-Entwicklungsgrad nz=3 benutzt. In Abb. 6.5a sind als Ergebnis die Temperatur-Profile quer zum Heizer zu sehen. In Abb. 6.5c ist die Temperatur-verteilung auf dem Chip dargestellt: sie ist ganz ähnlich der FEM-Temperaturverteilung Abb. 5.2a. Abb. 6.5b zeigt die Temperaturprofile auf dem Chip für verschiedene Zeiten. Die Übereinstimmung mit der FEM-Rechnung ist gut: auf dem Chip ist die maximale Temperaturerhöhung Tmax =27.36 K (FEM: 26.65 K), die minimale Tmin =19.28 K (FEM: 19.2 K), die Temperaturschwankung ∆T =8.08 K (FEM: 7.4K). Der Temperaturabfall über der Alox-Schicht beträgt 0.24 K (FEM: 0.44 K) und über 1/3 Wlp-Schicht (entspr. 1/3dS2 ) 8.3K (FEM: 10.57 K). Die Lösung wurde mit der Lösung für große nfour verglichen: die Abweichung betrug maximal 5%. Das Verfahren wurde auch für den Fall von mehreren rechteckigen Chips mit beliebigen Positionen durchgeführt. Es läßt sich leicht auf beliebig viele Schichten verallgemeinern und der seitliche Wärmeabschluß läßt sich ebenfalls durch allgemeinere Bedingungen, z.B. Einbettung in eine Schicht, ersetzen. Die Vorteile des Verfahrens gegenüber FEM sind die Schnelligkeit (Faktor5-10) und die fehlende Problematik der Netzgenerierung und der dünnen Schichten. Gegenüber iterativen Fourier-Verfahren bietet es schnelle Reihen-Konvergenz, keine Probleme mit Iterationskonvergenz, leichte Anpaßbarkeit an verschiedene Randbedingungen. Außerdem lassen sich damit mit symbolischen Gleichungslösern wie z.B. Mathematica kompilierbare analytische Ergebnis-Funktionen in Abhängigkeit von der Geometrie erzeugen, die für niedrige Entwicklungsgrade z.B. für Fits -6.12- interessant sind. Der Nachteil des Verfahrens ist die mit nfour schnell ansteigende Gleichungsgröße, die jedoch mit Hilfe eines Sparse-Gleichungslösers zu bewältigen ist. 6.5 Vergleich zwischen analytischen Modellen und Simulation Die folgende Tabelle gibt einen Vergleich zwischen der FEM-Simulation und den 3 untersuchten analytischen thermischen Modellen am Modell von Abb. 5.1 wieder. Verglichen wurden die maximale und minimale Temperaturerhöhung T gegenüber der Umgebungstemperatur, der Temperaturabfall über dem Substrat (Aluox) und eine Wärmeleitpaste-Schicht (Wlp), sowie die Zeitkonstante τ0 . Man sieht die gute Übereinstimmung zwischen dem 4-Schicht-Modell und der FEM-Simulation. Bei dem 1-Schicht-Modell liegt die kraß zu niedrige Minimal-Temperatur an den fehlenden Zwischenschichten des Modells, trotzdem liefert es angenähert richtige Zeitkonstanten. Modell FEM-Simul. 1-erw 1-Schicht 4-Schicht Tab. 6.2 Tmax (K) 26.65 25.5 19 27.36 Tmin (K) 19.2 25.5 0.88 19.28 ∆T(Aluox) ∆T(Wlp) (K) 0.44 0.47 (K) 10.57 10.09 0.24 8.3 τ0 (s) 2.1 1.32 2.64 2.5 -6.13- Abb. 6.5a 4-Sch.-Modell: statisches Temp.profil f.H20E Abb. 6.5b 4-Sch.Modell: Chip-Temp.profile transient,stat. -6.14- chip,4W,H20E,column heating 30 28 30 26 24 28 22 20 20 26 22 24 24 22 26 28 30 20 Abb. 6.5c 4-Sch.-Modell: 2D-Temp.verteilung auf dem Chip -A.1- Zusammenfassung und Ausblick Das Ziel dieser Arbeit war es, einen Chip zu entwickeln, mit dem man bei einer unterschiedlichen Wärmequellenanordnung die Temperaturverteilung auf dem Chip statisch und transient messen kann. Im Bereich der thermischen Messung mit Testchips ist eine statische Messung mit einzelnen integrierten Dioden und Widerständen gängig. Als Vergleichsverfahren für flächenhafte thermische Messung steht die Thermographie und das Wärmewellen-Meßverfahren mit moduliertem Laser als Heizquelle zur Verfügung. Im Vergleich zu diesen hat das entwickelte Verfahren in Silizium zwar eine schlechtere Ortsauflösung von 0.3mm an der Oberfläche und 1.2mm an der Unterseite des Chips, bietet aber dafür die Möglichkeit, zeitabhängige Messungen mit einer kleinen Auflösung von 28ms zu machen. Ferner ist es besser als die Thermographie geeignet, absolute Temperaturen zu messen, da Emissivität und Beleuchtungsverhältnisse keine Rolle spielen. Die Temperaturauflösung liegt bei 0.4K, läßt sich aber verbessern. Wie mit Wärmewellen-Methoden sind Untersuchungen in tieferen und optisch verdeckten Schichten möglich, insbesondere lassen sich Fehler bei der Chip-Montage damit charakterisieren. Durch Extraktion der Temperatur-Inhomogenitäten läßt sich die thermische Struktur der unteren Schichten ermitteln. Es können auch Wärmewellen damit direkt (ohne Laser) erzeugt und gemessen werden. Die Abhängigkeit der Ausgangssignale von Versorgungsspannung und Temperatur lassen sich auf Grund der guten elektrischen Charakterisierbarkeit des Fühlers mit der bekannten MOS-Theorie theoretisch herleiten. Wegen der einfachen und regelmäßigen Struktur des Chips ist eine gute thermische Charakterisierung mit neuen thermischen Modellen möglich. Die Übereinstimmung zwischen thermischer Messung, Simulation und analytischer Rechnung ist gut (10%). Ein Nachteil des Verfahrens ist das starre Ansteuerungsschema: der Chip läßt sich nicht in neu zu entwickelnde Chips etwa in der Form einer verschiebbaren Teststruktur einbauen. -A.2- Parallel zum Meßverfahren wurden analytische thermische Modelle für Mehrschicht-Chipaufbauten auf der Basis der Fourier-Entwicklung aufgestellt und gerechnet (Rechenverfahren nach Fourier-Galerkin). Dieses Rechenverfahren erfordert nur einfache Modellierung, keine Netzgenerierung und ist 5-10 mal schneller als FEM. Es ist nicht-iterativ, schnell konvergent und wenig empfindlich gegen Aspektverhältnisse bei dünnen Schichten. Das geschilderte elektrothermische Meßverfahren und die analytischen thermischen Modelle (Rechenverfahren nach Fourier-Galerkin) sind gut aufeinander abgestimmt und können zusammen als Validierungs-Tool für FEM benutzt werden. Sie sind für dünne Schichten gut geeignet: das Rechenverfahren ist unempfindlich gegen Aspektverhältnisse und das Meßverfahren hat eine gute Auflösung bei dünnen Schichten. Die Kombination der beiden bietet sich an zur Extraktion von Materialparametern und Schichtdicken durch Fit der analytischen Formel an die elektrothermisch gewonnene Temperaturverteilung. -A.3- Anhang A1 Thermische Modelle A1.1 Das thermische 1-Schicht-Modell -Struktur Die Geometrie und die Bezeichnungen des Modells sind in Abb. 6.2 wiedergegeben. Bei der Rechnung wurde gewählt : Abmessungen des Heizers A=C/5, As=C, Leistung P=4W, B=2.5 cm, C=0.5 cm, WS = 3 ( dAlox + dWlp ) = 2.7mm . Für die Wärmeleitfähigkeit KS des Substrats wählt man für eine ∑diKi Mehrschicht-Struktur als Approximation den Mittelwert der Schicht-Leitfähigkeiten: KS = i ∑di i Diffusivität den Maximalwert der Schichten: κS = maxi κi . -Randbedingungen Die zeitabhängige Differentialgleichung lautet: ∆T − 1 ∂T =0 κ ∂t (A1.1) und die Randbedingungen: ∂T ∂T (+B) = (−B) = 0 ∂x ∂x (seitlich isoliert) ∂T ∂T (+B) = (−B) = 0 ∂y ∂y T( z=WS ) = 0 (untere Fläche auf konstant T=0) ∂T −q ⁄ KS ; | x|≤ A , | y|≤ As ( z= 0 )= 0 ; sonst ∂z T( x,y,z,t=0 ) = 0 (Heizer-Wärmestrom oben) (A1.2) (Anfangsbed. Temperatur 0 für die transiente Lösung) -Ansatz T( x,y,z,t ) = T1( x,y,z )+ T2( x,y,z,t ) (A1.3) , für die -A.4- T1 ist die statische Lösung, T2 der transiente Anteil . T1 erfüllt die inhomogene Randbedingung (A1.1) und die Poisson-Gleichung ∆T = 0 , T2 die Wärmeleitungsgleichung, die homogenen Randbedingungen ((A1.1) mit rechter Seite =0) und die Anfangsbedingung T2( x,y,z,t =0 ) = − T1( x,y,z ) , außerdem T2( x,y,z,t = ∞ ) = 0 (der transiente Anteil verschwindet im statischen Grenzfall). (A1.4) nfour sinh( √ λk2 + λl2 ( WS− z ) ) ; k,l> 0 T1( x,y,z ) = ∑cklcos( λk x )cos( λl y ) ; k= l= 0 ( WS− z ) k,l=0 (A1.5) nfour nz T2( x,y,z,t ) = ∑ ∑ c’klmcos( λk x )cos( λl y )sin( λ’m ( WS− z )) exp( − κt ( λk2+ λl2+ λ’m2 ) ) k,l=0 m=1 ( m+ 1⁄2 )π kπ erfüllen T1 und T2 die Randbedingungen in x und y, mit λ’m = WS B ∂T2 ( z= 0 )= 0 . Die Fourier-Koeffizienten ckl von T1 bekommt man erfüllt T2 die homogene Randbedingung ∂z aus der Randbedingung für den Wärmestrom bei z=0: Mit den Eigenwerten λk = ckl = √ λk2 + λl2 ckc’l cosh( √ λk2 + λl2 q K WS ) S (A1.6) Dabei sind ck , c’l die Fourier-Koeffizienten der eindimensionalen Rechteck-Funktionen: ∞ A ∑ckcos( λk x ) = 10 ;; || x|≤ x|> A , | x|≤ B (A1.7) l=1 ∞ As ∑c’lcos( λl y ) = 10 ;; || y|≤ y|> As , | y|≤ B l=1 Die Koeffizienten cklm von T2 erhält man aus der Anfangsbedingung (A1.2): nz sinh( √ λk2 + λl2 ( WS− z ) ) ; k,l> 0 − ∑ c’klmsin( λ’m ( WS− z ) ) = ckl W ( − ) z ; k= l= 0 S m= 1 (A1.8) Da die Funktionen ϕm( ξ ) = sin( λ’m ξ ) im Intervall [- WS,WS] orthogonal sind, kann man die Entwicklungskoeffizienten cklm der rechten Seite von (A1.8) nach φm direkt angeben: c’klm = − ckl 1 WS WS ∫− W S 2 √ 2 dξ sin( λ’m ξ ) sinh( λk + λl ξ ) ; k,l> 0 ξ ; k= l= 0 (A1.9) -A.5- c’klm = − ckl A1.2 2 2 √ 1 2 2 √ 2 ( − 1 )m λk + λl cosh( λk + λl WS ) ; k,l> 0 2 2 2 WS λk + λl + λ’m ; k= l= 0 1 Das 4-Schichten-Modell -Struktur Die Struktur des Modells ist in Abb. 6.4 dargestellt. Für die Konfiguration CHSTF3 wurde gewählt für den Heizer A=C/5, As=0.95C, Leistung P=4W, für die restlichen Maße 2B=5 cm, 2C=1 cm, für die Schicht-Dicken dC=WC-WK=0.5 mm, dK=WK, dS1=WS1=dAlox=0.75 mm, dS2=WS2-WS1=3dWlp=1.2mm , für die Wärmeleitfähigkeiten KS1=KAlox , KS2=KWlp . -Randbedingungen Die Temperatur ist gegeben durch die 4 Funktionen TC , TK , TS1 , TS2 in den 4 Schichten Chip (C), Kleber (K), Schicht1 (S1), Schicht2 (S2). Es werden die folgenden Randbedingungen gestellt: ∂TS ∂TS (+C) = (−C) = 0 ∂x ∂x (S=C: Chip, S=K:Kleber seitlich isoliert) (A1.10) ∂TS ∂TS (+C) = (−C) = 0 ∂y ∂y ∂TS ∂TS (+B) = (−B) = 0 ∂x ∂x (Schicht1,2 seitlich isoliert : S=S1,S2) ∂TS ∂TS (+B) = (−B) = 0 ∂y ∂y TS2( z=WS2 ) = 0 (untere Fläche auf konstant T=0) ∂TC −q ⁄ KC ; | x|≤ A , | y|≤ As ( z= −WC )= ∂z 0 ; sonst mit dem Heizer-Wärmestrom (A1.10a) (Heizer-Wärmestrom oben) q= P 4AAs -Anschlußbedingungen Die Anschlußbedingungen sichern die Gleichheit der Temperatur T und des Wärmestromes q = KS ∂TS auf ∂z beiden Seiten der Grenzfläche zwischen 2 Schichten. Da es sich bei dem Lösungsansatz um eine Fourier-Entwicklung in x,y von k=0 bis k=nfour nach trigonometrischen Funktionen handelt, liefern diese beiden Bedingungen jeweils eine (nfour+1)x(nfour+1) -Matrix-Gleichung für die Koeffizienten der Entwicklung. Die Gleichheit an der Grenzschicht wird im Sinne der Gleichheit der Fourier-Entwicklung nach den Eigenfunktionen der Grenzschicht gefordert, also für Chip, Kleber (x,y=-C..C) nach cos( λkx ) , cos( λly ) mit -A.6- kπ kπ und für Substrat1-Substrat2 (x,y=-B..B) nach cos( λk’ x ) , cos( λl’y ) mit λk’ = . Für den C B Anschluß Chip-Kleber und Substrat1-Substrat2 wird Koeffizientenvergleich in x,y vorgenommen, da die Fourier-Entwicklung auf beiden Seiten nach den gleichen Funktionen erfolgt. An der Grenzschicht mit der "Stufe" zwischen Kleber und Substrat1 wird die Gleichheit im Sinne des Skalarprodukts mit den Eigenfunktionen (Galerkin-Bedingung) der oberen Schicht für die T-Gleichheit und der unteren Schicht für die q-Gleichheit gefordert. Dies liefert gute Konvergenz. Man kann auch eine Interpolationsbedingung in (nfour+1)x(nfour+1) Punkten stellen, die Konvergenz ist jedoch wesentlich schlechter. λk = Die Bedingung der Koeffizienten-Gleichheit lautet (für Substrat1-Substrat2, entsprechend für Chip-Kleber): TS1 ( x,y,z=WS1 ) = TS2 ( x,y,z=WS1 ) KS1 (A1.11) ∂TS1 ( x,y,z=WS1 ) ∂TS2 ( x,y,z=WS1 ) = KS2 ∂z ∂z (A1.12) Die Galerkin-Bedingung lautet für z=0 (Anschluß Kleber-Substrat1 T-Gleichheit): +C (A1.13) +C ∫∫ TS1( x,y,0 )cos( λkx )cos( λly ) dxdy = C2 ∫∫−C TK( x,y,0 )cos( λkx )cos( λly ) dxdy C −C 1 1 2 Hier wird die Temperatur-Gleichheit unterhalb des Chips (x,y=-C..C) verlangt, deshalb die Entwicklung nach cos( λk’ x ) , cos( λk’y ) , die in dem Gebiet orthogonal sind. (Anschluß Kleber-Substrat1 q-Gleichheit): (A1.14) KK +C ∂TK( x,y,0 ) ∂TS1( x,y,0 ) cos( λk’x )cos( λl’y ) dxdy = 2 ∫∫ cos( λk’x )cos( λl’y ) dxdy . -Hier wird ∂z ∂z B −C verlangt, daß der Wärmestrom unterhalb des Chips gleich dem des Chips ist und außerhalb der Chip-Fläche (|x|,|y|>C) verschwindet. Auf der rechten Seite von (A1.12) erstreckt sich das Integral eigentlich von -B bis +B, aber der Integrand verschwindet für (|x|,|y|>C) infolge der obigen Bedingung. KS1 +B ∫∫ B2 −B -Ansatz Im Chip-Bereich wird nach den Chip-Eigenfuktionen cos( λkx ) , cos( λly ) , im Substrat-Bereich nach den kπ kπ Substrat-Eigenfunktionen cos( λk’x ) , cos( λl’y ) mit λk = und λk’ = entwickelt. C B Schicht S=K,C sinh( √ λk2 + λl2 ( z+ WS ) ) ; k,l> 0 cS,kl ; k= l= 0 ( z+ WS ) TS( x,y,z ) = ∑cos( λkx )cos( λly ) 2 2 ( z+ WS ) ; k,l> 0 cosh √ ( + dS,kl λk + λl k,l=0 ; k= l= 0 1 nfour Schicht S=S1,S2: (A1.15) -A.7- sinh( √ λ’k2 + λ’l2 ( z− WS ) ) ; k,l> 0 cS,kl ; k= l= 0 ( z− WS ) TS( x,y,z ) = ∑cos( λ’kx )cos( λ’ly ) 2 2 √ cosh ( ) ( z− W ; k,l> 0 S + dS,kl λ’k + λ’l k,l=0 ; k= l= 0 1 nfour -Gleichungen für die Koeffizienten Aus den 8 Bedingungen (A1.10), (A1.10a), (A1.11)..(A1.14) ergeben sich 8 Matrix-Gleichungen für die (nfour+1)x(nfour+1) -Koeffizienten-Matrizen cC, dC, cK, dK, cS1, dS1, cS2, dS2 . Die 1. Bedingung für konstante Temperatur in (A1.10a) wird erfüllt, indem man dS2 =0 setzt. Im allgemeineren Fall einer konvektiven ∂TS ( x,y,z=WS ) + H TS ( x,y,z=WS ) = 0 kommt dS2 noch hinzu. Bedingung KS ∂z Die Lösung erfolgt mit einem Standard-Gleichungslöser z.B. LR-Verfahren oder Gauß-Seidel. Da es sich um dünnbesetzte Matrizen handelt, ist ein Sparse-Gleichungslöser am besten geignet. Die Anzahl der Variablen beträgt für nS Schichten 2nS (nfour+1)2 . -Der transiente Fall Wie im 1-Schicht-Modell trennt man den statischen und transienten Anteil wie in (A1.3). T2 erfüllt die homogenen (rechte Seite =0) Randbedingungen (A1.10), (A1.10a) und die Anschlußbedingungen (A1.11),.. (A1.14) . Ein exponentieller Ansatz in der Zeit wie im 1-Schicht-Modell würde das Gleichungssystem sehr groß machen, da wegen der Koppelung die Grundfrequenzen aller Schichten vorhanden sein müßten. Deshalb diskretisiert man stattdessen die Wärmeleitungsgleichung in der Zeit (Zeit-FDM): ∆T2( x,y,z,tn+1 ) = 1 T2( x,y,z,tn+1 ) −T2( x,y,z,tn ) κ tn+1 −tn (A1.16) d2S ist die maximale Dabei sind t0=0, t1,.. geeignete Zeitpunkte im Intervall [0,τmax] , τmax = maxS 4κ Zeitkonstante der Schichten. Man macht für T2 den Ansatz für t=tn in der Schicht S: (A1.17) nfour nz (n) cos( λ’m ( z−WS ) ) ; m> 1 n) sin( λ’m ( z−WS ) ) ; m> 1 T2( x,y,z,tn ) = ∑ cos( λk x )cos( λl y ) ∑ct (klm ( z− W ) ⁄ dS + dt klm1 ; m= 1 ; m= 1 S k,l=0 π( m −1 ) wobei λ’m = . dS m=1 Wegen der Anfangsbedingung ist T2( x,y,z,t0 ) = − T1( x,y,z ) . Man löst nun sukzessiv die Gleichung (A1.16) , wobei T2( x,y,z,tn ) schon bekannt ist, indem man mit dem Ansatz in die Gleichung eingeht und Koeffizientenvergleich in x,y durchführt für z= znS,n1 , n1 = 1,..n’z = 2( nz− 1) . z= znS,n1 ist eine Unterteilung dS . Die Anzahl der z-Punkte n’z ist so gewählt, daß die der Schicht S in z-Richtung: znS,n1 = WS+ n1 n’z+ 1 Anzahl der Bedingungen der Anzahl der Variablen ctS,klm , dtS,klm gleich ist: diese beträgt 2nS nz ( nfour+ 1 )2 . -A.8- Für die Koeffizienten ergibt sich die Gleichung: (A1.18) nz sin( λ’ ( zn −W ) ) ; m> 1 1 n) cos( λ’m ( znS,n1−WS ) ) ; m> 1 2 2 2 + dt (klm 1 ( − λk − λl − λ’m− κ ( t − t ) ) ; m= 1 1 ; m= n+ 1 n S ∑ ct (nklm) ( znS,n1m− WSS,n1 ) ⁄ dS m=1 =− 1 κ ( tn+ 1− tn ) nz (n) sin( λ’m ( znS,n1−WS ) ) ; m> 1 (n) cos( λ’m ( znS,n1−WS ) ) ; m> 1 + dt klm1 ct klm( zn W d ; m 1 − ) ⁄ = ; m= 1 S S,n1 S m=1 ∑ -A.9- Anhang A2 Analytische elektrische Modelle A2.1 Das analytische Modell der Wilson-Stromquelle Die Simulation liefert für die inneren Knoten der Stromquelle MT5..MT8 für VDD=12V, Lastwiderstand RL=1W : Ul := V( 55 ) ≈ 0.75VDD , Ur := V( 53 ) ≈ 0.45VDD , s. Abb. 2.13 . Der Zustand und die Anschluß-Spannungen der einzelnen Transistoren in der eingeschalteten Stromquelle (MT8 leitend) sind wie folgt: MT5 : VDS = VGS = − (VDD− Ul),VBS= 0 , Sättigung MT6: VDS = − ( VDD− Ur ) ≈ − 0.55VDD , VBS = 0 , VGS = − ( VDD− Ul ) ≈ − 0.25VDD also |VDS| > |VGS| , folglich Sättigung MT7: VDS = − Ul , VGS = − ( Ul− Ur ) , VBS = VDD− Ul also |VDS| > |VGS| , folglich Sättigung MT8: VG=0 (offener Transistor) VDS = − Ur , VGS = − Ur , VBS = VDD− Ur , Sättigung Die Knoten-Gleichungen für Ströme in den Knoten 55 bzw 53 lauten IDS,MT5 = IDS,MT7 , IDS,MT56 = IDS,MT8 oder ausgeschrieben in der Level3-Näherung IDSC,MT5 ( VDD−Ul− |VTH,MT5| )2 IDSC,MT7 ( Ul− Ur− |VTH,MT7| )2 = ( 1+ FB,MT5 ) ( 1+ FB,MT7 ) 2 2 (A2.1) IDSC,MT6 ( VDD−Ul− |VTH,MT6| )2 IDSC,MT8 ( Ur− |VTH,MT8| )2 = ( 1+ FB,MT6 ) ( 1+ FB,MT8 ) 2 2 (A2.1a) −√ 2ϕp+ VBS 2ϕp ) (aus 2.10) . mit |VTH| = |VTO|+ γ ( Fs√ -A.10- Dies ist ein nichtlineares Gleichungsssystem für Ul, Ur in Abhängigkeit von VDD ( IDSC und FB sind auch (schwache) Funktionen von Ul, Ur) . Mit den Näherungen σ=0, IDSC und FB auf beiden Seiten gleich kann man die Klammer-Ausdrücke gleichsetzen und bekommt : l− √ 2ϕp ) ) VDD− Ul− |VTO| = Ul− Ur− ( |VTO|+ γ ( Fs√ 2ϕp+ VDD− U (A2.2) r− √ 2ϕp+ VDD− U 2ϕp ) ) VDD− Ul− |VTO| = Ur− ( |VTO|+ γ ( Fs√ und daraus ohne Body-Effekt (γ=0) in 1. Näherung VDD− Ul = Ul− Ur VDD− Ul = Ur , woraus sich berechnet Ul = 2 1 VDD , Ur = VDD 3 3 (A2.2a) Setzt man (A2.2a) in die rechte Seite von (A2.2) ein, so bekommt man in 2.Näherung 1 2ϕp ) ) 2ϕp+ VDD − √ VDD− Ul− |VTO| = Ul− Ur− ( | VTO | + γ ( Fs√ 3 2 2ϕp ) ) 2ϕp+ VDD − √ VDD− Ul− |VTO| = Ur− ( |VTO|+ γ ( Fs√ 3 Löst man nun nach Ul, Ur auf, so erhält man die Ausdrücke 2 γ 2 1 2ϕp ) 2ϕp+ VDD + √ 2ϕp+ VDD ) − 2√ Ul = VDD+ ( Fs( √ 3 3 3 3 (A2.3) γ 2 1 1 2ϕp+ VDD ) − √ p ) Ur = VDD+ ( Fs( 2√ 2ϕp+ VDD − √ 2ϕ 3 3 3 3 Damit ergibt sich für den Ausgangsstrom der Stromquelle nach Einsetzen des obigen Ergebnisses in die rechte Seite von (A2.1) mit θ ≈ 0 , d.h. IDSC ≈ β Ise = IDS,MT7 = γ β 1 2 1 ( VDD −| VTO |− ( Fs ( √ 2ϕp+ VDD + √ 2ϕp+ VDD ) − 2√ 2ϕp ) )2 (A2.4) 3 2 ( 1+ FB ) 3 3 3 Ise nimmt also im wesentlichen quadratisch mit VDD zu. In Abb. 2.11 wird (A2.4) (untere Kurve) mit Simulationsergebnissen verglichen . Den Strom Ise kann man vergrößern, indem man MT6 und MT5 im Stromverhältnis r:1 auslegt. Wenn man analog wie oben rechnet, bekommt man die Formel für Ise in Abhängigkeit von r: Ise = VDD γ β r )− p ) )2 ( −| VTO | (2− √ ( Fs ( W2 + W1 ) − 2√ 2ϕ r + 2 √r + 2 2 ( 1+ FB ) √ (A2.4a) 2 1 −| VTO | 2( 1− √ −| VTO | ( 1− √ r ) r ) , W1 = √ 2ϕp+ VDD 2ϕp+ VDD mit W2 = √ √r+ 2 √r + 2 -A.11- A2.2 Das analytische Modell des Temperaturfühlers: Berechnung der Thermo-Spannung Der Temperaturfühler besteht aus den 2 identischen, als Dioden geschalteten p-Transistoren MT3, MT4 und dem Stromspiegel MT1, MT2 mit dem Verhältnis der Geometrie-Faktoren W/L von rth=10 (s. Abb. 2.10) . Die Dioden DT3, DT4 sind die Source-Bulk-Übergänge der Transistoren MT3, MT4. Da im betrachteten Bereich die Dioden-Spannung 0.4V<Vd<0.6V der Dioden-Strom deutlich größer ist als der Transistor-Strom IDS (s. Abb. 2.19), darf IDS in 1. Näherung vernachlässigt werden. Es ergeben sich mit den Bezeichnungen U1=V(19)=VTHint , U2=V(20)=VTLint , Vd=V(29)-V(19) , Vth=U2-U1 für MT1, MT2 die Spannungen und die Zustände MT1: VGS=VDS=U1 , VBS=0 , Sättigung MT2: VDS=U2 , VGS=U1 , VBS=0 , VDS=U2<VGS-VTH=U2+Vth-VTH Sättigung, da VTH ≈ VTO = 1.191V , Vth ≈ 100mV DT3: VD=Vd DT4: VD=V(29)-V(20)=Vd+Vth Die 2 wichtigsten Parameter der Spannungsquelle ist die Thermo-Spannung Vth und die Dioden-Spannung Vd über die linke Diode MT3. Diese werden im folgenden berechnet. -Dioden-Spannung Vd Um die Dioden-Spannung zu berechnen, bestimmt man Ul. Für U1=VTHint bekommt man in der EL3-Näherung IDS,MT1 = 1 IDSC ( VGS− VTH )2 2 ( 1+ FB ) (A2.5) und weiter unter Vernachlässigung des Body-Effektes mit Fs ( 0 ) ≈ 1 wegen VBS=0 ( nach (2.21)) : ≈ µs ( U1− VTO )2 β 2 ( 1+ FB ) µ0 ( 1+ θ ( U1−VTO ) ) IDS,MT1 = 1 Ise rth + 1 -A.12- und daraus unter Vernachlässigung der U1-Abhängigkeit im Nenner 1⁄2 2Ise ( 1+ FB ) U1 ( Ise ) ≈ VTO + IDSC ( rth+ 1 ) und für Vd : ID,DT3 ≈ IS exp ( Vd Ise )≈ nDUT rth+ 1 Damit wird die Dioden-Spannung in 1. Näherung: Vd ≈ nDUT ln Ise IS ( rth+ 1 ) (A2.6) Nach Einsetzen von Ise (VDD,T) (s.u.) bekommt man die Abhängigkeit von VDD. Vd steigt logarithmisch, also schwach, mit VDD an (von 0.4V bei VDD=5V auf 0.6V bei VDD=12V) , die T-Abhängigkeit steckt in UT und IS . -Thermo-Spannung Vth In den Ansatz ID,DT4+ IDS,MT4 IDS,MT2 ID,DT4 + ln = ln = ln ln rth = ln IDS,MT1 ID,DT3 + IDS,MT3 ID,DT3 IDS,MT4 ID,DT4 IDS,MT3 1+ ID,DT3 1+ (A2.7) Vd ) und für IDS die Formel (2.29) für Schwache Inversion ( Vd ≤ Ukr ) bzw. nDUT Sättigung ( Vd ≥ Ukr ) . Der Wert Vd=Ukr wird bei T=300K für VDD=5.8V erreicht. setzt man ein ID = IS exp ( Für die Schwache Inversion bekommt man die Ausdrücke (A2.8) IDS,MT3 β ( nFSUT ) 2 ≈ ID,DT3 2 IS (1+ FB ) 1 ( |VTO| − γ√ )) 2ϕp ( 1 − Vd 1+ ϕ 4 1 1 p − − 1 )− exp Vd ( nFSUT nFSUT nDUT und entsprechend für MT3, DT3 IDS,MT4 β ( nFSUT ) 2 ≈ ID,DT4 2 IS (1+ FB ) 1 ( |VTO| − γ√ )) 2ϕp ( 1 − + ) (V V d th 1+ 4ϕ 1 1 p − − 1 )− exp (Vd+ Vth) ( nFSUT nDUT nFSUT -A.13- Man setzt nun in (A2.7) ein, berücksichtigt ID,DT4 Vth = ln nDUT ID,DT3 und setzt ansonsten in (A2.8) näherungsweise Vth = nDUT ln ( rth ) , vernachlässigt Vth innerhalb der γ-Klammer in IDS,MT4 und erhält für ID,DT4 Vth Vth ≈ ln rth + ln nDUT 1+ 1+ β ( nFSUT ) 2 expvth ( Vd ) 2 IS ( 1+ FB ) nD β ( nFSUT ) 2expvth ( Vd ) rth− ( 1− nFS ) 2 IS ( 1+ FB ) (A2.9) mit der Abkürzung 1 ( |VTO| − γ√ )) 2ϕp ( 1 − V d 1+ 4ϕp 1 1 − − 1 )− expvth ( Vd ) = exp Vd ( nFSUT nDUT nFSUT wobei wegen Vth<<Vd , FB und nFS bei MT3 und MT4 als in 1. Näherung gleich angenommen werden dürfen. Für den Fall der Sättigung bekommt man analog zu (A2.8): IDS,MT3 β ( Vd+ γ√ p ( 1− ≈ 2ϕ ID,DT3 2 IS (1+ FB ) (A2.10) Vd 1 ) − |VTO| ) 2 exp ( − ) nDUT Vd 1+ 4ϕp 1 ) − |VTO| ) 2 Vd 1+ Vth 4ϕp ) exp ( − 1 n DUT p ( 1− ) − |VTO| ) 2 ( Vd+ γ√ 2ϕ Vd 1+ 4ϕp 2ϕp ( 1− ( Vd+ Vth+ γ√ IDS,MT4 IDS,MT3 = ID,DT4 ID,DT3 und damit ergibt sich mit den gleichen Näherungen wie oben Vth ≈ ln rth + ln nDUT (A2.11) Vd β ) quadvth ( Vd ) exp ( − nDUT 2 IS ( 1+ FB ) Vd β 1 ) 1+ quadvth ( Vd+ nDUTlnrth ) exp ( − I U 2 S ( 1+ FB ) nD T rth 1+ 2 1 2ϕp ( 1 − )−|VTO| quadvth ( Vd ) = Vd+ γ √ V d 1+ 4ϕp Für nicht zu kleine Vd kann man den zweiten ln-Term vernachlässigen und bekommt in 1.Näherung Vth = nDUT ln rth = 90.8mV für T=300K (A2.11a) -A.14- A2.3 Die Diode mit Tunneleffekt Der Tunnel-Effekt entsteht bei entarteten pn-Übergängen, d.h. bei hoher Dotierung auf beiden Seiten : NA >> NV , ND >> NC . In diesem Fall liegt die Fermi-Energie EF im Valenzband auf der p- bzw. im Leitungsband auf der n-Seite. Im folgenden wird gezeigt, daß der bekannte Formelapparat deTunneleffektes der pn-Schicht nach Einsetzen der Prozeß-Technologie-Parameter (Dotierungen) und der Geometrie-Parameter der Diode im wesentlichen die experimentell gefundenen Werte der NB-NS-Diode in Sperrichtung ergibt. Für die Stromdichte des Tunneleffektes gilt ([Sze], [Demassa]): J = Jp ( V V ) exp ( 1− ) VP VP (A2.12) für V>0 (Sperr-Richtung) ergibt sich also nach Multiplikation mit der Sperrschicht-Fläche Apn näherungsweise die Kennlinie einer Diode in Durchlaß-Richtung: ID = ApnJp ( V V V ) exp ( 1− ) = Is exp( − ) nDUT VP VP Die Peak-Spannung VP ist dabei: VP ≈ ( Vn+Vp ) ⁄ 3 (A2.12a) mit den Entartungs-Spannungen Vn = ND EF,n−EC ND ≈ ( kT ⁄ q0 ) ( ln + 0.35 ) NC q0 NC Vp = NA EV−EF,p NA ≈ ( kT ⁄ q0 ) ( ln + 0.35 ) NV q0 NV ND, NA, NC, NV sind die Donor-, Akzeptor-Dichte und die Zustandsdichte im Leitungs- bzw. Valenzband : NC ≈ 2 ( 2πm∗e kT ⁄ h2 ) 3 ⁄ 2 = 2.8 1019cm−3 für Si ( [Sze], App. H) NV ≈ 2 ( 2πm∗h kT ⁄ h2 ) 3 ⁄ 2 = 1.04 1019cm−3 für Si mit den effektiven Massen der Elektronen und Löcher m∗e = ( m∗2e,t m∗e,l ) ⁄2m0 = 0.33m0 , m0 = Elektronen-Ruhemasse 1 3⁄2 3⁄2 2⁄3 + m∗h,t ) m0 = 0.55m0 m∗h = ( m∗h,l -A.15- Setzt man ND = N(n+-Kontakt) = 3 1020cm-3 , NA = N(p+-Kontakt) = 4 1019cm-3 gleich der n- bzw. p-Kontakt-Dotierung (s. Kap.4), so ergibt sich VP = 2.9 kT ⁄ q0 , der gemessenen Wert des Emissionskoeffizienten für die ( NB-NS-sp) Diode EL2D16 ist nD = 3.82 (gegenüber 2.9) . Für den Peak-Strom Jp gilt __ m ∗e E3g ⁄ 2 E π√ qm∗ ) D Jp = 2 3exp ( − 2−h q0Eel 2 2√ 2π −h (A2.13) wobei Eg = Bandabstand des Siliziums, − Eel _ 4√ 2 qh die mittlere Tunnel-Energie, E= 3π √ m ∗e Eg Eel ≈ ( Eg N∗= (A2.14) N∗ ) 1 ⁄ 2 die mittlere elektrische Feldstärke, 2ε0εrSi NAND die mittlere Dotierung, NA + ND D ≈ q0VP das Wahrscheinlichkeits-Überlapp-Integral über dE ist. Mit den obigen Werten für NA, ND ergibt sich Jp = 0.175 10−3 µA , (µm) 2 und mit der Sperrschicht-Fläche Apn = 2x0.5 µm2 : Is=ApnJp=0.996 nA, der gemessene Wert für EL2D16 ist IS= 1.2 nA. Die Theorie-Formeln ergeben also in etwa die richtigen Werte für den Emissionskoeffizienten und den Sperrstrom der Diode NB-NS-sp. Die Abhängigkeit von Jp von N∗≈ NA ist nach (A2.12), (A2.13), (A2.14) NA ( ln Jp = k1 exp ( −k2√ NA ) √ NA NA ) + 0.35 NV NV (A2.15) Jp nimmt sehr stark mit NA ab, bereits für NA = N(p+-Drain/Source)=8 10 18 cm-3 ist der Strom im Bereich 10-13 µA . A2.4 Der Lawinen-Effekt beim n-Transistor Der Lawinen-Effekt bei pn-Übergängen entsteht durch Ladungsträger-Multiplikation, der die Erzeugung der Elektron-Loch-Paare durch Stoß-Ionisation zugrundeliegt. Für den Multiplikationsfaktor wird die Formel angegeben ( [Unger], [Muller-Kammins] ) : -A.16- M (V) = 1 , V nM ) 1− ( Vbr (A2.16) ν+ 1 , dabei ist ν 2 der Exponent der elektrischen Feldstärke Eel im Ansatz für die Erzeugungsrate G ( J ist die Stromdichte) : wobei V die Spannung über dem pn-Übergang, Vbr G = kA die Durchbruch-Spannung und nM = | J| | Eel| ν q0 (A2.17) Für die Durchbruch-Spannung wird der Zusammenhang angegeben: Vbr = 1 ν+ 1 2 ε0εSi,r ν − 1 ) ν+1 ( ) ν+1 ( 2 k1 qN∗ (A2.18) N* ist die mittlere Dotierung der pn-Schicht nach (A2.14) , nM liegt zwischen 2 und 6, für Si nM =3...4, hier wurde nM =3 angenommen. Im vorliegenden Fall eines n-Transistors im Sättigungsbereich erstreckt sich der n-Kanal von x=0 bis x = L’ = Leff−∆L nach (3.19). Über der Länge ∆L liegt die Rest-Spannung VDS-VDSat. Man kann nun diesen Bereich al einen pn-Übergang (Substrat, n-Source) mit Lawinen-Effekt betrachten , über dem die Spannung VDS-VDSat liegt und in dem der Strom IDS fließt. Nach der obigen Beziehung erzeugt dieser durch Stoßionisation den Zusatz-Strom ∆I = IDS ( M (VDS−VDSat )− 1 ) . Das gemessenen Kennlinien-Bild des n-Transistors erfordert noch den empirischen Parameter αS, die Stoß-Effektivität: ∆I = αS IDS ( M (VDS−VDSat )− 1 ) , im einfachen Modell ist αS = 1, nach Anpassung an die Meßwerte ist αS = 8.3 . Der endgültige Ausdruck für ∆I lautet: ∆I = αS IDS ( 1 −1) VDS − VDSat 3 1− pos Vbr (A2.19) x, x≥0 mit pos( x ) = und VDSat ≈ VDS−VTO (vereinfacht: Level1-Formel (2.5) mit γ = 0 ). Für 0, x≤0 VDS≤ VDSat , im aktiven Bereich, ist also ∆I=0. Realisiert man ∆I durch eine strom- und spannungs-gesteuerte Stromquelle in Spice, so bekommt man eine befriedigende Übereinstimmung mit den Meßwerten . A2.5 Die Gate-Kapazität Als Modell für die Gate-Kapazität dient das MIS-Dioden-Modell ([Sze, Kap.7] , [Fenske, 2.4]), vgl. Abb. A.3. Die Oxid-Kapazität Cox (spannungs-unabhängig) liegt hier in Reihe zu der Raumladungs-Kapazität CD (spannungs-abhängig) an der Grenze zwischen Substrat und SiOx, die parallel zur Leitfähigkeit Gst und Kapazität Cst der Trapped Charges in der SiOx-Schicht, schließlich ist der Widerstand RB der SiOx-Si-Grenzschicht zu berücksichtigen. Gemessen wird die Admittanz Yges( V,ω ) = jωCges( V,ω ) + Gges( V,ω ) in Abhängigkeit von der Kreisfrequenz ω=2πf und der Spannung -A.17- V=VGB=-VDD...VDD (Gate gegen Substrat). Für Cst und Gst lassen sich analytische Ausdrücke angeben ([Fenske]). Sie sind frequenz-abhängig und machen sich bei den hier erhaltenen Meßergebnissen nur schwach für f>1MHz bemerkbar, wie Rechnungen zeigen. Infolgedessen wurde in 1. Näherung ein vereinfachtes Modell ohne Cst, Gst verwendet: Cox in Serie zu CD und RB . Damit wird Cges( V,ω ) = Cp 1+ ω τ 2 2 mit τ = RBCp , Cp = CoxCD Cox+ CD (A2.20) Die Raumladungs-Kapazität CD fällt von einem großen Wert bei negativen Spannungen auf einen niedrigen kT Wert bei positiven Spannungen ( UT = , A Fläche): (A2.21) q0 CD(V) = 1 εSi,rε0 εSi,rε0kT ⁄2 A >> Cox für V<< − UT mit der Debye-Länge LD = 2 2 LD √ q0Nb Nb 4εSi,rε0kT ln( εSi,rε0 ni CD(V) = A für V>> UT mit der maximalen Schichtdicke Wm = 2 Wm q0Nb Substrat-Dotierung und ni die intrinsische Elektronen-Konzentration ist. Also ist Cp ≈ Cox für V = − VDD (A2.22) und Cp = αCox für V = VDD mit α = 1 0.51 für n = . εox Wm 0.58 für p 1+ εsi tox Beim n-Transistor ist dann für V= -VDD für V=+VDD 1⁄2 ) , wobei Nb die (A2.23) C(V,ω) = C(V,ω) = Cox 1 + ω2τ2 Cmin 1+ 2 2 2 ω RBCmin mit τ= RBCox = Coxα Der Kapazitäts-Sprung ist damit ∆CG(ω) = C(−VDD,ω)−C(VDD,ω) = Cox ( 2 2 2 1+ω τ α (A2.24) α 1 − ) 2 2 1 + ω τ 1 + ω2τ2α2 Durch die V-Abhängigkeit werden andere frequenz-abhängige Impedanzen (z.B. die Pad-Kapazität) aus der Messung eliminiert. Beim p-Transistor verläuft der Sprung umgekehrt. -A.18- Anhang A3 Das Transistor-Modell A3.1 Transistor-Parameter und Gleichungs-Parameter des Modells EL3 Im folgenden wird eine Zusammenstellung der Level3-Parameter für die Transistor-Modelle EL3P1, EL3N1 mit Symbol, Spice-Bezeichnung, Spice-Level (G für Gleichungs-Parameter, C für Kapazitäts-Parameter, E für elektrischen, P für physikalischen Grund-Parameter), Werten für p- und n-Transistor, Kurzbeschreibung und Einheit angegeben. Symbol VTO KP γ 2φp tox Nb NFS Xj L W WD Xjl µ0 vmax δ κ η θ φj C’ox C’j0 Mj Spice- Bez. VTO KP GAMMA PHI TOX NSUB NFS XJ L W WD LD UO VMAX DELTA KAPPA ETA THETA PB CJ MJ Level 1-3 1-3E 1-3E 1-3E 1-3P 1-3P 3 2,3 1-3 1-3 1-3 1-3 1-3P 2,3 2,3 3 3 3 1-3C G 1-3C 1-3C Wert p-Tr. -1.0 9.92 1.93 0.796 44.2 6.80E16 3.17E10 10 3.5 11 Wert n-Tr. 1.19 25.69 1.001 0.757 33.5 3.19E16 6.0E10 2.21 5 8 0.80 127 170E3 0 2.35 0 0.030 0.7 1.032E-3 0.21E-3 2.5 1.10 249 739E3 0 31.1 0.465 0.052 0.7 0.781E-3 1.37E-3 0.73 Beschreibung Einheit Zero-Bias-Schwellen-Spannung V Transkonduktanz µA/V2 Body-Faktor Inversions-Spannung V Oxid-Dicke nm Substrat-Dotierung cm-3 Fast-State-Dichte V-1cm-2 D,S-Implant.-Tiefe µm Kanal-Länge µm Kanal-Breite µm Breiten-Lateral-Diffusion µm Längen-Lateral-Diffusion µm Beweglichkeit cm2/Vs max.Geschwindigkeit m/s Schmal-Kanal-Korrektur Kanal-Längen-Korrektur VDS-Rückkopplungs-Korr. Gate-Beweglichk.-Korr. Substr.-Sperrsch.-Potential V Oxid-Kapaz.dichte F/m2 Sperrsch.-Kapaz.dichte F/m2 Bulk-Junct.-Grading-Koeff. -A.19- Cjsw Mjsw CGBO CGDO Rsh σ XD Wp(0) Wc(0) Fs(0) Fn FB(0) Leff vmax µ0 µeff ⁄ µ0 (12,12,0) IDSC β λ CJSW MJSW CGBO CGDO RSH SIGMA 1-3C 1-3C 1-3C 1-3C 1-3 G G G G G G G G 70E-12 0.7 0 3.42E-9 2.8 0 0.202 0.176 0.771 0.725 0 0.209 19.1 70E-12 0.7 0 10.8E-9 60 0.071 0.138 0.123 0.238 0.875 0 0.473 110.4 Umfangs-Kapaz.dichte Umgangs-Grading-Koeff. Gate-Bulk-Überlapp-Kapaz. Gate-Drain-Überlapp-Kapaz. S,D-Sheet-Widerstand VDS -Rückkoppl.Koeff. Bulk-Sperrsch.-Dicke S-B-Sperrsch.Dicke Kanal-Verengung Body-Faktor-Korrektur Schmal-Kanal-Korrektur Level2-Näherungs-Faktor VDsat-Grenz-Spannung G 0.51 0.58 Beweglichk.-Korr.-Faktor 27.2 47.24 1/86.7 37.5 73.39 1/84 Stromfaktor m. Bewegl.korr. µA/V2 Stromfaktor µA/V2 Kehrwert d. MOS-Early-Sp. 1/V G G LAMBDA 2P F/m F/m F/m Ω µm µm µm V -A.20- Anhang A4 Auflösung des Meßverfahrens A4.1 Oberflächenabbildung im statischen Fall -Einfluß einer Störung an der Oberfläche Betrachtet wird eine Heizquelle der Leistung P mit Radius r0 an der Oberseite eines Chips mit Durchmesser 2l und Dicke d, zur Vereinfachung mit zylindrischer Symmetrie (Abb. 1.1), mit konstanter Temperatur T(d)=0. Für l>> r0 läßt sich T(r,z) geschlossen angeben [Carslaw, Jäger 8.2.III]: T( r,z ) = P πKr0 ∞ sinh(λz ) ) J ( λr ) ∫0 ( cosh(λz ) − tanh(λ d) 0 mit der Maximaltemperatur Tmax = T (0 , 0) = J1( λr0 ) dλ λ (A4.1) P πKr0 Gesucht wird die Änderung der Oberflächentemperatur durch eine Störung am Boden des Chips (z=d): ein kleines Plättchen der Größe εxε, Dicke δ<< ε mit Wärmeleitfähigkeit K’<K. Man zeigt leicht, daß die gleiche Störung von einem "Dipol"-Plättchen der Leistung PD und Abstand δ hervorgerufen wird (Wärmequelle und ∂T ( z=d ) und der Temperaturverteilung -senke dicht beieinander) mit PD = ε22( K− K’ ) ∂z δ∗x→ PD → PD 1 1 ( →− → →) ≈ 4πK | x| | x− δ| 4πK | → x| 3 (A4.2) Um die Randbedingungen einzuhalten muß noch der Dipol mit umgekehrtem Vorzeichen an z=d gespiegelt ∂T werden (T(z=d)=0) und mit gleichem Vorzeichen an z=0 ( ( z= 0 ) = 0) (Abb. 1.1). Aus (A.4.1) bekommt ∂z α P ∂T 1 ( z=d ) ≈ man näherungsweise , wobei α1 die erste Nullstelle von J1 ist (α1 =3.8) und damit die ∂z 2πKdr0 ε2 K− K’ Pα1 "Stör-Leistung" PD = . π dr0 K -Auflösung eines Gitters Störstellen der Größe ε=g/2 mit dem Raster g bilden ein eindimensionales Gitter, das an der Oberfläche als eine Folge von "Hügeln" und "Tälern" dargestellt wird. Man nimmt an, daß dort Aufnehmer der gleichen Größe r0 wie die Heizquelle sitzen. Es werden Bedingungen an das Gitter gesucht, unter denen das Bild an der Oberfläche von seiner Auflösung und Intensität her gerade noch erkennbar ist. Der Beitrag an der Oberfläche stammt fast ausschließlich von den an z=0 gespiegelten Dipolen, da die an z=d gespiegelten sich in ihrer -A.21- Wirkung fast aufheben. Berücksichtigt man nur die nächsten Nachbarn, so bekommt man aus (A4.2) die Temperaturdifferenzen bezüglich einer ungestörten Temperaturverteilung: ∆Thügel ≈ ∆Ttal ≈ PD δ 1 2d + 4πK d2 ( d2+ g2 ) 3⁄2 PD δ 4πK 2d g2 3 ( d2+ ) ⁄2 4 (A4.3) (A4.4) Die Bedingungen an das Gitter lauten nun: 1. r0 ≤ g 2 (Aufnehmergröße) 2. ∆Thügel ≥ ∆Ttal 2 (räumliche Auflösung) 3. ∆Thügel ≥f Tmax (Temperaturauflösung bei rel. Meßfehler f) Aus 2. folgt für das Verhältnis g/d: 2 1+ g 2 3⁄2 ( 1+ ( ) ) d g 4 , mit der Lösung ≥ 2.30 ≥ d ( 1+ ( g )2 ) 3⁄2 2d und aus 3. nach Einsetzen von PD und Tmax : α1 δ K− K’ 16π d K g 2 ≥f d K− K’ g 0.4K = 1.3 o⁄o o , dann bekommt man für die Grenzdicke der Störung: ≈ 1 , = 2.3 , f = K d 300K δ 0.4K ≥ 2.63 f = = 3.4 o⁄o o . d 300K Setzt man in 3. -Beispiel Meßfehler 0.4K K− K’ = 1.3 o⁄o o , r0 = 0.3mm (vgl. Kap. 4.8) ≈ 1 , d = 0.5mm , f = = Tumgebung 300K K bekommt man die Auflösung und minimale Objektdicke gmin = 1.15mm , δmin = 1.62µm . Die kleinsten mit der Messung beobachteten Oberflächenstrukturen (Abb. 4.18) sind 4 Spalten groß, also 1.2mm. Mit den Werten -A.22- A4.2 Oberflächenabbildung mit Wärmewellen -Reflexion von Wärmewellen bei zylindrischer Symmetrie Man betrachte die gleiche Anordnung wie in A4.1, jedoch ist die Heizerleistung jetzt mit der Kreisfrequenz ω moduliert: 1+ exp( iωt ) P = P0 2 (A4.5) Im eindimensionalem Fall (ebene Welle) entsteht eine Wärmewelle der Form Tww = T12 exp( i( q z− ωt ) ) (A4.6) wobei → q = (0,0,q ) der Wellenvektor mit q = iP 1+ i 2κ ⁄ ω die thermische Wellenlänge und T12 = 0 , µ=√ µ 2Kq die Amplitude ist [Rosencwaig]. Bei Reflexion der ebenen Welle unter dem Winkel θ an einer Schicht 2 in der Tiefe d wird T12 modifiziert entsprechend der Formel 1+ R( θ )exp( 2iqdcosθ ) T12 → T12 AR( θ ) = T12 1− R( θ )exp( 2iqdcosθ ) (A4.7) wobei AR der Oberflächenfaktor und R der Reflexionsfaktor ist [Rosencwaig],[Iravani]: µ1 µ2 1 K1 cosθ− 1− sinθ2 ⁄2 µ2 µ1 K2 R( θ ) = K1 µ1 µ2 1 cosθ+ 1− sinθ2 ⁄2 µ2 µ1 K2 (A4.8) Im zylinder-symmetrischen Fall für die Abb. 1.2 lautet die zeitabhängige Wärmeleitungsgleichung mit dem Ansatz (A4.6): 1 ∂T ∂2T + + + q2 T = 0 ∂r2 r ∂r ∂z2 ∂2T (A4.9) Im dreidimensionalen Fall der Abb. 1.2 ist die exakte Lösung in Analogie zu (A4.1) mit T(d’)=0 (ohne Reflexion an z=d): -A.23- T( r, z, t ) = P0 ∞ sinh(iqzz ) dqr ( cosh(iqzz ) − ) J0( qr r ) J1( qr r0 ) exp(−iωt ) ∫ 2πKr0 0 iqz tanh(iqzd’ ) mit qz = ( q2− qr2 ) 1⁄2 (A4.9a) gleich der z-Komponente des Wellenvektors q, integriert wird über die Radial-Komponente qr. Man verifiziert leicht, daß (A4.8) die Wärmeleitungsgleichung erfüllt und auf Grund der Eigenschaften von Bessel-Funktionen [Carslaw, Jaeger (VIII (3))] auch die Randbedingung . Läßt man eine zweite Schicht bei z=d zu wie in Abb. 1.2, so wird die Wärmewelle daran reflektiert und man muß formal über den Oberflächenfaktor AR(θ) (Klammerausdruck in A4.7) integrieren [Rosencwaig ]: Twwref ( r, z, t ) = P0 2πKr0 ∞ sinh(iq z ) ∫0 ( cosh(iqzz ) − tanh(iqzzd’ ) ) J0( qr r ) J1( qr r0 ) ∗ 1+ R( θ )exp( 2iqzd ) dqr ∗ exp(−iωt ) 1− R( θ )exp( 2iqzd ) iqz und cosθ = (A4.10) qz . q -Auflösung der Abbildung Um die Auflösung zu bestimmen, soll eine regelmäßige Anordnung der Störstellen mit Dimension ε und Raster g=2ε betrachtet werden (Abb. 1.2). Die Wellen werden an den Rändern der Störstelle gestreut und überlagern sich im Aufnehmer im Abstand r=r1+r2 vom Heizer. Damit sie sich verstärken, muß ihr Gangunterschied ein Vielfaches der Wellenlänge µ sein: ε 2 21⁄2 ε 2 21⁄2 ε 2 21⁄2 ε 2 21⁄2 ( r1− 2 ) + d + ( r2+ 2 ) + d − ( r1+ 2 ) + d − ( r2− 2 ) + d = kµ d2+r21 , √ d2+r22 bekommt man daraus ε( sinα2− sinα1) = kµ , k = 0 ,1 ,.. ; für k=1 auch µ< 2d . Für ε<<√ Für ε< µ bedeutet das k=0 und α2 = α1 (Reflexion, Beugung 0-ter Ordnung), für ε> µ und r1 = 0 : ε sinα2 = kµ (Beugung am Spalt in der Optik). In Analogie zu A4.1 stellt man Forderungen an das Raster g bzw. die Objektgröße ε : 1. r0 ≤ 2. g 2 Thügel ≥ Ttal 2 (Aufnehmergröße) (Auflösung: reflektierte zur unreflektierten Amplitude) 2a. ε > µ im Fernbereich d>µ/2 (Bedingung für Bildverstärkung durch Beugung 1.Ordnung) Die Bedingung 3. aus A4.1 liefert ähnliche Ergebnisse wie dort und wird nicht weiter ausgeführt. -A.24- Zur Auswertung der Bedingung 2. wird statt (A4.10) nur der Oberflächenfaktor AR(θ) (A4.7) herangezogen, multipliziert mit dem Anteil der Leistung (Raumwinkel/2π) , den das Objekt empfängt (T0 ist die Temperaturamplitude ohne Reflexion): r1 Trefl Thügel 1+ R( θ )exp( 2iqdcosθ ) ε2cosθ = = mit = tanθ (Reflexionswinkel) 2 2 1 2 − ( θ )exp( ) R T0 Ttal iqdcosθ d 2π( r1 + d ) ε2 1+ R( 0 ) ε2 1+ R( θ )exp( 2iqdcosθ ) ≈ = 1− R( 0 ) 2 2 2 3⁄ 1− R( θ )exp( 2iqdcosθ ) 2πd ( 1+ tan θ ) 2 2πd Für die Abschätzung setzt man θ ≈ 0 , da hauptsächlich die Umgebung des Heizers zur Amplitude beiträgt. Man erhält damit aus 2. : 1− R( 0 ) 1⁄2 ε ≥ 2π 2d 1+ R( 0 ) (A4.11) -Beispiel Für die Werte aus Kap. A4.1 und ω=100Hz mit K1 , K2 , κ1 , κ2 (1=Silizium, 2=H77S-Kleber) aus Tab. 5.1 für R(0) bekommt man (Auflösung g=2ε) 1. ε ≥ r0 = 0.3mm µ 2. ε ≥ 1.55d = 0.77mm (Nahbereich d < ) 2 2a. ε ≥ µ = 1.34mm µ (Fernbereich d ≥ ) 2 -A.25- Anhang A5 Ableitung des Entwurfs A5.1 Ableitung der Randdaten für den Entwurf Im folgenden Abschnitt werden Kriterien aufgestellt und Abschätzungen durchgeführt, aus denen wichtige Randdaten des Entwurfs (Größenabschätzungen, Ströme, kritische Zeiten) abgeleitet werden. Zurückgegriffen wird dabei auf A-priori-Angaben: Simulation von Schaltungsblöcken, analytische Modelle und bekannte Eigenschaften der Elementar-Transistoren. -Ortsauflösung Aus der Auflösung des Meßverfahrens (Kap.1.1) g≥2.3d = 460µm , 2r0≤g für d=200µm (Dicke eines gelappten Wafers) ergibt sich für die Größe der Elementar-Zelle Lzelle = 2r0 ≤ g = 460µm . -Anzahl der Elementar-Zellen Wegen der Adressierung muß die Zeilen- und Spaltenzahl eine 2-Potenz sein: nzeile = 2nbit . Läßt man einen "Rand" von 400µm für die Ansteuerung des Zellen-Arrays, so erhält man nzeileLzelle ≤ Lchip− 400µm = 9600µm und aus der Ortsauflösung (s.o.) LZelle≤ 460µm . Diese beiden Ungleichungen werden gerade noch erfüllt von nbit = 5 , Lzelle = 9600µm ⁄ 2nbit = 300µm . Also ist die Anzahl der Elementar-Zellen nzelle = nzeile2 = 22nbit = 1024 . -Anzahl der Pads Jede Zelle liefert, je nach Struktur der Thermo-Spannungsquelle, einen oder zwei Spannungsausgänge. Aus technischen Gründen wurde für den Pitch d(pad1,pad2) der Pad-Anordnung die Forderung aufgestellt d(pad1,pad2) ≥ 200µm . Da der Pitch der Zellen Lzelle ≈ 300µm ist, müssen für den Fall von 2 Spannungsausgängen die Ausgänge von jeweils 2 Zellen zusammengeschaltet werden, d.h. bei der Ansteuerung einer Zeile diese logisch in 2 Halbzeilen aufgeteilt werden. Mit dieser Anordnung sind beide Möglichkeiten für die Thermo-Spannungsquelle realisierbar. -Zeitauflösung Die für die Verarbeitungszeit des Signals wichtigen Größen sind die Setz-Zeit von Vth d.h. τ( Vth ) und die Wandlungszeit des AD-Wandlers τ( ADC ) = 6.5µs ([Sencan], incl. Vorverstärker etc.). Bei zellen-serieller Ansteuerung bekommt man damit die Zeitauflösung (=Hardware-Erfassungszeit für ein Vollbild) von τBild = ( τ( Vth ) )+ τ( ADC ) )∗1024. Bei halbzeilen-paralleler Ansteuerung, d.h. 16 Zellen werden parallel aktiviert, wird τBild = ( τ( Vth ) )+ τ( ADC ) )∗1024 ⁄ 16. -A.26- τ( Vth ) läßt sich grob abschätzen für die Thermo-Spannungsquelle im Temperaturfühler: τ( Vth ) ≈ RoutCout ln( 10 ) (Setzzeit auf 90% des Endwerts). Cout ist die kapazitive Last: Cout = C( ADC ) + C( Pad ) + C( Leitung ) = 4pF mit den Werten C(ADC)=1pF, C(Pad)=1pF, C(Leitung)=1cm*2pF/cm für eine 1cm-Leitung auf dem Chip. Rout , der Ausgangswiderstand der Spannungsquelle läßt sich wie folgt abschätzen. Vd , wobei Vd der Spannungsabfall über Ise Diode1 ist (Abb. 2.1). Aus der Strom-Spannungs-Kennlinie der pn-Diode bzw. der Transistor-Diode bekommt man für Ise = 30µA : Vd( Ise ) ≈ 0.6V , also Rout ≈ 20kΩ . Für die PTAT-Spannungsquelle mit Spannungsdifferenz ist Rout ≈ V1 , wobei V1 die Spannung über der Ise ⁄ ( rth + 1 ) Stromteiler-Schaltung ist. Unter der schwachen Annahme, daß die Versorgungsspannung nicht direkt in die Schaltung eingeht (z.B. alle kaskadierten Stromspiegel-Schaltungen erfüllen diese Annahme), ist wegen Ise<<Imax( Elementar−Transistor ) ≈ 2mA VGS ≈ VTO ≈ 1V , also V1 ≈ nTr∗VTO , wobei nTr die maximale Anzahl seriell geschalteter Transistoren im Stromteiler ist. Damit wird für Ise = 30µA , rth ≈ 10 : Rout ≈ 0.36MΩ∗nTr . Für die PTAT-Spannungsquelle mit Stromteilung ist Rout ≈ Mit den obigen Werten wird τ( Vth ) =0.18µs für die PTAT-Quelle mit Spannungsdifferenz bzw. τ( Vth ) = 3.3µs∗nTr für die PTAT-Quelle mit Stromteilung (zum Vergleich des letzteren für nTR=1 : es ist τ( Vth ) = 40µs aus der Messung in Tab. 3.4). Damit wird die geschätzte Zeitauflösung τBild = 6.84ms bzw. τBild = 6.6ms + 3.38ms∗nTr für die zellen-serielle und τBild = 0.43ms bzw. τBild = 0.42ms + 0.21ms∗nTr für die halbzeilen-parallele Ansteuerung. Die tatsächliche Zeitauflösung mit ITC beträgt τBild = 28ms , vgl. 4.1; dies vorallem wegen des zellen-seriellen Schreibens in den lokalen Speicher. Berücksichtigt man, daß die thermische Zeitkonstante für vertikale Ausbreitung über die Chip-Dicke τv( Si ) = 0.695ms ist, so ist die parallele Ansteuerung vorzuziehen. -Stromverhältnis der Spannungsquelle im Temperaturfühler Die Thermo-Spannung ist proportional zum Stromverhältnis rth der Dioden im Temperaturfühler, rth sollte also möglichst groß sein. Andererseits ist rth begrenzt durch Flächenanforderungen in der Elementar-Zelle. Der n-Elementar-Transistor hat die Fläche 8µmx51µm=408µm2 (s. Kap. 2.4) , und die Länge LnEltr = 51µm . Legt LnEltr . Aus Gründen des Flächenbedarfs man den Partner-Transistor mäanderförmig aus, so hat man LnPart ≈ rth 2 Lzelle stellt man die Forderung LnPart ≤ . Mit Lzelle = 300µm (s.o.) bekommt man daraus rth ≤ 12.5 . Für ein 6 einfaches Layout wurde die "glatte" Zahl rth = 10 gewählt. -Temperatur-Auflösung Die thermische Rausch-Spannung an einem Widerstand R mit Signal-Bandbreite B beträgt [Grebene]: 4kTBR Vrausch = √ (A5.1) 1 = 13.5MHz . Der für das Rauschen der τ thermischen Spannung Vth wirksame Widerstand ist der differentielle Widerstand der Temperaturfühler-Diode R = rDiode ( Ise ) . Man stellt die Forderung, daß Vrausch größer sein soll als die Auflösung des AD-Wandlers: Für eine Schaltzeit des Transistors τ=74ns [vgl. Kap. 3.2.4] wird B = -A.27- Vrausch ≥ 2Vbit = 2 Vth 2 12 =2 nDUT ln( rth ) 212 = 88µV (A5.2) mit rth=10 und Vth aus (A5.7). Damit wird der differentielle Widerstand der Diode aus (A5.1): rDiode = 37kΩ . Aus der Kennlinie der Transistor-Diode erhält man daraus für den Sensor-Strom: Ise ≈ 10µA . Um den Einfluß parasitärer Effekte klein zu halten, sollte Ise>> 1µA sein. Es wurde gewählt Ise = 30µA und dafür wird rDiode = 25kΩ und Vrausch = 73µV , also uwesentlich kleiner. Zum Vergleich von Vrausch mit der Messung: der Meßfehler bei VDD=10V ohne Heizung und ohne Mittelung 1K ist ∆Vth = Vth = 303µV . 300K -Verlustleistung durch Strom-Spiegelung Der Eingangsstrom wird durch Strom-Fortschaltung zu den einzelnen Zellen geleitet. Beim Heizen trägt dieser Strom zur Heizleistung bei, was ein unerwünschter Effekt ist. Aus einer oberen Grenze für die Verlustleistung durch Strom-Spiegelung Pein wird die Anzahl der Stromspiegel nsp und die maximale Eingangs-Stromstärke Iein und damit die erforderliche Stromverstärkung nstrom abgeleitet. Aus der maximalen Leistung und Spannung Pmax=30W, VDDmax=12V ergibt sich ein maximaler Zellen-Strom Pmax Pmax = = 2.44 mA . In einem Stromspiegel, der den eingehenden in Izelle,max = nzelle VDDmax 1024 VDDmax ausgehenden Strom spiegelt, durchläuft der Strom unabhängig von der Struktur die Spannnung VDD, das Gleiche geschieht zusätzlich im Stromspiegel der Elementar-Zelle . Die gesamte verbrauchte Leistung Pein ist (A5.3) also Pein = ( nzelle+ 2 nsp ) IeinVDD = ( 1024+ 2 nsp ) IeinVDD nzelle (ein 4 Block-Stromspiegel für 4 Zellen). Es ergibt sich daraus Iein = 10.8µA , nsp = 256 und damit für die IZelle,max = 225.9 , gewählt wurde nstrom = 250 . Stromverstärkung nstrom = Iein Aus thermischen Überlegungen fordert man Pein ≤ 200mW, aus Gründen des Flächenbedarfs nsp ≤ Zum Vergleich für Pein mit der Messung: für VDD=10V , Iein=IIN=10µA ist der Ruhestrom I(VDD)=12.2mA, Pein=122mW. -Größe des Sensor-Stroms im Temperaturfühler Weiter oben ist abgeleitet worden Ise ≤ 30µA . Legt man für die Stromquelle in der Elementar-Zelle einen Wilson-Stromspiegel mit variablem Stromverhältnis r=rwils zugrunde, so gilt für den den Sensor-Strom die Formel (A2.4a) des Anhangs A2. Für Ise = 30µA , VDD = 10V ergibt sich rwils = 0.857 . Im betrachteten Bereich hängt Ise nur schwach von rwils ab: Ise( rwils = 1 ) = 31µA , deshalb wurde der "glatte" Wert rwils = 1 gewählt. A5.2 Vergleich von Schaltungsvarianten -Stromquellen -A.28- Der entscheidende Parameter für eine Stromquelle ist ihr Ausgangswiderstand Rout . Um ihn zu berechnen, wird ein MOS-Transistor in Sättigung üblicherweise durch eine spannungsgesteuerte Stromquelle IDS = gmVGS , gm = µeff ∂IDS β ( 1+ λVDS ) = 2√ IDS ∂VGS µ0 (A5.4) mit einem parallel geschalteten Widerstand rd = 1 ⁄ gd , gd = ∂IDS λ = IDS ∂VDS 1+ λVDS (A5.4a) ersetzt [Gregorian]. Dabei ist λ der Kehrwert der Early-Spannung des MOS-Transistors im Level2-Modell. Die betrachteten Stromquellen sind die Spiegel-Stromquelle, die Wilson-Stromquelle und die Cascode-Stromquelle (s. Abb. A.2) aus gleichen Transistoren. Ihre Ausgangswiderstände ergeben zu [Gregorian] : Spiegel-Stromquelle: Rout = 1 gm Wilson-Stromquelle: Rout = rd + (A5.5) 1 ( 1+gmrd ( 1+ gmrd ) ) gm Cascode-Stromquelle: Rout = 2rd + gmrd2 Mit den Werten aus Anhang A3 für den p-Transistor bekommt für die 3 Ausgangswiderstände Rout( IDS = Ise = 30µA ) = 17.4kΩ , bzw. 470MΩ , bzw. 470.5MΩ . -Spannungsquellen Es handelt sich hier um PTAT-Spannungsquellen, die eine temperatur-proportionale Spannung liefern (Proportional To Absolute Temperature). Zwei besonders einfache Schaltungsfamilien davon sind PTAT-Quellen mit Stromteilung und mit Spannungsdifferenz (Abb. 2.1). Für beide soll die thermische Spannung berechnet werden. Für die PTAT-Quelle mit Stromteilung hat man die Ströme durch die beiden Dioden I( Diode1 ) = IS exp( Vd ) UT nD I( Diode1 ) = I( Diode2 ) ⁄ rth --> I( Diode2 ) = IS exp( Vd + Vth ) UT nD Vth = nD UT ln( rth ) (A5.6) (A5.7) Entsprechend sind für die PTAT-Quelle mit Spannungsdifferenz die Ströme durch die beiden Dioden I( Diode1 ) = IS exp( Vd ) UT nD I( Diode1 ) = I( Diode2 ) --> I( Diode2 ) = IS rth exp( Vd − Vth ) UT nD Vth = 2V2 − V1 = nD UT ln( rth ) (A5.8) (A5.9) Betrachtet werden nun 2 einfache Vertreter dieser Familien: für die erste Familie die parallele PTAT-Spannungsquelle mit 2 p-Transistor-Dioden und einem n-Stromspiegel mit Stromverhältnis rth , und für -A.29- die zweite die serielle PTAT-Spannungsquelle mit 2 in Reihe geschalteten n-Transistoren mit Stromverhältnis rth (s. Abb. A.1)). Die parallele PTAT-Spannungsquelle hat die Thermo-Spannung (A2.11): Vth ≈ ln rth + ln nDUT 1+ 1+ β ( nFSUT ) 2 expvth ( Vd ) 2 IS ( 1+ FB ) nD β ( nFSUT ) 2expvth ( Vd ) rth− ( 1− nFS ) 2 IS ( 1+ FB ) Für 5V<=VDD<=12V trägt der zweite ln-Term maximal 15.8% bei. Bei der seriellen PTAT-Spannungsquelle setzt man voraus, daß sich die beiden Transistoren in schwacher Sättigung befinden. Für die (gleichen) Ströme der beiden Transistoren bekommt man dann nach (2.7) und (2.29a) mit der über den beiden Transistoren abfallenden Spannung Vd : IDS( MT2 ) = rth Ion exp( Ion = Vd− Vth− ( VTO+ γ( √ p ) ) 2ϕp+ Vth − √ 2ϕ −1) nFS( MT2 )UT (A5.10) IDSC ( nFSUT )2 2 1+ FB IDS( MT1 ) = Ion exp( Vd− VTO −1) nFS( MT1 )UT Die beiden Fast-State-Koeffizienten sind nicht ganz gleich ( vgl. (2.7)): γ γ , nFS( MT2 ) = 1+ . Führt man die kleine Differenz ein 2√ 2√ 2ϕp 2ϕp+ Vth ∆nFS = nFS( MT1 ) − nFS( MT2 ) , so bekommt man aus IDS( MT1 ) = IDS( MT2 ) : nFS( MT1 ) = 1+ Vth ≈ nFSUT ln( rth )+ 2ϕp+ nFSUT ln( rth ) − √ 2ϕp ) ∆nFS γ( √ − ( Vd− VTO ) nFS nFS (A5.11) ∆nFS γ( √ 2ϕp+ nFSUT ln( rth )− √ 2ϕp ) = 0.033 , = 0.0355 . nFS nFS Nach Einsetzen der Werte ergibt sich für den zweiten Term für Vd=0.5V ein Betrag von 54.2%, also eine deutlich höhere Abweichung von der Linearität als für die parallele PTAT-Spannungsquelle. Aus A3 bekommt man die Werte nFS = 1.575 , -A.30- Abb. A.1 Die parallele und serielle PTAT-Spann.quelle Abb. A.2 Die Wilson- ,Cascode- und Stromspiegel-Stromquelle -A.31- Abb. A.3 Das Modell der Gate-Kapazität -L.1- Literaturverzeichnis 1. Agema IR Systems: Thermal Imaging Computer TIC8000 2. H.S. Carslaw, J.C. Jaeger: Conduction of Heat in Solids Clarendon Press, Oxford, 1959 3. L.M. Dang: A Simple Current Model for Short-Channel IGFET.. IEEE Journal of Solid State Circuits 14(2), 4/1979 4. R.F. David: Computerized Thermal Analysis of Hybrid Circuits 27th Electronic Components Conference , Arlington, 1977 5. T.A. Demassa,D.P. Knott: The Prediction of Tunnel Diode Voltage-Current Characteristics Solid State Electronics, 13 (1970) 6. A. Dunlop: SLIM- the Translation of Symbolic Layouts into Mask Data Proc. of the 17th Design Automation Conf., 6/1983 6a. F. Fenske: Einsatz der Hochfrequenz-Kapazitäts-Spannungs-Methode zur Untersuchung der Eigenschaften von Si/SiO2-Grenzflächen Dissertation, HU Berlin, 9/1980 7. L.A. Glasser, D.W. Dobberpuhl: The Design and Analysis of VLSI Circuits Addison-Wesley, Reading, 1985 7a. A.B.Grebene Bipolar and MOS analog integrated circuits John Wiley&Sons, New York, 1984 8. R.Gregorian, G.C.Temes: 8a. H.Gröber, S.Erk, U,Grigull Analog MOS Integrated Circuits for Signal Processing J.Wiley, New York, 1986 Die Grundgesetze der Wärmeübertragung Springer, Berlin, 1968 -L.2- 8b. K.Horninger: Integrierte MOS-Schaltungen Springer, Berlin, 1987 8c. M.A.Iravani, H.K.Wickramasinghe: 9. G.Kedem, H.Watanabe: Scattering Matrix Approach to Thermal Wave Propagation Journal of Applied Physics, 58, 7/1985 Graph Optimization Technique for IC Layout and Compaction Proc. of the 20th Design Automation Conference, 6/1983 10. D.P Kennedy: Spreading Resistance in Cylindric Semiconductor Devices Journal of Applied Physics, 31-8, 8/1960 11. A.G. Kokkas: Thermal Analysis of Multiple Layer Structures IEEE Trans. on Electronic Devices, ED-21, 11/1974 12. G. Merckel et al.: An Accurate Large Signal MOS Transistor Model.. IEEE Trans. on Electronic Devices, ED-19 , 5/1972 13. MicroSim Corp.: Pspice Manual Irvine, 1990 14. M.Miura-Mattausch et al.: Gate Currents in Thin Oxide Mosfets IEE Proceedings, Vol. 134, 8/1987 15. R.S. Muller, T.I. Kamins: Device Electronics for Integrated Circuits J. Wiley, New York 1977 16. R.A.Rehman: MOSFET Analog Integrated Circuits Electronic Engineering, 11/1980 16a. A. Rosencwaig: Application of Thermal Wave Physics to Microelectronics in VLSI Electronics: Microstructure Science Vol.9, Academic Press 1985 16b. S. Sencan: Entwicklung der Ansteuerungs- und Meß-Elektronik für ein thermisches Testchip Diplomarbeit, TU Berlin, 1991 17. T. Sakurai: Approximation of Wiring Delay in Mosfets LSI IEEE Journal of Solid State Circuits, 8/1983 -L.3- 18. D.B. Scott, S.G. Chamberlain: A Calibrated Model for the Subthreshold Operation.. IEEE Journal of Solid State Circuits SC-14(3), 6/1979 19. A.S. Sedra, K.C. Smith: Microelectronics Circuits Holt Rinehart and Winston, New York, 1987 20. I.Szabo: Höhere Technische Mechanik, Springer, Berlin, 1985 20a. S.M. Sze: Physics of Semiconductor Devices J. Wiley, New York, 1981 21. R.R. Troutman: VLSI Limitations from Drain-Induced Barrier Lowering IEEE Journal of Solid State Circuits SC-14(2),4/1979 22. Y.P. Tsividis: Operation and Modeling of the MOS Transistor Mc Graw Hill, New York, 1987 23. H.G. Unger, W. Schultz: Elektronische Bauelemente und Netzwerke Vieweg, Braunschweig, 1971 24. A. Vladimirescu, S. Liu: The Simulation of MOS Integrated Circuits Using Spice2 University of Berkeley, Mem. UCB/ER/M80/7, 10/1980 25. W. Wagner: Wärmeübertragung Vogel Verlag, Würzburg, 1981 26. N. Weste: Virtual Grid Symbolic Layout Proc. of 18th Design Automation Conf., Nashville, 6/1981 27. N.Weste, K. Eshraghian: Principles of CMOS VLSI Design Addison Wesley, Reading, 1988 28. D. Widmann et al: Technologie hochintegrierter Schaltungen Springer, Berlin, 1988 29. G. Zimmer: CMOS-Technologie Oldenbourg Verlag, München, 1982