Versuch EL-V8: Phasenregelschleife - Ruhr

Versuch EL-V8: Phasenregelschleife
Inhaltsverzeichnis
1
Einführung
1.1 Aufgabe einer Phasenregelschleife . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Aufbau und Funktionsweise . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3 Modellierung rückgekoppelter Systeme . . . . . . . . . . . . . . . . . . . . .
2
Komponenten von Phasenregelschleifen
2.1 Spannungsgesteuerter Oszillator (VCO)
2.2 Frequenzteiler . . . . . . . . . . . . . .
2.3 Phasen-Frequenz-Detektor (PFD) . . .
2.4 Ladungspumpe (CP) . . . . . . . . . .
2.5 Schleifenfilter . . . . . . . . . . . . . .
2
2
2
4
.
.
.
.
.
5
5
7
9
11
12
3
Modell einer Phasenregelschleife
3.1 Phasenregelschleife als rückgekoppeltes System . . . . . . . . . . . . . . . . .
3.2 Schleifenordnung und Schleifentyp . . . . . . . . . . . . . . . . . . . . . . . .
16
16
18
4
Ergänzende Vorbereitungsaufgaben
19
5
Messaufgaben
5.1 Messaufgabe VCO . . . . .
5.2 Messaufgabe Teiler . . . . .
5.3 Messaufgabe PFD mit CP . .
5.4 Messaufgabe Schleifenfilter .
5.5 Messaufgabe PLL . . . . . .
.
.
.
.
.
21
21
23
24
25
27
Auswertung
6.1 Charakterisierung des VCO . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2 Schleifenfilter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3 Phasenregelschleife . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28
28
28
29
6
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
EL-V8 - 1
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
PLL
1
1
EINFÜHRUNG
Einführung
1.1
Aufgabe einer Phasenregelschleife
Eine Phasenregelschleife (PLL, phase locked loop) dient im Allgemeinen zur Erzeugung einer
stabilen, einstellbaren Frequenz. Diese Aufgabe kann von einem spannungsgesteuerten Oszillator (VCO, voltage controlled oscillator) allein nicht erfüllt werden. der je nach angelegter
Spannung eine bestimmte Ausgangsfrequenz erzeugt. Dabei tritt jedoch das Problem auf, dass
die Frequenz eines freilaufenden, ungeregelten Oszillators nicht präzise ist. Aufgrund von äußeren Einflüssen wie z.B. Temperatur, Alterung oder Bauelementtoleranzen weist sie Schwankungen von einigen Prozent auf. Die PLL regelt diese Frequenzschwankungen aus und stabilisiert
dadurch die Schwingung des spannungsgesteuerten Oszillators.
1.2
Aufbau und Funktionsweise
Eine PLL besteht aus einem Phasen-Frequenz-Detektor (PFD, phase frequency detector), einer
Ladungspumpe (CP, charge pump), einem Schleifenfilter, einem VCO und einem Frequenzteiler. Ein typisches Blockschaltbild ist in Abb. 1 dargestellt.
XCO
Schleifenfilter
f ref
Phasen−Frequenz−
Detektor
f aus
N
Ladungs−
pumpe
VCO
f aus
Frequenzteiler
1/N
Abb. 1: Blockschaltbild einer Phasenregelschleife
Die folgende Betrachtung wird anhand der Eingangs- und Ausgangsfrequenz durchgeführt.
. Am Eingang
Dabei ist die Frequenz als Ableitung der Phase definiert, d.h. es gilt ω = ∂ϕ
∂t
der PLL liegt die Referenzfrequenz fref an. Diese wird in der Regel von einem externen
Quarz-Oszillator (XCO) hoher Güte erzeugt und zeichnet sich durch eine hohe Stabilität und
Genauigkeit aus. Der VCO erzeugt an seinem Ausgang ein hochfrequentes Signal faus . Die
Frequenz dieses Signals wird im programmierbaren Frequenzteiler durch einen ganzzahligen
Faktor N geteilt. Das Ausgangssignal des Teilers wird anschließend dem Phasen-FrequenzDetektor zugeführt. Dieser vergleicht das Ausgangssignal des Teilers bezüglich seiner Phase
und Frequenz mit dem Referenzsignal fref des Quarz-Oszillators und erzeugt an seinem
Ausgang ein Signal, das proportional zu deren Differenz ist.
Eilt z.B. die Phase des geteilten VCO-Signals faus /N der Phase des Referenzsignals fref
voraus, so erzeugt der PFD an seinem Ausgang ein negatives Signal, welches den VCO verlangsamt und somit die Ausgangsfrequenz vermindert. Dies geschieht so lange, bis beide Phasen
übereinstimmen. Am Ausgang des Phasen-Frequenz-Detektors befindet sich die Ladungspumpe. Sie hat die Aufgabe, das rechteckförmige Ausgangssignal des Phasen-Frequenz-Detektors
in einen äquivalenten Strom umzuwandeln. Bei einem positiven PFD-Signal fließt ein positiver,
bei einem negativen Signal entsprechend ein negativer Strom in das Schleifenfilter.
EL-V8 - 2
PLL
1
EINFÜHRUNG
Das Schleifenfilter dient dazu, den Ausgangsstrom der Ladungspumpe in eine Spannung
umzuwandeln und gleichzeitig hochfrequente Störanteile herauszufiltern. Dadurch wird eine
möglichst glatte VCO-Steuerspannung erzielt. Dies ist wichtig, da sich Schwankungen oder
Sprünge in der Steuerspannung des VCOs direkt auf das Ausgangssignal faus auswirken. Die
Wahl des Schleifenfilters und seine optimierte Auslegung sind deswegen für das Verhalten und
die Stabilität der PLL von großer Bedeutung. Auf die Berechnung des Filters wird daher in
einem späteren Kapitel genauer eingegangen.
Im eingeschwungenen Zustand stellt sich am Ausgang des VCOs eine Frequenz faus ein, die
einem ganzzahligen Vielfachen der Referenzfrequenz entspricht. Es gilt dann:
faus = N · fref
(1)
Durch eine Änderung des Teilungsfaktors N am Frequenzteiler kann die Ausgangsfrequenz der
PLL variiert werden. Beträgt die Referenzfrequenz fref zum Beispiel 1 MHz und wird ein Teilungsfaktor N = 433 gewählt, so erzeugt die PLL eine Ausgangsfrequenz faus = 433 MHz.
Die Ausgangsfrequenz der PLL ist abhängig von dem Einstellbereich des Teilers, dem Verstimmbereich des VCOs und der Referenzfrequenz fref . Weist der VCO beispielsweise einen
Verstimmbereich von 300 MHz bis 500 MHz auf, so kann die PLL Frequenzen innerhalb dieses
Bereiches erzeugen.
Der Nachteil dieser PLL ist, dass die Ausgangsfrequenz nur um ganzzahlige Vielfache der
Referenzfrequenz verändert werden kann. Aufgrund dieser Eigenschaft bezeichnet man diese
Variante als Integer-N-Architektur.
Frequenzen, die gebrochene Vielfache der Referenzfrequenz sind können beispielsweise mit
einer Fractional-N-PLL erzeugt werden.
In diesem Praktikum werden wir uns mit der Integer-N-PLL beschäftigen. Hierbei richtet sich
die Referenzfrequenz fref nach dem vorgegebenen Kanalabstand1 . Wird z.B. ein Kanalabstand
von 100 kHz festgelegt, so darf die Referenzfrequenz maximal 100 kHz betragen, da ansonsten
die vorgegebenen Kanäle nicht durch ganzzahlige Vielfache der Referenzfrequenz erreicht werden können. Daher wird bei einer Integer-N-Architektur mit der Referenzfrequenz gleichzeitig
die maximale Frequenzauflösung festgelegt, da fref die kleinste Schrittweite angibt, mit der die
Ausgangsfrequenz verstimmt werden kann.
Ein weiteres Kriterium einer PLL ist die sogenannte Einschwingzeit. Diese Zeit vergeht beim
Einschalten, oder bei einem Kanalwechsel, bis der stationären Zustand erreicht wird. Maßgeblich dafür ist die Schleifenbandbreite. Für ein schnelles Einschwingen der PLL, muss diese
möglichst groß gewählt werden. Dadurch ergibt sich aber ein wesentlicher Nachteil. Eine große
Bandbreite vermindert gleichzeitig die Dämpfung der Störkomponenten. Wird die Bandbreite
in Bezug zur Referenzfrequenz zu groß gewählt, kann dies aufgrund der geringen Dämpfung zu
einem instabilen Verhalten der PLL führen. Auf diese Aspekte wird in Kapitel 3.2 zur Berechnung des Schleifenfilters ausführlicher eingegangen.
1
Der Kanalabstand bezeichnet die Differenz zwischen den Mittenfrequenzen zweier benachbarter Kanäle eines Funksystems. Beim UKW-Hörfunk beträgt der Kanalabstand 300 kHz, wodurch im Frequenzbereich von
87,5 - 108 MHz insgesamt 68 Kanäle zur Verfügung stehen
EL-V8 - 3
PLL
1.3
1
EINFÜHRUNG
Modellierung rückgekoppelter Systeme
Eine Phasenregelschleife ist ein rückgekoppeltes System. Dabei wird ein Teil der Ausgangsgröße auf den Eingang zurückgeführt. Negative Rückkopplung bedeutet, dass die zurückgeführte
Größe dem Eingangssignal entgegenwirkt. Im Rückkoppelpfad kann sich ein Block befinden,
der die Ausgangsgröße zusätzlich modifiziert zurückführt. Abb. 2 zeigt ein solches System
A(s)
x(s)
r(s)
V(s)
y(s)
K(s)
Abb. 2: Blockschaltbild eines allgemeinen rückgekoppelten Systems
[4]. Das Ausgangssignal y(s) wird dabei invertiert (negativ) auf den Eingang zurückgekoppelt.
Einkoppelfaktor A(s), Rückkoppelfaktor K(s) und Verstärkung V (s) sind Übertragungsfunktionen im Frequenzbereich. Es ergibt sich:
r(s) = A(s) · x(s) − K(s) · y(s)
(2)
Für das Ausgangssignal y(s) folgt:
y(s) = V (s) · r(s)
(3)
Betrachtet man die Wirkung der Eingangsgröße x(s) auf den Ausgang y(s) im offenen Regelkreis, d.h. für r(s) = x(s) (also K(s) = 0) erhält man die Übertragungsfunktion des offenen
Regelkreises Ho (s):
Ho (s) = A(s) · V (s)
(4)
Die Ringverstärkung Vr (s) ist die Wirkung des Ausgangs auf sich selbst:
Vr (s) = K(s) · V (s)
(5)
y(s)
Durch Einsetzen von Gleichung (2) in Gleichung (3) und anschließendem Lösen nach x(s)
erhält
man die Übertragungsfunktion H(s) des geschlossenen Regelkreises:
H(s) =
A(s) · V (s)
Ho (s)
y(s)
=
=
x(s)
1 + K(s) · V (s)
1 + Vr (s)
(6)
Wichtig für rückgekoppelte Systeme bzw. Regelkreise sind Betrachtungen zur Stabilität. Ein
solches System wird instabil (oszilliert), falls gilt:
|Vr (s = jω0 )| ≥ 1
und ∠Vr (jω0 ) = 180◦
(7)
Wenn diese Bedingungen gleichzeitig erfüllt sind, schwingt das System bei der Frequenz ω0
(„Mitkopplung“).
EL-V8 - 4
PLL
2
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
Komponenten von Phasenregelschleifen
Im folgenden Kapitel werden die einzelnen Komponenten der Phasenregelschleife mit Ihren
Eigenschaften und der schaltungstechnischen Realisierung vorgestellt.
2.1
Spannungsgesteuerter Oszillator (VCO)
Der spannungsgesteuerte Oszillator wird in der Regel in Sende- und Empfängerschaltungen
eingesetzt und dient dazu, die Trägerfrequenzen der einzelnen Übertragungskanäle zu erzeugen.
Um alle erforderlichen Frequenzen einstellen zu können, muss der VCO über einen ausreichend
großen Verstimmbereich ∆f verfügen. Der Verstimmbereich gibt die Differenz zwischen der
höchsten und der niedrigsten einstellbaren Frequenz an. Es gilt:
∆f = fmax − fmin
(8)
Ein weiteres Kriterium eines VCOs ist die Verstimmsteilheit KV CO . Diese ergibt sich aus der
Ableitung der Ausgangsfrequenz nach der Steuerspannung:
KV CO =
∂ωaus
2π∂faus
=
∂UV CO
∂UV CO
(9)
Da die Steuerkennlinie eines VCOs in der Regel keinen linearen Verlauf besitzt, ist die Verstimmsteilheit KV CO nicht konstant. Abb. 3 zeigt eine VCO-Steuerkennlinie mit eingetragenem
Arbeitspunkt.
380
Frequenz fVCO [MHz]
360
340
f0
∆
fVCO
320
∆
UVCO
300
280
260
240
220
0
1
2
3
4
5
6
Tune-Spannung UVCO [V]
7
UVCO
8
Abb. 3: Gemessene VCO-Steuerkennlinie
EL-V8 - 5
9
10
PLL
2.1.1
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
Grundlegende Beschreibung eines Oszillators
Ein Oszillator kann wie eine PLL durch ein rückgekoppeltes System beschrieben werden. Während bei letzterer darauf geachtet werden muss, dass diese stabil ist, wird bei einem Oszillator
bewusst ein instabiler Zustand erzeugt, der zur Oszillation des Systems führt. Wie in Abschnitt
1.3 beschrieben, sind die Bedingungen für Instabilität (Oszillation):
|Vr (s = jω)| ≥ 1
und ∠Vr (jω0 ) = 180◦
(10)
Ein einfaches Modell eines Oszillator besteht aus zwei Blöcken.Das Blockschaltbild ist in Abb.
4 dargestellt. Dabei stellt G(s) einen mitgekoppelten Verstärker und H(s) ein frequenzselektives Filter dar. Die Ringverstärkung ergibt sich zu:
Vr (s) = H(s) · G(s)
G(s)
(11)
H(s)
+
−
Abb. 4: Allgemeines Blockschaltbild eines Oszillators
2.1.2
LC-Oszillator mit NIC
Es gibt eine große Anzahl unterschiedlicher Oszillatorarten und -konzepte. Sie unterscheiden
sich im Wesentlichen in ihrer „Architektur“, ihrem „Aufwand“ und in den „erreichbaren Gütekriterien“ [3]. Je nach Anwendungsgebiet ist es demnach vorteilhaft, entweder das eine oder
das andere Konzept auszuwählen. Für niederfrequente Anwendungen, bei denen die Güte keine
große Rolle spielt, eignen sich z.B. Ringoszillatoren sehr gut. Sie sind einfach aufgebaut und
lassen sich platzsparend auf einem Chip integrieren. Für hochfrequente Anwendungen, wie z.B.
den Einsatz in Mobilfunkschaltungen, bei denen Frequenzen im Gigahertz-Bereich benötigt
werden, ist der Einsatz von Ringoszillatoren jedoch nicht möglich. Für diese Zwecke werden
Oszillatoren mit einem LC-Schwingkreis verwendet. Aufgrund des internen Resonators weisen
LC-Oszillatoren im Vergleich zu Ringoszillatoren eine höhere Güte und ein deutlich niedrigeres
Phasenrauschen auf.
In LC-Oszillatoren bilden LC-Schwingkreise die frequenzselektive Komponente. Eine mögliche Art der Verstärkung ist, den Schwingkreis mit Hilfe eines aktiven Bauelements, z.B. einem
Transistor, zu entdämpfen. Dieser aktive Schaltungsteil wird als NIC (negative impedance converter) bezeichnet. Abbildung 5 zeigt das entsprechende Modell eines LC-Oszillators, welches
auch als Eintormodell bezeichnet wird [4].
Aufgrund des parallelen Widerstands Rp würde die Schwingung des LC-Resonators H(s) allmählich abklingen, wenn dem System von außen keine zusätzliche Energie zugeführt wird.
EL-V8 - 6
PLL
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
}
H(s)
Abb. 5: Eintormodell eines LC-Oszillators
Der NIC gleicht die Verluste, die durch den parallelen Widerstand Rp entstehen, aus und erhält
dadurch die Schwingung des LC-Resonators aufrecht. Dabei kann der NIC als negativer Widerstand −Rp angesehen werden, der parallel zu dem Widerstand Rp des LC-Schwingkreises
geschaltet wird. Der daraus resultierende Gesamtwiderstand (Rp || − Rp ) strebt gegen unendlich
und kann als Leerlauf betrachtet werden. Die ohmschen Verluste des Schwingkreises werden
somit kompensiert, wodurch die Schwingung dauerhaft aufrecht erhalten wird. Die Resonanzfrequenz ω0 eines LC-Schwingkreises wird bestimmt durch:
ω0 = √
1
LC
(12)
Anhand dieser Gleichung kann man erkennen, dass für eine einstellbare Resonanzfrequenz
entweder der Wert der Kapazität oder der Wert der Induktivität veränderlich sein muss.
Da der Wert einer Spule von der Anzahl ihrer Windungen und den Materialparametern abhängt
und nach der Herstellung nicht mehr geändert werden kann, muss daher die Kapazität variabel
ausgelegt werden. Dazu kann eine Varaktordiode verwendet werden. Die Kapazität einer
solchen Diode weist eine Spannungsabhängigkeit auf und kann durch Anlegen einer Steuerspannung in einem bestimmten Bereich verändert werden. Aufgrund der Kapazitätsänderung
ergibt sich anhand von Gleichung (12) auch eine Änderung der Resonanzfrequenz ω0 . Um
eine hohe Frequenz zu erreichen, muss die Kapazität der Varaktordiode verringert werden.
Im umgekehrten Fall muss für eine niedrige Frequenz die Kapazität der Diode entsprechend
erhöht werden.
2.2
Frequenzteiler
In diesem Praktikum wird ein Frequenzteiler verwendet, bei dem verschiedene Teilungsfaktoren N eingestellt werden können. Dadurch kann die Ausgangsfrequenz faus der PLL in einem bestimmten Bereich ∆f variiert werden. Da es sich in diesem Praktikumsversuch um eine
Integer-N-Architektur handelt, kann die Ausgangsfrequenz faus nur ganzzahlige Vielfache der
Referenzfrequenz annehmen.
faus = N · fref
(13)
EL-V8 - 7
PLL
2.2.1
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
Zähler als Teiler
Mit Hilfe eines Rückwärts-Zählers kann ein Teiler realisiert werden. Dazu wird der Zähler zu
Beginn auf einen Wert M eingestellt. Mit jedem Taktimpuls wird dieser Wert um eins verringert. Anschließend wird von einer Vergleichslogik geprüft, ob dieser Wert gleich null ist. Das
Ergebnis dieses Vergleichs wird durch das Signal S angezeigt.
clk
cnt 3
2
1
0
3
2
1
0
S
S‘
Abb. 6: Timing-Diagramm des Zählers
Nach M + 1 Takten wird für die Dauer eines Taktes das Signal S = 1, für die restliche
Zeit ist das S = 0. Um den Vorgang fortlaufend zu wiederholen, wird nach dem Takt M + 1
der Zähler erneut auf den Wert M geladen. In Abb. 6 ist beispielhaft das Timing-Diagramm für
M = 3 gezeigt. Dort ist auch das Problem dieser Struktur ersichtlich: Es wird zwar die Anzahl
der Taktflanken geteilt, die Grundfrequenz jedoch nicht - das Ausgangssignal S ist zunächst ein
ebenso schnelles Signal wie der Takt, jedoch in einem anderen Tastverhältnis - statt 50% ist das
Tastverhältnis nun M1+1 . Andererseits ist das Signal S periodisch. Nach N = M + 1 Takten
wiederholt es sich. N = M + 1 ist der gewünschte Teilungsfaktor. Teilt man das Signal S mit
Hilfe eines „2:1“-Teilers, der seinen Ausgang bei jeder positiven Flanke von S ändert, erhält
man das Signal S’, welches das gewünschte Tastverhältnis von 50% hat.
2.2.2
Teilerplatine
Auf der Teilerplatine sind zwei 6-Bit-Zähler (MC100E136) in Reihe geschaltet. Im Signalpfad
nach diesen beiden Zählern befindet sich ein „2:1“-Teiler, der am Ausgang ein Signal mit
einem Tastverhältnis von 50% bereitstellt. Jede einzelne MC100E136 - Teilerzelle besitzt 6
Eingangsbits, D0 bis D5 . Über diese 6 Bits können Teilungsfaktoren von 2 bis 64 eingestellt
werden. Die Zuordnung zwischen den Eingangsbits und den entsprechenden Teilungsfaktoren
zeigt Tab. 1 [9].
Durch die Reihenschaltung der MC100E136 - Teilerzellen entsteht ein programmierbarer
12-Bit-Frequenzteiler. Bedingt durch die Verschaltung ergibt sich der Gesamt-Teilungsfaktor
zu N = N1 · N2 . Die Einstellung der Teilungsfaktoren erfolgt über zwei 6-Bit-DIP-Schalter
D0 bis D5 und D6 bis D11 , wobei jeder DIP-Schalter eine MC100E136 - Teilerzelle ansteuert.
Um eine Teilung durch Ni zu realisieren, muss mit den DIP-Schaltern der Wert Ni − 1 in die
EL-V8 - 8
PLL
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
Teilerverhältnis
2
3
4
5
.
.
36
37
38
.
.
62
63
64
D5
L
L
L
L
.
.
H
H
H
.
.
H
H
H
Eingangsbits
D4 D3 D2 D1
L
L
L
L
L
L
L
H
L
L
L
H
L
L
H
L
.
.
.
.
.
.
.
.
L
L
L
H
L
L
H
L
L
L
H
L
.
.
.
.
.
.
.
.
H H H
L
H H H H
H H H H
D0
H
L
H
L
.
.
H
L
H
.
.
H
L
H
Tab. 1: Zuordnung von Eingangsbits und Teilerverhältnis
Teilerzelle geladen werden. Für eine Teilung durch 64 muss der Wert der Schalter Ni = 63
betragen. Der Teilungsfaktor N1 des ersten Teilers ergibt sich zu
N1 = d5 · 25 + d4 · 24 + d3 · 23 + d2 · 22 + d1 · 21 + d0 · 20 + 1
(14)
Für den zweiten Teiler gilt entsprechend
N2 = d11 · 25 + d10 · 24 + d9 · 23 + d8 · 22 + d7 · 21 + d6 · 20 + 1
(15)
Der Gesamt-Teilungsfaktor Nges ergibt sich aufgrund der Reihenschaltung der beiden
Teilerzellen und dem nachfolgenden „2:1“-Teiler zu
Nges = 2 · N1 · N2
(16)
N1 , N2 ∈ [2, 3, ..., 63, 64]
(17)
mit
2.3
Phasen-Frequenz-Detektor (PFD)
Ein Phasen-Frequenz-Detektor (PFD) dient dazu, Phasen- und Frequenzunterschiede zweier
Eingangssignale zu detektieren. Dabei erzeugt der PFD an seinem Ausgang Signale, die Informationen über die Phasendifferenz der Eingangssignale enthalten. Abbildung 7 zeigt das
Schaltsymbol eines Phasen-Frequenz-Detektors.
Der Phasen-Frequenz-Detektor besitzt die Eingangssignale A und B und die Ausgangssignale
QA und QB . Die Funktionsweise kann durch das folgende Zustandsdiagramm beschrieben werden.
Es wird zunächst angenommen, dass sich das System im Zustand 0 befindet, wobei gilt
QA = QB = 0. Eilt das Signal A dem Signal B voraus, so wechselt das System beim Auftreten der positiven Flanke an A vom Zustand 0 in den Zustand 1. Der Ausgang QA nimmt
EL-V8 - 9
PLL
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
A
QA
PFD
B
QB
Abb. 7: Schaltsymbol eines Phasen-Frequenz-Detektors
Zustand 2
B
QA = 0
QB = 1
B
Zustand 0
A
QA = 0
QB = 0
A
Zustand 1
QA = 1
QB = 0
A
B
Abb. 8: Zustandsdiagramm eines Phasen-Frequenz-Detektors
dabei den Wert 1 an, während der Ausgang QB den Wert 0 beibehält. Der Zustand 1 wird so
lange gehalten, bis die positive Taktflanke des Signals B auftritt. Daraufhin wird der Ausgang
QA auf 0 zurückgesetzt und das System kehrt wieder in den Anfangszustand zurück. Eilt im
umgekehrten Fall das Signal B dem Signal A voraus, so wechselt das System vom Zustand 0
in den Zustand 2. Mit dem Auftreten der positiven Flanke an A kehrt das System wieder in den
Anfangszustand zurück. Bei der folgenden Betrachtung müssen zwei Fälle unterschieden werden. Zunächst wird davon ausgegangen, dass beide Signale A und B dieselbe Frequenz besitzen
und lediglich eine Phasenverschiebung aufweisen [4]. Dieser Fall ist in Abb. 9 dargestellt.
A
B
QA
QB
Abb. 9: ϕA 6= ϕB und ωA = ωB
Die Signale A und B besitzen dieselbe Frequenz, allerdings eilt das Signal A dem Signal B
etwas voraus. Es gilt daher ϕA 6= ϕB . Am Ausgang QA ergeben sich dadurch kontinuierliche
Pulse, deren Breite ein Maß für die Phasendifferenz ϕA − ϕB darstellt. Da die Frequenz beider Signale gleich ist, ändert sich die Phasenlage der Signale zueinander nicht. Daher bleibt
die Phasendifferenz und somit auch die Breite der Ausgangspulse von QA konstant. Der Ausgang QB bleibt kontinuierlich auf Null, weil das Signal B dem Signal A zu keinem Zeitpunkt
vorauseilt.
Betrachtet man hingegen zwei Signale unterschiedlicher Frequenz, so ändert sich die PhasenEL-V8 - 10
PLL
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
lage beider Signale ständig. In Abb. 10 weist das Signal A eine etwas höhere Frequenz auf, als
das Signal B. Es gilt ωA > ωB . Dadurch nimmt die Phasendifferenz ϕA − ϕB und damit auch
die Pulsweite am Ausgang QA stetig zu.
A
B
Q
A
Q
B
Abb. 10: ωA > ωB
2.4
Ladungspumpe (CP)
Abb. 11 zeigt den Phasen-Frequenz-Detektor (PFD) zusammen mit der Ladungspumpe und
dem Schleifenfilter [5].
UDD
I1
QA
A
PFD
B
QB
S1
Schleifenfilter
UVCO
S2
I2
Ladungs−
pumpe
Abb. 11: PFD mit Ladungspumpe und Schleifenfilter
Die Ladungspumpe kann im einfachsten Fall durch ein Modell bestehend aus zwei
Stromquellen I1 und I2 und zwei Schaltern S1 und S2 beschrieben werden. Die Ansteuerung
erfolgt durch die beiden Ausgangssignale QA und QB des Phasen-Frequenz-Detektors (PFD).
Die Aufgabe einer Ladungspumpe besteht darin, die Ausgangssignale des Phasen-FrequenzDetektors in einen äquivalenten Strom umzuwandeln. Im Ausgangszustand sind beide Schalter
S1 und S2 geöffnet, d.h. es fließt zunächst kein Strom. Nimmt eines der beiden Signale QA
oder QB den Wert 1 an, so wird der entsprechende Schalter geschlossen und das Schleifenfilter wird entweder durch die obere Stromquelle geladen, oder durch die untere Stromquelle
EL-V8 - 11
PLL
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
entladen. Besitzt beispielsweise der Ausgang QA den Wert 1 und QB den Wert 0, so wird der
Schalter S1 geschlossen. Der Schalter S2 bleibt weiterhin geöffnet. In diesem Zustand fließt ein
positiver Strom I1 von der oberen Stromquelle in das Schleifenfilter hinein. Dadurch werden
die Kapazitäten des Filters aufgeladen und die Steuerspannung UV CO am Ausgang des Filters
steigt an. Im umgekehrten Fall wird der obere Schalter S1 geöffnet und der untere Schalter S2
geschlossen. Das Filter wird dann durch die untere Stromquelle entladen und die Spannung
UV CO am Ausgang des Filters nimmt wieder ab. Dieses Modell kann allerdings nur als vereinfachte Darstellung der Ladungspumpe angesehen werden. Die Schalter S1 und S2 , sowie die
beiden Stromquellen I1 und I2 werden auf Schaltungsebene durch MOSFETS oder BipolarTransistoren realisiert.
2.5
Schleifenfilter
Das Schleifenfilter sorgt dafür, dass die Pulse des Phasen-Frequenz-Detektors geglättet werden. Dadurch wird verhindert, dass sich die Steuerspannung des VCOs sprunghaft verändert,
was sich negativ auf das Ausgangssignal UV CO auswirken würde. Durch die Wahl der Filterordnung und der Bauelementwerte kann das Verhalten der Schaltung beeinflusst werden: Stabilität,
Einschwingzeit und Störfrequenzunterdrückung sind dabei die wichtigsten Parameter.
In diesem Abschnitt soll gezeigt werden, wie man die Freiheitsgrade bei der Dimensionierung
einer Phasenregelschleife durch geeignete Entwurfsparameter ausdrücken kann.
2.5.1
Filter 2. Ordnung (PLL 3. Ordnung)
Iein
R2
C1
Uaus
C2
Abb. 12: Filter 2. Ordnung
Die Übertragungsfunktion des in Abbildung 12 gezeigten RC-Tiefpass-Filters 2.Ordnung ergibt
sich zu:
Uaus
s · R2 C2 + 1
Z(s) =
=
(18)
Iein
C1 C2 R2 s2 + C1 s + C2 s
Durch Umformung dieser Gleichung gelangt man zu einer Darstellung, aus der Amplitudenfaktor und Null- bzw. Polstellen sofort ersichtlich sind:
Z(s) = A ·
τ2 s + 1
s(τ1 s + 1)
EL-V8 - 12
(19)
PLL
2
mit
KOMPONENTEN VON PHASENREGELSCHLEIFEN
C1 C2
C 1 + C2
τ2 = R2 C2
1 τ1
1
=
A=
C1 + C2
C1 τ 2
τ1 = R2 ·
(20)
(21)
(22)
Die allgemeine Übertragungsfunktion des Schleifenfilters (19) wird in die Gleichung der Ringverstärkung der Phasenregelschleife (5) eingesetzt. Daraus ergibt sich die verallgemeinerte Darstellung:
1 jωτ2 + 1
(23)
⇒ Vr (jω) = K · 2 ·
ω jωτ1 + 1
Im Faktor K sind alle frequenzunabhängigen Faktoren zusammengefasst. Mit Hilfe der Beziehung für komplexe Zahlen z = zz12
arg(z) = arg(z1 ) − arg(z2 )
(24)
kann man die Phase der Ringverstärkung angeben:
φVr (jω) = arg(Vr ) = arg(
K
·(1+jωτ2 ))−arg(1+jωτ1 ) = arctan(ωτ2 )−arctan(ωτ1 ) (25)
ω2
Die Phasenreserve φM kann wie folgt berechnet werden:
φM (jω) = φVr (jω) + π = arctan(ωτ2 ) − arctan(ωτ1 ) + π
(26)
Aus Stabilitätsgründen ist es sinnvoll, die Phasenreserve zu maximieren. Das Maximum der
Phasenreserve (vgl. Bode-Diagramm einer PLL, Abb. 15) kann aus der Ableitung von φM (jω)
bestimmt werden:
dφM
τ2
τ1
=
−
=0
(27)
2
dω
1 + (ωτ2 )
1 + (ωτ1 )2
r
1
⇒ ωM =
(28)
τ1 τ2
Um sicherzustellen, dass bei |Vr (jω)| = 1 die Phasenreserve der Ringverstärkung maximal ist,
wählt man als Durchtrittsfrequenz ωD die zuvor berechnete Frequenz ωM :
!
ωD = ωM
(29)
Schleifenbandbreite ωD und Phasenreserve ϕM sind Entwurfskriterien, die durch die Anwendung bestimmt sind. Zur Berechnung der Bauelementwerte des Filters in Abb. 12 werden die
Zeitkonstanten τ1 und τ2 in Abhängigkeit von ωD und ϕM beschrieben (vgl. [8]).
τ1 =
1 1 − sin φM
·
ωD
cos φM
τ2 =
1
· τ1
2
ωD
EL-V8 - 13
(30)
(31)
PLL
2
KOMPONENTEN VON PHASENREGELSCHLEIFEN
Diese werden in die Ringverstärkung (23) eingesetzt. Es muss gelten, dass der Betrag der Ringverstärkung bei der Frequenz ω = ωD gerade |Vr (jω = jωD )| = 1 wird.
1 jωD τ2 + 1 |Vr (jωD )| = K · 2 · =1
(32)
ωD jωD τ1 + 1 Aus den Gleichungen 30 - 32 lassen sich die Bauelementwerte C1 ,C2 und R2 vollständig bestimmen.
Je nach Dimensionierung des Filters 2. Ordnung kann es vorkommen, dass die Referenzfrequenz nicht stark genug gedämpft wird und somit die Eingangsspannung des spannungsgesteuerten Oszillators einen Frequenzanteil bei der Referenzfrequenz aufweist. Der Oszillator mischt
diesen Anteil hoch, so dass neben der gewünschten Ausgangsfrequenz faus auch Frequenzen
im Ausgangssigal zu finden sind, die sich genau im Abstand der Referenzfrequenz befinden:
faus − fref und faus + fref . Wurde die Referenzfrequenz entsprechend dem Kanalabstand gewählt, liegen die unerwünschten Mischprodukte gerade bei der Frequenz der Nachbarkanäle.
Durch ein zusätzliches Tiefpassfilter 1. Ordnung (RC-Glied) kann die Flankensteilheit erhöht
werden und so die Referenzfrequenz zusätzlich gedämpft werden. Dies führt zu einer PLL 4.
Ordnung. Dabei wird der Tiefpass zwischen das bisherige Schleifenfilter und den VCO geschaltet. Die Eckfrequenz des zusätzlichen Tiefpass sollte mindestens eine Dekade über der
Durchtrittsfrequenz ωD liegen. Das resultierende Schleifenfilter weist bei hohen Frequenzen
eine Steilheit von -60 dB/Dekade auf.
2.5.2
Filter 3. Ordnung (PLL 4. Ordnung)
In diesem Versuch wird ein Filter 3. Ordnung verwendet. Im folgenden Abschnitt wird die
Berechnung der Bauelementwerte dieses Filters vorgestellt.
I
R
ein
R
C
3
2
C
1
C
U
3
aus
2
Abb. 13: Filter 3. Ordnung
Als Entwurfsparameter wird die gewünschte zusätzliche Dämpfung der Referenzfrequenz
verwendet. Die Übertragungsfunktion des RC-Gliedes lautet:
F (jω) =
1
1 + jωR3 C3
(33)
Daraus ergibt sich der Betrag zu
|F (jω)|dB = −10 log(1 + (ωR3 C3 )2 )
(34)
und somit die zusätzliche Dämpfung ξref bei der Referenzfrequenz fref zu
ξref = 10 log(1 + (2πfref τ3 )2 )
EL-V8 - 14
(35)
PLL
3
MODELL EINER PHASENREGELSCHLEIFE
mit der Zeitkonstanten
τ3 = R3 C3
(36)
Wird Gleichung (35) nach τ3 umgestellt, so ergibt sich eine Funktion, die lediglich von den
Entwurfsparametern ξref und fref abhängt:
q
ξref
1
· 10 10 − 1
(37)
τ3 =
2πfref
Durch das zusätzliche Filter verschiebt sich das Maximum der Phasenreserve zu einer etwas geringeren Frequenz. Das muss bei der Berechnung der Bauelementwerte berücksichtigt werden.
Nach [8] gilt:
∗
=
ωM
cos φM
p
1
2 + cos2 φ
·
(τ
+
τ
)
·
(τ
τ
)
−
sin
φ
·
(τ
+
τ
)
1
3
M
1
3
M
1
3
· [(τ1 + τ3 )2 + τ1 τ3 ]
(38)
Auch die Zeitkonstante τ2 ändert sich geringfügig:
τ2 =
∗ 2
ωM
1
· (τ1 + τ3 )
(39)
∗
berechnet und durch einen Korrekturfaktor
Der Wert für die Kapazität C1 wird mit Hilfe von ωM
ergänzt, der die zusätzliche Polstelle einbezieht:
s
1
C1 = C1,F ilter2.Ordnung ·
∗
1 + (ωM
τ3 )2
s
s
∗
KP F D KV CO τ1
1
1 + (ωM
τ 2 )2
1
=
· · ∗ 2·
·
(40)
∗
∗
N
τ2 ωM
1 + (ωM
τ 1 )2
1 + (ωM
τ3 )2
Da zusätzlich die Gleichungen
C2 = C1
und
R2 =
τ2
−1
τ1
(41)
τ2
C2
(42)
aus den Überlegungen zum Filter 2. Ordnung gelten, sind bereits drei der fünf Bauelementwerte bekannt. Die Gleichungen (35) und (36) sind ausreichend, um die Werte von C3 und R3
1
C1 und
zu berechnen. Obwohl hier eigentlich noch ein Freiheitsgrad besteht, sollte C3 ≤ 10
R3 ≥ 2R2 gewählt werden, da sonst die zusätzliche Polstelle großen Einfluss auf die beiden
Polstellen des dominierenden Filters hat.
Je nach Aufbau der Phasenregelschleife muss die Eingangskapazität des VCO (Varaktordiode)
berücksichtigt werden. In diesem Versuch ist das Filter vom VCO durch einen Buffer getrennt,
dessen Eingangskapazität an dieser Stelle vernachlässigbar ist.
EL-V8 - 15
PLL
3
MODELL EINER PHASENREGELSCHLEIFE
PFD mit Ladungspumpe
Schleifenfilter
ϕ
ein
+
ϕ
e
-
iCP
VCO
uVCO
K PFD
Z(s)
K VCO
ϕ
aus
s
Frequenzteiler
ϕ
aus,N
1/N
Abb. 14: Linearisiertes Modell einer Phasenregelschleife
3
3.1
Modell einer Phasenregelschleife
Phasenregelschleife als rückgekoppeltes System
Eine Phasenregelschleife kann, unter der Voraussetzung, dass sich das System im eingeschwungenen Zustand befindet, durch ein linearisiertes Modell (Kleinsignalmodell) beschrieben werden [1]. Abb. 14 zeigt ein solches Blockschaltbild.
Vergleicht man dieses mit dem Blockschaltbild des allgemeinen rückgekoppelten Systems
in Abb. 2 ergeben sich folgende Beziehungen:
x(s)
y(s)
r(s)
A(s)
K(s)
=
=
=
=
=
ϕein (s)
ϕaus (s)
∆ϕ(s) = ϕein (s) − ϕaus,N (s)
1
1/N
(43)
(44)
(45)
(46)
(47)
ϕein (s) stellt dabei die Phase des Eingangssignals und ϕaus (s) die Phase des VCOAusgangssignals dar. Um nun die Verstärkung V (s) des allgemeinen rückgekoppelten Systems
auf die PLL übertragen zu können, müssen alle Blöcke im Vorwärtskreis (PFD/CP, Schleifenfilter und VCO) zusammengefasst werden. Der mittlere Ausgangsstrom der Ladungspumpe pro
Referenzperiode ICP (t) kann durch die Gleichung
iCP (t) =
ICP
·ϕ
2π
(48)
CP
beschrieben werden. I2π
bezeichnet den Verstärkungsfaktor der Kombination aus
Phasen-Frequenz-Detektor und Ladungspumpe und wird als
KP F D =
ICP
2π
bezeichnet. Die Einheit von KP F D ist [A/rad].
EL-V8 - 16
(49)
PLL
3
MODELL EINER PHASENREGELSCHLEIFE
Ergänzen Sie zunächst die fehlenden Gleichungen:
ϕaus (s, uV CO )
=
uV CO (s, iCP )
=
iCP (s, ∆ϕ(s))
=
Setzen Sie die Gleichungen zusammen:
ϕaus (s, ∆ϕ(s))
=
Geben Sie die Vorwärtsverstärkung V (s) an:
V (s) =
ϕaus (s)
∆ϕ(s)
=
Somit beträgt die Übertragungsfunktion des offenen Regelkreises:
Ho (s)
=
A(s) · V (s) =
Die Ringverstärkung Vr (s) lautet:
Vr (s)
=
K(s) · V (s) =
Geben Sie die Übertragungsfunktion des geschlossenen Regelkreises an:
H(s) =
3.1.1
Ho (s)
1+Vr (s)
=
Überprüfung der Stabilität: Bode-Diagramm einer PLL
Die Frequenz, bei der der Betrag der Ringverstärkung des geschlossenen Regelkreises gleich
eins ist, bezeichnet man als Durchtrittsfrequenz oder Bandbreite des Regelkreises. Als Phasenreserve bezeichnet man den Abstand der Phase der Ringverstärkung bei dieser Frequenz
zu 180◦ . Das Bodediagramm der Ringverstärkung Vr (jω) liefert Informationen zur Stabilität
der Phasenregelschleife. In Abb. 15 beträgt die Durchtrittsfrequenz fD ≈ 20 kHz. Bei dieser
Frequenz ist die Verstärkung |Vr | = 0 dB = 1. Die Phase φ(fD ) beträgt bei dieser Frequenz
EL-V8 - 17
PLL
3
MODELL EINER PHASENREGELSCHLEIFE
arg(Vr(f)) [Grad]
|Vr(f)| [dB]
ungefähr −120°. Die Phasenreserve ergibt sich aus dem Abstand der −180° - Linie zum
Phasenverlauf. In diesem Beispiel beträgt die Phasenreserve φM = 60°. Somit ist die PLL
in diesem Beispiel stabil. Die Dämpfung αdB von |Vr | beträgt bei der Referenzfrequenz
fref = 106 Hz ungefähr −63 dB.
200
150
100
50
0
-50
-100
-150
-200
100
-120
-140
-160
-180
-200
-220
-240
-260
-280
100
a
dB
101
102
103
5
104 fD 10
Frequenz [Hz]
106
107
108
109
F
(fD) + 180°
M= F
101
102
103
104
105
106
107
108
109
Frequenz [Hz]
Abb. 15: Bodediagramm der Ringverstärkung einer PLL 4. Ordnung
3.2
Schleifenordnung und Schleifentyp
Die Schleifenordnung gibt die Anzahl der Polstellen der Übertragungsfunktion des offenen
Regelkreises an, wobei die Polstellen des Filters und die Polstelle des VCOs summiert werden müssen [3]. Bei einer Schleife erster Ordnung wird auf das Filter verzichtet, und es gilt
Z(s) = 1. Dadurch vereinfacht sich die Übertragungsfunktion H(s) des geschlossenen Regelkreises zu:
N KP F D KV CO
H(s) =
(50)
sN + KP F D KV CO
Anhand der Gleichung (50) zeigt sich, dass eine PLL erster Ordnung nur eine Polstelle aufweist. Dieser Pol entsteht durch das Integrationsverhalten des VCOs. Wird eine PLL mit Ladungspumpe verwendet, so muss mindestens ein Filter erster Ordnung eingesetzt werden [1].
Dadurch erhöht sich die Schleifenordnung der Phasenregelschleife auf zwei.
Ein weiteres Kriterium einer PLL ist der Schleifentyp. Dieser gibt die Anzahl der „idealen Integratoren“ in der Übertragungsfunktion des offenen Kreises an [1].
EL-V8 - 18
PLL
4
4
ERGÄNZENDE VORBEREITUNGSAUFGABEN
Ergänzende Vorbereitungsaufgaben
1. Geben Sie die vollständige Übertragungsfunktion des geschlossenen Regelkreis einer
PLL an, bei der das Schleifenfilter ein RC-Tiefpass 1. Ordnung ist.
2. Erklären Sie kurz die folgenden Begriffe:
• Kanalabstand
• Schleifenbandbreite
• Phasenreserve
• Einschwingzeit
3. Ermitteln Sie die jeweiligen Teilungsfaktoren N1 und N2 für die Schalterstellungen
DIP 1 und DIP 2 mit Hilfe der Formeln aus Kapitel 2.2.2.
Teiler
Schalterstellung
DIP 1 (D5 - D0 )
000110
DIP 2 (D11 - D6 )
111101
Teilungsfaktor Nx
EL-V8 - 19
Nges = 2 · N1 · N2
PLL
4
ERGÄNZENDE VORBEREITUNGSAUFGABEN
4. Die Bearbeitung dieser Aufgabe ist freiwillig.
Sie sollen für einen Mobilfunkgerätehersteller eine Phasenregelschleife dimensionieren. Ihre Aufgabe ist es, zunächst die notwendigen Entwurfsparameter aus dem
Standard zu extrahieren.
• Standard: GSM
• Frequenzbereich: GSM 900,
Uplink: 890 - 915 MHz,
Downlink: 935 - 960 MHz
• Kanalbandbreite: 200 kHz
• Multiplex-Verfahren: TDMA, Rahmendauer: 4,615 ms unterteilt in 8 Zeitschlitze
• Uplink folgt dem Downlink nach 3 Zeitschlitzen, Duplexabstand: 45 MHz (d.h. der
Uplink-Kanal liegt 45 MHz unter dem zugehörigen Downlink-Kanal)
• Frequenz-Sprung-Verfahren zur Erhöhung der Störfestigkeit, Sprungfrequenz
217 Hz
Hinweise:
Beim TDMA-Verfahren wird jedem Teilnehmer ein bestimmter Zeitschlitz zugeordnet. Bei
der Realisierung im Mobilfunkstandard „GSM“ stehen 8 Zeitschlitze zur Verfügung, d.h.
dass jeder Kanal von maximal 8 Teilnehmern belegt wird. Beispiel: Teilnehmer 1 bekommt
für den Downlink den Zeitschlitz 4 zugewiesen. Dadurch ist festgelegt, das der entsprechende Uplink im Zeitschlitz 7 (= 4 + 3) erfolgt. Überlegen Sie sich, wie viele Zeitschlitze
Ihnen zur Verfügung stehen, um die Ausgangsfrequenz ändern zu können. Die einzelnen
TDMA-Rahmen folgen ohne Unterbrechung aufeinander, so dass nach dem Teilnehmer,
der im Zeitschlitz 8 senden bzw. empfangen darf, wieder der Teilnehmer sendet bzw. empfängt, der den Zeitschlitz 1 zugewiesen bekommen hat.
• Bestimmen Sie zunächst die maximale Einschwingzeit Ihrer PLL. Nehmen Sie dazu
an, dass die Einschwingzeit der übrigen Komponenten des RF-Pfades 200 µs beträgt
und diese erst Einschwingen können, wenn die PLL eingerastet ist.
• Bestimmen Sie die nötige Referenzfrequenz bei Verwendung einer Integer-N-PLL.
• Geben Sie den benötigten Verstimmbereich des Oszillators an.
• Berechnen Sie die nötigen Teilungsfaktoren.
• Bestimmen Sie die Wortbreite ( = Bitanzahl) des Teilers unter der Annahme, dass
exakt ein Chip für den Teiler benötigt wird.
• Wie viele dieser Bits können fest eingestellt werden, wie viele müssen veränderbar
sein?
EL-V8 - 20
PLL
5
5
MESSAUFGABEN
Messaufgaben
5.1
Messaufgabe VCO
Messen Sie die Tunekurve des VCOs und bestimmen Sie daraus die Verstimmsteilheit KV CO
für die Frequenz fres,0 = ___________ .
+5V
R&S
0V
SA
rot
schwarz
VCO
50W
Vtune
Abb. 16: Messaufbau zur Charakterisierung des VCOs
1. Vervollständigen Sie die folgende Tabelle.
Verwenden Sie zur Kontrolle der Tune-Spannung UV CO ein Multimeter.
UV CO [V]
0
1
2
3
4
fres [MHz]
Tab. 2
EL-V8 - 21
5
6
7
8
9
10
PLL
5
MESSAUFGABEN
2. Vervollständigen Sie die folgende Tabelle und berechnen Sie die drei VCO-Steilheiten in
Tab. 4.
−0.3 V
∆UV CO,0
−0.2 V
−0.1 V
0V
+0.1 V
UV CO [V]
fres [MHz]
fres,0
Tab. 3
f
−f
f
−f
f
−f
res,0+0.1V
res,0−0.1V
2π Vtune,0+0.1V
KV CO,01
−Vtune,0−0.1V
res,0+0.2V
res,0−0.2V
2π Vtune,0+0.2V
KV CO,02
−Vtune,0−0.2V
res,0+0.3V
res,0−0.3V
2π Vtune,0+0.3V
KV CO,03
−Vtune,0−0.3V
Tab. 4
3. Berechnen Sie den arithmetischen Mittelwert KV CO,0 :
KV CO,0 =
1
i
P
i
KV CO,i = _____________
EL-V8 - 22
+0.2 V
+0.3 V
PLL
5.2
5
MESSAUFGABEN
Messaufgabe Teiler
Verschalten Sie das Teilermodul und den VCO gemäß Abb. 17!
R&S
SA
+5V
0V
Power
Combiner
rot
schwarz
VCO
rot
schwarz
Teiler
Vtune
Abb. 17: Messaufbau zur Charakterisierung des Teilermoduls
1. Ermitteln Sie den aktuell eingestellten Teilungsfaktor N des Teilermoduls mit Hilfe des
Spektrumanalysators!
fT eiler · N = fV CO
⇒
N = ______
2. Welche Teilungsfaktoren N1 und N2 werden benötigt, damit der VCO bei einer Referenzfrequenz von fref = 1 MHz bei der Resonanzfrequenz fres,0 oszilliert?
Teiler
Schalterstellung
Nx
DIP 1
DIP 2
Tab. 5
Überprüfen Sie ihre Berechnungen mit Hilfe des Spektrumanalysators!
EL-V8 - 23
N
PLL
5.3
5
MESSAUFGABEN
Messaufgabe PFD mit CP
Verschalten Sie das PFD/CP-Modul gemäß Abbildung 18! Achten Sie darauf, welche
der Leitungen mit Widerständen versehen sind. Ihnen stehen Leitungen mit eingelötetem
100-Ohm-Widerstand zur Verfügung.
+ 5 V 0 V + 15 V
PFD / CP
schwarz
rot
blau
f Teiler,in
I CP
mA
f ref,in
Abb. 18: Messaufbau zur Charakterisierung des PFD
Zur Bestimmung des Verstärkungsfaktors KP F D wird der Ausgangsstrom der Ladungspumpe
ICP benötigt. Messen Sie dazu den Ladestrom ICP,up und den Entladestrom ICP,down . Gehen
Sie dabei wie folgt vor: Kontaktieren Sie den Eingang fref,in mit 5 V, um ICP,up zu bestimmen
und den Eingang fT eiler,in für ICP,down .
ICP,up [mA]
ICP,down [mA]
1. Bestimmen Sie den mittleren Strom der Ladungspumpe ICP .
ICP =
|ICP,up |+|ICP,down |
2
= _____________
2. Bestimmen Sie den Verstärkungsfaktor KP F D .
KP F D =
ICP
2π
= _____________
EL-V8 - 24
PLL
5.4
5
MESSAUFGABEN
Messaufgabe Schleifenfilter
Filter
blau
schwarz
u VCO
i CP
Abb. 19: Messaufbau zur Charakterisierung des Schleifenfilters
1. Vervollständigen Sie Tab. 6 mit den Werten der Randbedingungen zur Dimensionierung
einer PLL 3. Ordnung.
fref
KP F D
KV CO
ΦM
ωD
Z(s):
Tab. 6: Randbedingungen zur Dimensionierung der PLL
EL-V8 - 25
N
PLL
5
MESSAUFGABEN
2. Bestimmen Sie die Filterkoeffizienten für die Filterfunktion Z(s) bei den Durchtrittsfrequenzen fD mit Hilfe der folgenden Gleichungen:
Berechnung von
τ1 =
1
ωD
τ2 =
1
2 τ
ωD
1
C1 =
·
Ergebnis
1−sin ϕM
cos ϕM
KP F D KV CO
N
·
τ1
τ2
·
1
2
ωD
·
q
1+(ωD τ2 )2
1+(ωD τ1 )2
C2 = C1 · ( ττ21 − 1)
R2 =
τ2
C2
Tab. 7: Berechnung der Filterkoeffizienten
3. Übertragen Sie die Koeffizienten auf das Schleifenfilter. Bestimmen Sie dazu R2 mit dem
Multimeter und stellen Sie C1 und C2 mit den DIP - Schaltern ein.
fD
R2
C1
C2
Tab. 8: Bauelementwerte für das Filter
EL-V8 - 26
PLL
5.5
5
MESSAUFGABEN
Messaufgabe PLL
0V
5V
rot
15V
schwarz
blau
PLL
SA
SG
Abb. 20: Messaufbau zur Charakterisierung der PLL
Verschalten Sie die einzelnen Module zu einer PLL. Achten Sie auf die Farben der Versorgungsspannungsanschlüsse der einzelnen Platinen (rot = 5V, blau = 15V, schwarz = Masse).
Kontrollieren Sie die Höhe der Versorgungsspannungen mit einem Multimeter.
1. Messen Sie die Bandbreite fD der PLL mit Hilfe des Spektrumanalysators!
2. Messen Sie die Leistungsdifferenz in dB zwischen gewünschten Signal und dem Störsignal durch die Referenzfrequenz!
EL-V8 - 27
PLL
6
6.1
6
AUSWERTUNG
Auswertung
Charakterisierung des VCO
Zeichnen Sie die Tunekurve des VCO in Abb. 21 ein! Markieren Sie den Arbeitspunkt und
zeichnen Sie die Arbeitsgerade ein.
380
360
Frequenz [MHz]
340
320
300
280
260
240
220
0
1
2
3
4
5
6
7
8
9
10
Tune-Spannung [V]
Abb. 21: Gemessene Tunekurve mit Arbeitspunkt und Arbeitsgerade
6.2
Schleifenfilter
Vervollständigen Sie Tab. 9 mit den Werten der Randbedingungen zur Dimensionierung einer
PLL 4. Ordnung.
fref
KP F D
KV CO
ΦM
ωD
N
ξref
Z(s):
Tab. 9: Randbedingungen zur Dimensionierung der PLL 4. Ordnung
Bestimmen Sie die Filterkoeffizienten für die Filterfunktion Z(s) bei den Durchtrittsfrequenzen fD mit Hilfe der in Tab. 10 angegebenen Gleichungen. Füllen Sie Tab. 11 aus.
Hinweis: Die Verwendung einer Software zur Berechnung der Gleichungen wird empfohlen
(z.B. Excel, OpenOffice Calc, MATLAB, . . . )!
EL-V8 - 28
PLL
6
Berechnung von . . .
mit Hilfe der Gleichung . . .
ϕM
· 1−sin
cos ϕM
q
ξref
· 10 10 − 1
1
ωD
τ1 =
1
2πfref
τ3 =
∗
ωM
=
AUSWERTUNG
1
cos ϕM ·[(τ1 +τ3 )2 +τ1 τ3 ]
·
p
(τ1 + τ3 )2 + cos2 ϕM · (τ1 τ3 ) − sin ϕM · (τ1 + τ3 )
1
∗ 2 ·(τ +τ )
ωM
1
3
τ2 =
KP F D KV CO
N
C1 =
·
τ1
τ2
·
1
∗ 2
ωM
·
q
∗ τ )2
1+(ωM
2
∗ τ )2
1+(ωM
1
C2 =
C1 · ( ττ12 − 1)
R2 =
τ2
C2
C3 =
1
C
10 1
R3 =
τ3
C3
·
q
1
∗ τ )2
1+(ωM
3
Tab. 10: Berechnung der Filterkoeffizienten, PLL 4. Ordnung
fD
R2
R3
C1
C2
C3
1 kHz
10 kHz
100 kHz
Tab. 11: Bauelementwerte für das Filter einer PLL 4.Ordnung
6.3
Phasenregelschleife
Erklären Sie den Einfluss der Parameter des Schleifenfilters auf das Verhalten einer PLL bei
Verwendung als Frequenzmodulator.
• Was geschieht, wenn die Schleifenbandbreite sehr gering ist?
• Wie wirkt sich eine hohe Schleifenbandbreite auf die Frequenzmodulation aus?
• Erklären Sie kurz, warum man die Schleifenbandbreite in Bezug auf die Audioqualität nicht beliebig optimieren kann. Bedenken Sie den Zusammenhang zu anderen Entwurfsparametern (vgl. Vorbereitungsaufgabe 4.2).
EL-V8 - 29
PLL
Literaturverzeichnis
Literatur
[1] M. Weber, „Untersuchung und Schaltungsentwurf einer Phasenregelschleife in
Fractional-N-Architektur für FMCW-Radarsysteme bei 24 GHz in 120-nm-CMOSTechnologie“, Diplomarbeit, Ruhr-Universität Bochum
[2] C. S. Vaucher, „Architectures for RF Frequency Synthesizers“, Kluwer Academic
Publishers, 2002
[3] S. Mecking, „System-in-Package-Lösungen von Sendeempfängerschaltungen für drahtlose Netze im 5-GHz-Band: Entwurf und Charakterisierung“, Dissertation, RuhrUniversität Bochum, 2005
[4] B. Razavi, „Design of Analog CMOS Integrated Circuits“, Mc-Graw-Hill, 2001
[5] B. Razavi, „RF Microelectronics“, Prentice Hall PTR, 1998
[6] U. Langmann, „Integrierte Schaltungen für Mobilfunksysteme“, Vorlesung, Lehrstuhl für
Integrierte Systeme, Ruhr-Universität Bochum, 2007
[7] M. Weber, „Programmierbare Frequenzteiler für Phasenregelschleifen in HochfrequenzMesssystemen: Untersuchung von Teilungskonzepten und Schaltungsentwurf“, Studienarbeit, Lehrstuhl für Integrierte Systeme, Ruhr-Universität Bochum
[8] National Semiconductor, „An Analysis and Performance Evaluation of a Passive Filter
Design Technique for Charge Pump PLL’s“, National Semiconductor, July 2001
[9] ON Semiconductor, „MC10E136, MC100E136, 5V ECL 6-Bit Universal Up/Down
Counter“, Datenblatt, http://onsemi.com, November 2006
[10] I. N. Bronstein, „Taschenbuch der Mathematik“, S. 1093, Verlag Harri Deutsch, 5. Auflage, 2000
EL-V8 - 30