FET-Kleinsignal
Werbung
SC/F/Hg Seite F1 F. Grundlagen der Verstärkerschaltungen mit FET Die Darstellung der Modelle des FET (Kap. F.1 und F.2 ) dient nur zur kurzen Wiederholung. Ausführliche Behandlung erfolgte im Fach "Bauelemente". F.1 Großsignalmodell des J-FET C gd D D Abb. F1: Modell nach Shichman und Hodges RD G G ID S S C gs RS F.1.1 Die Modellparameter Die nichtlineare Stromquelle ID modelliert die Gleichstromeigenschaften des J-FET . Vorwärtsbetrieb (UDS> 0): ID = 0 ID = β( UGS− UTo ) 2 (1+ λUDS ) ID = β UDS [2 ( UGS− UTo )− UDS ] ( 1+ λUDS ) Rückwärtsbetrieb (UDS< 0): ID = 0 ID = β( UGD− UTo ) (1+ λUDS ) ID = β UDS [2 ( UGD− UTo )− UDS ] ( 1+ λUDS ) 2 UGS -UTo < 0 Sperrbereich ( F 1 ff) UDS > UGS - UTo Abschnürbereich 0 < UDS< UGS - UTo Linearbereich UGD -UTo < 0 Sperrbereich -UDS > UGD - UTo Abschnürbereich 0 < -UDS< UGD - UTo Linearbereich mit UTo (= Up) Turn-on-, Turn-off-, Pinch-off-Spannung Die Parameter β un d UTo sind g ewöhnlic h dem Graphen ID = f( UGS) zu entnehmen. √ ID Bei UGS = 0 gilt: IDss = β U2To I Dss Der Parameter λ gibt den Einfluß der Kanallängenmodulation auf die FET-Eigenschaften an. Er hängt mit dem Ausgangsleitwert wie folgt zusammen: dID 1 = g ds = = β λ (UGS− UTo) 2 ≈ λ ID ( F2 ) r dU ds DS UGS = const Damit hat der Parameter λ eine ähnliche Bedeutung wie die Earlyspannung beim Bipolartransistor. Steigung U GS U To Abb. F2: Transfercharakteristik 1 • In der Praxis gilt für langkanalige JFET besser: gds ~ ID 2 FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F2 Die beiden, die Kanal-Gate -Sperrschicht repräsentierenden Dioden werden durch die idealen Diodengleichungen nachgebildet: IGD = IS [e UGD UT UG − 1] IGS = IS [e US − 1] IS ist ein Parameter des JFET. (F3) Die Bahnwiderstände RD und RS stehen für lineare Widerstände der Source- und Draingebiete. Die Kapazitäten CGD, CGS sind die nichtlinearen Sperrschichtkapazitäten der Gate-Kanal-Dioden. Diffusionskapazitäten kommen nicht vor, da der JFET mit gesperrter Gate-Kanal-diode betrieben wird. UGS − 1 UGD − 1 (F4) CGS = CGS0 1− Φ 2 CGD = CGD0 1− Φ 2 B B Die SPICE-Parameter des J-FET Name Schwellenspannung (Turn-on-Spannung) Steilheitsparameter Parameter der Kanallängenmodulation Drainbahnwiderstand Sourcebahnwiderstand Gate-Source-Sperrschichtkap. bei 0V Gate-Drain-Sperrschichtkap. bei 0V Sperrschichtpotential Sperrsättignungsstrom Koeffizient des Funkelrauschens Exponent des Funkelrauschens Koeffizient der Sperrschichtkapazität UTo β λ RD RS CGS CGD ΦS IS KF AF FC Einheit V A/V2 1/V Ω Ω F F V A - Ersatzwert -2.0 10-4 0 0 0 0 0 1 10 -14 0 1 0.5 typ. Wert -2.0 10-3 10-4 100 100 5p 1p 0.6 10 -14 0.5 F.1.2 Das Kleinsignalmodell des J-FET D dID gm = dUGS dUDS = 0 Rd D Cgd’ G g g GD’ G gds= 1/rds gm Ugs gd’s’ GS’ S’ Cgs’ dID g ds = dUDS dUGS = 0 Cgd D’ gm Ug’s Cgs Rs S Die Leitwerte gGD’, gGS’ sind gewöhnlich sehr klein, zudem ist 1/gD’S’ meist groß gegen RS und RD, so daß sich das abgebildete vereinfachte Kleinsignalmodell ergibt. S Abb. F3: Kleinsignalmodell des JFET FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F3 F.2 Großsignalmodell des MOS-FET D D C gd Der wesentliche Unterschied zum JFET-Modell besteht in der Einführung der Substratsperrschicht. die durch zwei Dioden in Sperrichtung modelliert wird. Die Gleichstromeigenschaften des MOS-FET sind durch die nichtlineare Quelle ID bestimmt. RD B Cbd (Bulk, Body) G G S ID Abb. F4: Großsignalmodell des MOSFET nac h Shic hman und Hodges C gs Cgb B Cbs RS S F.2.1 Die Modellparameter des MOS-FET UDS> 0 (Vorwärtsbetrieb): UTE = UTo + X ( √ Φ− UBS − √ Φ ) ID = 0 UGS -UTE < 0 ID = β( UGS− UTE) 2 ( 1+ λUDS ) ID = β UDS [2 ( UGS− UTE)− UDS ] (1+ λUDS ) UDS > UGS - UTE Abschnürbereich 0 < UDS< UGS - UToE Linearbereich Sperrbereich ( F 5 ff) UDS< 0 (Rückwärtsbetrieb): UTE = UTo + X (√ Φ− UBD − √ Φ ) ID = 0 UGD -UTE < 0 ID = β( UGD− UTE) ( 1+ λUDS ) ID = β UDS [2 ( UGD− UTE)− UDS ] (1+ λUDS ) 2 Sperrbereich -UDS > UGD - UTE Abschnürbereich 0 < -UDS< UGD - UTE Linearbereich Mit den Parametern Φ und X wird der Einfluß der Bulkspannung berücksichtigt. V , Φ = 0.4.......0.8V X = 0.5......1.5 √ UTE UTo UBS Abb: F5: Zusammenhang von Bulk- und Turn-On-Spannung Für UBS und UBD = 0 geht UTE in UTo über. Damit ergibt sich die bekannte quadratische Abhängigkeit von ID. β , λ , und UTo haben die gleiche Bedeutung wie beim JFET. Das obige Modell liefert eine gute Näherung der Eigenschaf ten des MOSFET mit rel. großen Kanaldimensionen (L> 10 um). Für kleine MOS-FET wird noch eine Reihe weiterer Parameter einge- führt, welche die Effekte von schmalen und kurzen Kanälen berücksichtigen. ---> Level 2- und Level 3- -Modelle. In SPICE sind alle 3 Level aufrufbar. Die Kapatitäten CGD, CGS, CGB werden zwar als konstant angenommen, sind aber spannungsabhängig. Mit den bekannten Gln. für Sperrschichtkapazitäten kann diese Spannungsabhängigkeit mit einbezogen werden. FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F4 F.2.2 Das Kleinsignalmodell des MOS-FET D C bd C gd gm Ugs An sich müßten S’und D’ als innere Source- Drain- Knoten definiert werden. In SPICE sind jedoch nebenstehende Bezeichnungen üblich: RD g bd G g ds g bs C gs g mB U bs dID gm = dUGS UDS = const dID g mB = dUBS UDS = const B RS C bs gmB berücksichtigt die Steuerung des Kanals durch die Substratspannung. C gb S Abb. F6: Kleinsignalmodell des MOS-FET D Ist das Substrat an Source angeschlossen, was bei diskret eingesetzten MOSFET häufig der Fall ist, entsteht bei Vernach- lässigung der Bahnwiderstände das vereinfachte Kleinsignalmodell des MOS-FET. Cgd G gds= 1/rds gm Ugs Es entspricht dem des Sperrschicht-FET. Abb. F7: Vereinfachtes Kleinsignalmodell des MOSFET Cgs S F. 3 Einstellung des Arbeitspunkts bei FET-Verstärkerschaltungen Ähnlich wie bei Verstärkern mit Bipolartransistoren ist der Arbeitspunkt im Ausgangskennlinienfeld durch die Gleichstromarbeitsgerade und den Drainstrom IDa bestimmt. Im wesentlichen werden IDa wird durch die Gatespannung und UDSa durch RD eingestellt. Zusätzlich ist zum Ausgleich von Exemplarstreuungen und Abhängigkeiten von Temperatur- und Betriebsspannungsschwankungen eine Stabilisierung des A.P. notwendig. ID I k = Udd/R L= Abschnürgrenze U GS = Parameter RD ID RL D G A.P. B U GSa IDa Ugs S Uds R L= Neigung v. R L Abb. F8: Zum Arbeitspunkt beim FET-Verstärker U DSa Udd U DS UDSa = Drain-Source-Spannung im A.P. IDa = Drainstrom im A.P. UGSa = Gate-Source-Spng im A.P. Bei MOS-FET muß auch das Substratpotential bei der A.P.-Einstellung berücksichtigt werden. Häufig kann B mit S verbunden werden oder es besteht schon intern eine solche Verbindung (UBS = 0) . Je nach Art des FET (Depletion- oder Enhacement-Typ) ist die Schaltungstechnik verschieden. FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F5 F.3.1 Arbeitspunkteinstellung für selbstleitende Typen (Depletion-FET) Sog. "automatische Gatevorspannungserzeugung" durch Spannungsabfall an einem Sourcewiderstand. Der Gateableitwiderstand ist notwendig, um die an RS enstehende Spannung an das Gate zu bringen. Das Gate liegt über RG auf Massepotential, Source ist um IDa RS positiver. Wegen des sehr kleinen Gategleichstroms kann RG rel. hohe Werte (einige MegOhm) annehmen. Da IG jedoch nicht verschwindet, ist eine obere Grenze für RG durch den an ihm entstehenden Spannungsabfall gegeben. Z.B. kann der Kanal-Gate-Sperrstrom bei JFET zu unzulässigen Verschiebungen der UGSa führen. ID Bei vernachlässigbarem Spannungsabfall über RG gilt: I Dss Rs - Gerade Udd UGSa = -IDa RS RD A.P. Streugrenzen I Da I D2 IDa Ugsa RG Rs typ.1 MOhm (F6) I D1 Nachteil nebenstehender Schaltung : Stabilisierungswirkung und Arbeitspunkt sind miteinander verknüpft und nicht unabhängig voneinander einstellbar. U GS Up U GSa Abb. F9: "Automatische Gatespannungserzeugung" ID Udd Verbesserte Version: Das Gate wird auf die unabhängig von RS einstellbare Spannung UGM gelegt. ---> Stabilisierungswirkung und Arbeitspunkt sind unabhängig voneinander. (Abb. F10) IDss R D IDa Rs - Gerade Streugrenzen U U GM A.P. IDa ID Für die Eingangsmasche gilt: GSa Us UGSa + IDa RS = UGM Rs (F7) UGS U GSa U GM Abb. F10: A.P.-Einstellung mit Zusatzvorspannung Udd Durch einen Überbrückungskondensator CS parallel zu RS kann die Wechselstrom-Gegenkopplung über RS vermieden und volle Spannungsverstärkung erreicht werden. RD IDa Cs Abb. F11: Wechselstrommäßige Überbrückung von RS. Rs FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F6 F.3.2 Arbeitspunkteinstellung für selbstsperrende Typen (Enhacement-FET) Hier muß die Gatespannung die gleiche Polarität wie die Drainspannung haben. Deshalb Gatespannungserzeugung nur mit Spannungsteiler. RS dient wie vorher zur Stabilisierung des Arbeitspunktes. ID UGM = UGSa+ US (F8) Udd R D IDa Rs - Gerade A.P. I Da ID U GSa U Us GM Streugrenzen Rs U GS U U GSa U S GM Abb. F12: A.P.-Einstellung bei selbstsperrenden FET ID Ugs 5V Udd Ugs = Uds Rdg Eine einfache Möglichkeit der A.P.Einstellung und gleichzeitiger Stabilisierung bietet ein Widerstand zwischen Drain und Gate. ---> Parallelgegenkopplung. Hier ist UGSa = UDSa. 4V Rd 3V Einschränkender Nachteil: Es können nur mehr Arbeitspunkte 2V eingenommen werden, die auf der Ortskurve UGS = UDS liegen . An1V wendbar bei kleinen Betriebspannungen. UDSa UGSa 1V 2V 3V 4V 5V Uds Abb. F13: A.P.-Einstellung mit Parallel-Gegenkopplung F.4 Grundschaltungen mit Feldeffekt-Transistoren U dd F.4.1 Sourceschaltung RD Meistverwendete Grundschaltung. Entspricht der Emittergrundschaltung beim Bipolartransistor. Zur Herleitung wird ein vereinfachtes Kleinsignalmodell zugrunde gelegt. ( Abb. F15) Ck U1 XCk und XCs = 0! Cs RGM Abb. F14: Source-Grundschaltung Z1 FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller Ck Ra U2 Rs Z2 10.2002 SC/F/Hg Seite F7 a) Spannungsverstärkung: Z1 Bei Vernachlässigung von CGS und CGD wird gemäß Abb. F15: Z2 Cgd i2 u1 u2 = − i2 RL Rg Rd ug RGM Cgs gm u1 Ra rds RL = Rd // Ra u 2 I2 = g m u1 rds rds+ RL u2 = daraus: vus = u1 RL rds − gm = ( F9 ) Vus = − g m rds + RL g ds + g L Abb. F15: Kleinsignalersatzschaltung der Source-Schaltung Berücksichtigung der Kapazitäten Cgs und Cdg: u2 − g m ≈ . Unter der Annahme von gds < < g L wird vus = u1 gL gL Rg Cgs Cm gm ug u1 u2 Abb. F16: Zur Berechnung der Frequenzabhängigkeit Dann wird die frequenzabhängige Spannungsverstärkung: gm . u2 u2 . u1 gm . 1 = = − = − vusg( p) = ug u1 ug g L 1+ pC1Rg gL Weiter soll gelten: RGM > > Rg ! Bei Anwendung des Millertheorems (s. Kap. V.4.2.2) wirkt Cgd auf den Eingang wie folgt: gm . ) Cgd (F10) Cm = (1− vu ) Cgd = (1+ gL Man faßt zusammen: C1 = Cgs + Cm 1 g m )Cgd + Cgs 1+ pRg (1+ gL gm > > 1 ) und Cm > > Cgs wird: gL gm . 1 1 = vus vusg ≈ − 1 + pT1 gL g m 1+ pRg . .Cgd gL und der dominante Pol der Spannungsverstärkung liegt bei gL 1 ω1 = = T1 g m Rg Cgd gL 1 = falls RGM nicht mehr groß gegen Rg ist. bzw. ω1 = T1 g m ( Rg // RGM)Cgd (F11) Für ausreichende Verstärkung ( Zahlenbeispiel: RL = 10kΩ, gds = 20 µS , g m = f1 = (F12) (F13) (F13a) 2mA , Cgd = 10 pF, Rg = 100 kΩ , RGM = 1MΩ V 100µS+ 20µS = 10,5kHz !! 2π 2mS 10pF (100kΩ ⁄≡ ⁄ 1MΩ) • Bei hochohmigen Generatorwiderständen beginnt der Verstärkungsabfall schon im NF-Bereich. FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F8 b) Eingangswiderstand Z1 Z1 wird bei tiefen Frequenzen praktisch nur durch den Gate-Ableitwiderstand RGM bestimmt. Bei steigender Frequenz macht sich die Eingangskapazität C1 = Cgs + Cgd (1-vu) bemerkbar. Der Term Cgd (1-vu) beruht auf dem o.g. Millereffekt bei invertierenden Verstärkern und ist der überwiegende Teil. c) Ausgangswiderstand Z2 Z2 ist bei niederen Frequenzen nur gering kapazitiv: Z2 ≈ rds ⁄ ⁄ RD ( F14) d) Gegenkopplungsgrad p Entfällt der Überbrückungskondensator des RS, besteht eine Stromgegenkopplung. (siehe im Kapitel "Gegenkopplung"). ( F15) Der Gegenkopplungsgrad ist: p = (1+ gm RS). F.4.2 Drainschaltung (Sourcefolger) Udd g Z1 Ck G Ck U1 RGA m Ugs Rs Ra U1 U2 S Ugs RGA Z2 rds D i2 D Rs Ra U2 RL Abb. F17:Kleinsignalersatzbild der Drainschaltung Zur Vereinfachung der Herleitung werden im folgenden die Kapazitäten Cgs und Cgd vernachlässigt! a) Spannungsverstärkung: rds ; ugs = u1− u2 rds+ RL RL rds g m RL 1 ; eingesetzt: u2 = g m ( u1− u2) = (u1− u2) wobei g ds = 1+ RL g ds rds RL + rds u2 g m RL g m RL ---> vud = = = < 1 1 + RL(g m+ g ds ) g m RL u1 ( 1+ RL g ds )( 1+ ) 1+ RL g ds gm RL vud = Da gds meist < < gm wird: < 1 keine Phasendrehung! 1 + gm RL u2 = i2 RL ; i2 = g m ugs ( F16) Die Drainschaltung dient ähnlich wie die Kollektorschaltung bei BJT zur Widerstandstransformation eines niederohmigen Lastwiderstand auf einen hohen Wert. FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F9 b) Eingangswiderstand Z1: Da Drain auf festem Potential liegt, tritt für Cgd kein Millereffekt auf: 1 // RGA Z1 = jω (Cgseff + Cgd ) ( F17) Bei tiefen Frequenzen wird Z1 durch RGA bestimmt. Der Einfluß von RGA kann durch eine "Boot-Strap-Schaltung" verringert werden. Das "Bootstrap"-Prinzip beruht auf einer gleichphasigen Rückkopplung des Ausgangssignals auf den Eingang (Mitkopplung). Die Spannungsdifferenz an den Klemmen von RGA wird verUdd mindert und beträgt nur mehr URGA = U1 - vu U1. Ck Der Strom durch RGA wird dadurch verringert und der EinErzeugung v. Ugsa gangswiderstand erscheint vergrößert. R RGA X =0 GA Ck bei tiefen Frequenzen! ( F18) Z1 = Ck ( 1− vu ) U1 Ck Rs1 Nach dem gleichen Prinzip verringert sich die G-S-Kapazität: U2 Rs2 Z1 Z2 Cgseff = Cgs (1− vu ) , ( F19) so daß sie meist gegen Cgd vernachlässigt werden kann. Abb. F18: Bootstrapping bei der Drainschaltung Abb.F18a: Bootstrapping mit selbstsperrendem MOSFET Ucc Ck RGA U1 Ck Ck Rs U2 c) Ausgangswiderstand Der Eingang kann kurzgeschlossen oder leerlaufend sein; wegen des hohen Eingangswiderstand des FET wirkt RGA bei nicht zu hohen Frequenzen praktisch als Kurzschluß. Der Strom i2 setzt sich zusammen aus dem Quellenstrom und dem Strom durch rds : ugs = − u2 u2 1 Z2 = g m u2+ gds u2 ; mit g ds = i2 = − g m ugs + r r ds ds G S Ugs RGA D rds gm Ugs i2 Rs U2 u2 1 1 = ≈ gm+ gds g m i2 1 mit Einbeziehung von RS: Z2 = // RS gm damit wird: Z2 ’ = ( F20) Z2’ Abb: F19: Ber. des Ausgangswiderstands der Drainschaltung Vergleiche Beziehungen bei Emitterfolger! FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F10 F.4.3 Gateschaltung (ohne Bodysteuereffekt) RL Ck Rg Ck Ri RD Rs Ui Die Gateschaltung wird seltener verwendet. Sie findet Anwendung in der HF-Technik und als 2. Stufe der Kaskodeschaltung. Ra Uo = Ug Udd Ck Abb. F20: Gateschaltung g G u i 1 gs Rg u m gs i2 D r ds S u RL u o i Z2 Z1 Kennzeichnende Eigenschaften sind: • Hohe, nichtinvertierende Spannungsverstärkung • Kleiner Eingangswiderstand • Hoher Ausgangswiderstand Spannungsverstärkung: uo g m+ g ds = VuG = 1 ui + g ds RL Für RL< < rds und gm > > gds wird uo ≈ gm.RL vuG = ui Für sehr große RL entsteht: gm gm ≈ vuGmax = 1+ g ds g ds (F21a) (F21b) (F21c) Abb. F21: Kleinsignalersatzbild der Gateschaltung Eingangswiderstand: 1+ RL g ds Z1 = g m+ gds praktisch gilt: gm > > gds, dann wird: Z1 = RL 1 RL g ds 1 + = + gm g m vuGmax gm (F22a) (F22b) Der zweite Term liefert nur im Fall eines sehr hohen RL einen wesentlichen Beitrag. Selbst bei Verwendung eines 1 g ds 2 1 g ds + = . einfachen Stromspiegels als Last (RL = rds des Spiegel-FET) wird nur Z1 = gm gm gm 1 Für die meisten Anwendungen gilt: (F22c) Z1 ≈ gm Ausgangswiderstand: 1+ Rg (g m+ g ds ) mit Rg = Ri // Rs Z2 = g ds wegen gm > > gds entsteht: gm = rds( 1+ Rg g m) Z2 ≈ rds+ Rg . g ds 1 Z2 ist auch von Rg abhängig; für Rg > > überwiegt der 2. Term, Z2 wird dann sehr groß . gm Für Spannungsteuerung der Stufe (Rg = 0) wird Z2 = rds und damit nicht vergrößert. FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller (F23a) (F23b) 10.2002 SC/F/Hg 15µA Seite F11 1 ; Ri = 100 kOhm; RS = 10 kOhm; RL = 50 kOhm V V 1 1 4βID = 77µS ; − − − > = 13kΩ g ds = λ ID = 0.02.10− 4 Ω = 2µS − − − > rds = 500kΩ ; g m = √ gm Z2 = 500kΩ(1+ 100kΩ //10kΩ.77µS) = 850 kΩ g m 77µS = = 38,5 Vu max = 2µS g ds RL 50kΩ 1 = 13kΩ + + = 13kΩ+ 1,3kΩ = 14,3kΩ Z1 = 38,5 gm vu max Zahlenbeispiel: ID = 0.1mA; β = 2 ; λ = 0.002 Herleitung der Beziehungen gemäß Kleinsignalersatzbild Abb F21: Verstärkung: − uo = i2RL i2 = g m ugs + uds g ds = − g m ui + uds g ds ugs − uds + uo = 0 und ugs = − ui eingesetzt in (A) und (B): 1 = g m ui + gds ûi uo g ds + RL (A) (B) (C) (D) Ergibt die Spannungsverstärkung: g m+ g ds uo = VuG = 1 ui + g ds RL Eingangswiderstand: i1 = − i2 − i1 = − g m ui+ g ds (uo − ui ) und uo = − i2 RL = i1 RL − i1 = − g m ui+ g ds (i1RL− ui ) − i1(1+ RL g ds ) = − ui( gm+ gds) und daraus 1+ RL g ds ui = Z1 = gm+ g ds i1 damit: Ausgangswiderstand: Die Urspannungsquelle des Generators ist Null. i2 = − g m ui + g ds (uo − ui ) ui = i2Rg i2 = − g m i2 Rg + g ds (uo − i2Rg ) i2 (1+ g mRg+ g ds Rg ) = g ds u0 Daraus errechnet sich: uo 1+ Rg ( g m+ g ds ) 1+ Rg .gm = ≈ Z2 = i2 gds g ds FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F12 F.4.4 Lehrbeispiel 1 Dimensionierung einer Verstärkerstufe in Sourceschaltung mit JFET. Ähnlich wie im Lehrbeispiel zur Emitterschaltung des BJT soll nebenstehende Sourceschaltung unter Vorgabe folgender Eigenschaften dimensioniert werden. Udd RD Ck2 Ck1 Ua Ue Cs RG RS Abb. F4-1: Zu dimensionierende Schaltung Vorgaben: • Sourceschaltung nur mit Gateableitwiderstand • alle Xc --> 0 • Versorgungsspannung UDD • Mindestspannungsverstärkung Vu • möglichst große Aussteuerung ûa (Amplitude) ohne wesentliche Verzerrungen (Begrenzungseffekte) • Lastwiderstand Ra = ∞ . F.4.4.1 Verdeutlichung der Aussteuerverhältnisse Abschnürgrenze: UDS = UGS -Up I D Abschnür- (Sättigungs)-Bereich UGS = 0 UGSx = UGSa + u gs RD (für Ra = oo) u gs = ua /|Vu| A.P. UGSa IDamid (RD + RS) UDSa UGSx -Up ^ Ua U IDa*Rs DS nur wenn Ra=oo IDa * RD Abb. F4-2: Austeuerung im Ausgangskennlinienfeld FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F13 Der Aussteuerbereich wird zu kleinen UDS durch die Abschnürgrenze begrenzt. An dieser Stelle ist ^ua Ugsx = Ugsa + ^ugs ; wobei ^ugs = | Vu | (F24) Zu großen UDS hin wird der Aussteuerbereich begrenzt durch die UDS-Achse. Der Achsenabschnitt zwischen den Schnittpunkten der Gleichstromarbeitsgeraden (RD + RS) und der Wechselstromarbeitsgeraden RD mit der UDS-Achse ist hier IDa RS ; dies gilt nur, weil Ra = ∞ ist ! F.4.4.2 Berechnung der Schaltung mit der vorläufigen Vereinfachung gds = 0 . Der Arbeitspunkt soll in der Mitte des Aussteuerbereichs liegen. ---> IDamid • Verwendung der Vorgabe "Verstärkung" Vu = g m RD ; g m = 2 √ daraus: IDa IDss Up | Vu Up| (F25) RD = 2√ IDa IDss Hält man UDSa konstant, um eine bestimmte Aussteuerung beizubehalten, so bleibt der Gleichspannungsabfall an RD konstant. URD = IDa RD in Gln. (F25) liefert URD | Vu Up | URD IDss 1 = − − − − > | Vu | = 2 (F26) ~ √ IDa | Up| IDa 2√ IDa IDa IDss Es ist zu erkennen, dass bei gleich gehaltenen Aussteuerverhältnissen sich die Spannungsverstärkung umgekehrt zur Wurzel aus dem Drainstrom verhält. Diese Erkenntnis ist nützlich, wenn IDa experimentell verändert wird. √ • Verwendung der Vorgabe der Art der Arbeitspunktseinstellung: (Gatesperrstrom vernachlässigt) US = IDamid RS = − UGSa • Verwendung der Vorgabe "Aussteuerverhältnisse", aus Abb. F4-2 entnommen UGSx− Up + ûa+ ûa+ IDamid RS = UDD IDamid | vu Up | die Wechselstrom-AG liefert: ûa = IDamid RD = 2 IDss und mit Gln. (F24,27,28) wird | Vu Up | 1 IDamid 2+ − UGSa = UDD UGSa − Up + | vu | IDss 2 daraus errechnet sich: IDamid UDD+ Up = bzw. 1 IDss | Vu Up | . 1+ 2| Vu | √ (F27) (F28) (F29) √ √ IDamid = UDD+ Up 2 | Vu Up | 2 2+ 1 | vu | 4 IDss (F30) Die Pinchoff-Spannung Up ist in Gln.(F29) vorzeichenrichtig einzusetzen. (bei N-Kanal ist Up < 0 ) Durch das Quadrieren der vorhergehenden Gleichung sind die Einschränkungen der Wurzel verloren gegangen. IDa Es muß gelten: 0 ≤ ≤ 1 , (Wurzelausdruck positiv, IDa ≤ IDss ) IDss Damit ergibt sich eine einschränkende Bedingung: UDD+ Up 1 < Vu+ (F31) 0< 2 | Up | √ FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F14 Aus Gln. (F25 bzw. F27) errechnen sich die Bauelemente | Vu Up| RD = 2√ IDamid IDss IDamid UGSa − Up = 1− RS = − IDamid IDamid IDss (F32a) √ (F32b) F.4.4.3 Berücksichtigung des Ausgangsleitwerts gds Nachdem der Rechnungsweg bekannt ist, kann der Einfluß des gds leicht eingebaut werden. RD gm vgl. (F9) 1+ g ds RD Unter Anwendung des Modellparameters λ gilt für den Ausgangsleitwert: g ds = λ IDa Vu wird damit: RD √ RD gm IDa IDss | Vu | = =2 1+ λ IDa RD | Up | 1+ λ IDa RD Daraus errechnet man RD: | Vu | RD = 2 √ IDa IDss − | Vu | λ IDa | Up | Einsetzen von RD aus Gln. (F34) in den vorigen Rechnungsgang liefert für IDamid in ähnlicher Weise Die Verstärkerformel geht über in | Vu | = IDamid = UDD+ Up 2 2 1 | Vu Up| 2 2+ 1 1+ λ(UDD+ Up ) | vu| 1 2+ v | u| 4 IDss (F33) (F34) (F35) Das Ergebnis wurde so dargestellt, daß der rechte Klammerausdruck den Einfluß des Ausgangsleitwerts in Form eines Korrekturfaktors wiedergibt. Für λ = 0 geht der gesamte Ausdruck über in Gln.(F29). 1 g 22a IDa 2 • Bei NF-JFET (langkanalig) entspricht die Wurzelproportionalität = besser der Wirklichkeit. g 22x Id x Dann errechnet sich in ähnlicher Weise für den Drainstrom: 2 g 22x.| vu Up | 2 4 IDss UDD+ Up 1 (F36) − IDamid = 2.√ IDssIDx | Vu Up | 2 2+ 1 | vu| Auch hier wurde eine Darstellung gewählt, die gut einen Vergleich mit dem Ergebnis ohne Berücksichtigung von gds erlaubt. Der Drainwiderstand wird: | vu Up | . 1 (F37) RD = g22x.| vu Up | IDss IDa 2√ 1− . IDss IDx 2√ wobei IDx und g22x ein Wertepaar für g22 bei einem bestimmten Drainstrom ist. (Datenblattangabe) FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F15 F.4.4.4 Bemessung der Kapazitäten Die Koppelkondensatoren Ck1 und Ck2 werden wie beim Verstärker mit BJT berechnet (siehe Kap. K.3.1 dieses Skriptums) Überbrückungskondensator Cs : ugs = u1− us = u1− id Zs ; Zs = id 1 pCs + u gs 1 Rs u1 liefern: id id = g m ugs ;− − − > ugs = gm eingesetzt und nach id aufgelöst: u1 1 = u1 g m id ( f) = 1 1+ g m ZS ZS + gm 1+ pCs Rs 1+ pCs Rs gm = K id ( f) = u1 1+ Rs gm pCs Rs pCs Rs 1+ 1+ 1+ Rs g m 1+ Rs g m 1+ g mRs 1 Daraus: Nullstelle: ωN = Polstelle: ωP = Cs Rs Cs Rs us Rs Abb. F4-3: Zur Berechnung des Cs wobei: ωP = ωN (1+ g mRs ) Damit ergeben sich eine untere Grenzfrequenz (-3 dB) ωP 1+ g mRs = fu = 2π 2πCs Rs und ein minimaler Überbrückungskondensator: 1+ gmRs (F38a) Cs = 2π fu Rs Alle drei Kapazitäten üben gleichzeitig einen Einfluß auf die untere Grenzfrequenz aus. Da Cs die größte Kapazität aufweist, legt man in der Praxis den von ihm erzeugten Pol auf die untere Grenzfrequenz und verschiebt die Pole von Ck1 und Ck2 auf einen um den Faktor 10 tieferen Wert. Dann wird die untere Grenzfrequenz nur mehr von Cs bestimmt, und trotzdem bleiben die Werte von Ck1,2 in einem vernünftigen Bereich. Cs (F38) A(dB) Polstelle Nullstelle fN fP = f u lg f/Hz Abb. F4-4: Einfluß des Cs auf den Frequenzgang FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F16 F.4.4.5 Zahlenbeispiel Es sind IDamid , RD, Rs für einen A.P. in der Mitte des Austeuerbereichs zu berechnen. JFET: BFW10; UDD = 18V; Vumin = -10; Kleinste Verstärkung tritt bei kleinster Steilheit auf. Diese liegt bei der äußeren Grenzkennlinie der Steuercharakteristik vor. gds 85µS 1 Aus Datenblatt: Up = -8V; IDSS = 20 mA; gds | 20mA = 85µS − − − > λ = = 4,25 .10− 3 = V IDa 20mA IDamid = 4.20mA (10.8V) 2 18V − 8V 2 1 1 . . − 2+ 1+ 10 4,25 10 10 1 2+ 10 2 = 283µA . 0,96 = 272µA 3 RD aus Gln. (F34): 10 = 17,4 kΩ 2. mA − 3. . . . 0,272mA 20mA − 10 4,25 10 0,272 √ 8V V RS aus Gln. (F32b): IDamid UGSa − Up 0,278 = 8V 1− √ = RS = − 1− = 26kΩ 20 IDamid IDamid IDss 278µA RD = √ Kontrollrechnung für Vu mit Gln. (F33) | Vu | = RD √ RD g m √ 0,272mA.20mA 2.17,43kΩ IDa IDss = 10,0 =2 = − 3. 1+ λ IDa RD 8V | Up | 1+ λ IDa RD . 1+ 4,25 10 0,272mA.17,43kΩ Kontrolle der Drain-Source-Masche: ûa = IDamid RD = 0,272mA.17,43kΩ = 4,73V liefert zusammen mit (F24) in (F28) eingesetzt: 1 = 17,93V ≈ 18V ! UDD = 8V+ 4,73V. 2+ | vu | Bei JFET, die keine ausgesprochenen HF-Transistoren sind, bildet IDa den realen Verlauf besser ab. der Zusammenhang g 22 ~ √ • Unter Verwendung der Wurzelproportionalität für g22 wird der Korrekturfaktor . . g .| v U | 1− 22x u p 2 = ( 1− 85µS 10 8V ) 2 = 0,69 . 2√ 20mA 20mA 2√ IDss IDx und für den Drainstrom: IDa = 272µA .0,69 = 187µA Abb. F4-5: Ausgangsleitwert eines J-FET FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F17 F.4.5 Lehrbeispiel 2 MOS- Sourcefolger mit aktiver Last. In integrierten Analogschaltungen werden Ohm- Widerstände häufig durch Transistoren bzw. Stromquellen oder -Spiegel ersetzt. Im nebenstehenden Beispiel bilden M1 und M2 einen Stromspiegel. Mit M3 dem Referenzwiderstand Rref wird der Ruhestrom (Arbeitspunkt) des M3 eingestellt. Da bei MOS-Schaltungen der EingangswiderUbs3 = - U a stand der nachfolgenden Stufe praktisch nur kapazitiv ist, wird der Verstärker nur mit einer Kapazität CL belastet. A Man ermittle die frequenzabhängige Spannungsverstärkung Ua Ua Vu = U . CL e Udd Rref Bias Ugs3 Ue M2 M1 Der Verstärkertransistor M3 erfährt über die Ausgangsspannung Ua Abb. F4-6: Sourcefolger mit Stromspiegel eine Substratsteuerung, die berücksichtigt werden muß. Zudem sollen die Transistorkapazitäten Cds3, Cbs3, Cbd2, Cgd2 einbezogen als Last werden. ("b" = "Body, Substrat".) Zur Vereinfachung der Rechnung werden die Transistorkapazitäten zunächst weggelassen und erst später berücksichtigt. -u a g mb3 g3 rds3 g3 d3 ue . u gs3 g m3 rds3 d3 ue ua s3 -u a g mb3 ua s3 A g r ds2 m3 (-u a ) g m3 (u e ) A r ds2 Abb.4-7: Kleinsignal-Ersatzbild für den Ausgangsknoten A M3 wird nicht nur von ugs3 gesteuert, die Source-Substratspannung ubs3 steuert den iD3 zusätzlich über die Substratsteilheit gmb3. Aus Abb. F4-6 ist zu entnehmen, dass ugs3 = ue− ua . Damit lässt sich die gesteuerte Quelle ugs3 g m3 aufspalten in die Quellen g m3 ue und g m3 (− ua) . In einem weiteren Schritt werden die sich mit ihrer Ausgangsspannung ua selbst steuernden Stromquelle durch Leitwerte ersetzt. Erläuterung in Abb. F4-9. g3 g mb3 rds3 s3 ue i r ds2 ua u g m u Z d3 g m3 g m3 (u e ) Abb.F4-8:Umgeformtes Ersatzbild ohne Kapazitäten FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller Z= 1 u u = = u gm gm i Abb. F4-9: Selbstgesteuerte Stromquelle 10.2002 SC/F/Hg Seite F18 Bei Berücksichtigung der Kapazitäten ensteht folgendes Ersatzbild: Ersetzt man Cgs3 g ds3 g ds2 s3 Ue C gd2 RA = 1 g m3+ g mb3 + g ds3 + g ds2 Ua d3 g mb3 g m3 C L und berücksichtigt, dass die C bd2 C bs3 g m3 (Ue ) Sperrsc hic htkap azitäten des Substrats überwiegen, wird CA ≈ CL+ Cbs3+ Cbd2 Abb.F4-10: ESB mit Kapazitäten Das ESB lässt sich auf die Schaltung in Abb.F4-11 reduzieren: Cgs3 RA CA ue Nach Rechnung entsteht die Übertragungsfunktion der Verstärkung: pCgs3 1+ ua g m3 = g m3 RA (F39) A( p) = 1+ p(Cgs3+ CA) RA ue ua g m3 (u e ) g m3+ g mb3+ g ds2+ g ds3 2π (Cgs3+ CA) g m3 und der Nullstelle: fN = 2π Cgs3 Abb.F4-11: Reduziertes ESB mit der Polstelle: fP = (F40) (F40a) g m3 (F41) g m3+ g mb3+ g ds2+ g ds3 Bei hohen Frequenzen koppelt Cgs3 das Eingangssignal direkt auf den Ausgang durch und es entsteht die Cgs3 Verstärkung: A∞ = Cgs3+ CA Für tiefe Frequenzen wird: A0 = Damit ergibt sich der typische Frequenzgang: |A|(log) 1 Ao f pol f null Typ. Zahlenwerte für einen integrierten Sourcefolger: f (log) IDa = 50 uA, gm = 0,2 mS, gds = 1,5 uS, gmb = 40 uS, Cbd = 15 fF, Cgs = 30 fF, Cbs = 18 fF, CL = 1 pF. A0 = 0,2 mS = 0,823 200µS + 40µS + 3µS Polstelle: fP = A Abb.F4-12: Frequenzgang des Sourcefolgers 243µS = 36,4MHz 2π (30fF + 1pF + 18fF + 15fF ) Nullstelle: 200µS = 1,06GHz fN = 2π 30fF Die Schaltung ist schnell und deshalb gut geeignet, kapazitive Lasten zu puffern. FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg Seite F19 F.5 Schaltungsbeispiele FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002 SC/F/Hg FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller Seite F20 10.2002 SC/F/Hg Seite F21 F.O Zusammenstellung der Kleinsignal-Impedanzen von BJT und FET. BJT: Bei den Berechnungen wurde stets β > > 1 verwendet. Für die Kleinsignal-Modellparameter gilt: β 1 UT UT > > re ; mit re = = ≈ rbe = β.re = g m IEa ICa gm UAF + UCEa UAF UAF rbe ≈ = rce = β UT ICa ICa mit den typischen Werten: UAF = 80V , β = 100 ; UT = 26mV wird rce 80V ≈ ≈ 30 , damit gilt meist: rce > > rbe > > re rbe 2,6V RG b u be g RC c m r be r ce ZB ZC e β RE RC+ RE 1+ rce ZB ≈ rbe + β RE = rbe ( 1+ gm RE) für rce > > (RC+ RE) RG+ rbe RG RG 1 • ZE = = β + re = β + β gm rbe.RE • ZC = rce 1+ g m. rbe + RE + RG ZC ≈ rce 1+ gm.(RE //rbe) ≈ rce ≈ rce (1+ β) ≈ rce.β u ZS (FO6) (FO6c) RD ZD RS (FO5) für RE > > rbe + RG r ds s (FO4a) (FO6a) (FO6b) d gs g m (FO4) für RG − − > 0 für RE − − > 0 FET: ZG (FO3) Die angegebenen Impedanzen ZB, ZE, ZC werden an den Klemmen des Ts. in den Transistor hinein gemessen und zählen gegen Masse, wobei der an der jeweiligen Klemme angeschlossene externe Widerstand nicht parallel zu schalten ist. z.B.: ZB ist nur von den Modellparametern, RE und RC abhängig, nicht aber von RB! • ZB = rbe + g (FO2) RE ZE RG (FO1) • ZG − − > ∞ (FO7) (FO8) • ZD = rds ( 1+ gm.RS) RD 1+ rds • ZS = (FO9) g m + g ds 1 für RD < < rds (FO9a) ZS ≈ gm+ g ds 2 mit g m = √ IDa IDss für selbstleitende FET und | UTo | βm IDa für selbstsperrende FET gm = 2 √ Außerdem gilt: IDss = βm U2To FH Regensburg, FB Elektrotechnik, Prof. Haggenmiller 10.2002
