Dem Signal auf der Spur

26
megalink 3.15
M E S S TE C H N I K & S E N S O R I K
STABILE UND ZUVERLÄSSIGE TESTVERFAHREN VERMEIDEN TEURE PRODUKTIONSVERZÖGERUNGEN
Dem Signal auf der Spur
Schlechte Verbindungen können bei automatisierten Testverfahren zu unzuverlässigen
Testresultaten führen. Wer bei der Gestaltung der DUT und ATE einige Grundregeln
befolgt, kann die Teststabilität deutlich verbessern. Erläutert werden diese Regeln
anhand von JTAG-TAP-Signalen zur Implementierung eines Boundary Scan Tests.
B
ei Testaufbauten wird dem Signal meistens viel mehr Beachtung geschenkt als
dem Rückstrompfad über Ground/Masse.
Ground ist meistens irgendwo vorhanden,
aber steckt hier wirklich Verbesserungspotenzial dahinter?
Mit niedrigen Frequenzen oder Gleichstromsignalen kann das Routing von Signal und
Rückstrompfad unkritisch durchgeführt werden und hat keine sichtbaren Nebeneffekte.
Je höher jedoch die Frequenzanteile eines
Signals sind, desto mehr muss das Routing
des Signals und des Rückstrompfades beachtet werden. Dies geht so weit, dass Leitungsimpedanzen auf der Signalleitung und
dem Rückstrompfad übereinstimmen müssen. Für TAP-Signale sind solche Regeln oft
unnötig. Als Faustregel sollte die Schlaufenfläche jedoch immer so klein wie möglich
sein.
Zunächst ist der Schlüssel zur Identifizierung des Loop-Bereichs zu bestimmen:
• Der Weg des Stroms eines Signals von
der Quelle bis zum Ziel. Das ist oft einfach
zu beziffern, weil es mit der Leiterbahnlänge und/oder Kabellänge übereinstimmt
• Der Weg des Rückstrompfades über die
zugehörige Masse eines Signals vom Ziel
zurück an die Quelle. Diese Berechnung
kann etwas schwieriger sein. Als Annahme kann davon ausgegangen werden,
dass der Rückstrom den Weg so nahe wie
möglich entlang der Signalleitung wählt
Bild 1: Die Anordnung von Signal und Rückleiter mit (a) Flachbandkabel, (b) paarweise verdrillt, und (c) Einzelkabel können
einen wesentlichen Einfluss auf die Schleifenfläche eines Signals haben.
Bilder: FlowCAD
«Schon während der Designphase
ist sicherzustellen,
dass eine Leiterplatte zuverlässig
getestet werden kann.»
AUTOR
Rob Humphrey
Principal Engineer XJTAG Hardware
INFOS
FlowCAD Schweiz AG
CH-5506 Mägenwil
Tel. +41 (0)56 485 91 91
[email protected]
www.flowcad.ch
Bild 2: Ein schlechtes Prüfgerät-Design, aufgrund der grossen Schleifenflächen für alle TAP-Signalverbindungen.
M E S S TE C H N I K & S E N S O R I K
Diese Regeln gelten nicht nur bei Kabeln
zwischen Leiterplatten, sondern auch auf
dem Board selbst, also innerhalb einer Massefläche.
Um die Schleifenfläche zu minimieren, sollte der physikalische Bereich des Signals und
dessen Rückstrompfade minimiert werden.
Idealerweise ist das Signal und sein Rückstrompfad direkt nebeneinander, analog
zum Flachbandkabel (Bild 1a) oder einem
Twisted-Pair-Kabel (Bild 1b). Beide Anordnungen haben kleine Schleifenflächen und
helfen so, die Signalqualität zu verbessern.
Sobald der Rückweg für den Massestrom
einen anderen Weg geht als das Signal
selbst, wird eine sehr viel grössere Schleifenfläche gebildet, welche folgende Probleme verursacht:
• Das Signal wird viel anfälliger für elektromagnetische Störungen (EMI) – die Leitung oder das Kabel wird zur Antenne,
welche empfänglich für Störsignale ist
• Die Übertragungsleitung strahlt ab, wodurch zusätzliche elektrische Störsignale
entstehen, die mit anderen Signalen
interferieren können
• Es gibt eine Änderung in der charakteristischen Impedanz über die Strecke, auf der sich das Signal ausbreitet. Dies verschlechtert die Qualität
des Signals
Bild 1c zeigt einen offensichtlichen
Fall mit einer grossen Schleifenfläche
und veranschaulicht, wenn das Signal
und dessen Rückstrompfad nicht beieinander gehalten werden.
Minimierung der Schleifenfläche
In Testvorrichtungen wird oft für jedes
Signal eine einzelne Leitung verlegt.
Obwohl dies eigentlich die Sache vereinfachen sollte, kann es zu Stör- oder
Rauschsignalen führen und somit Probleme bei der Signalintegrität verursachen. Bei der Verwendung der JTAGTechnologie sind diese besonders
evident.
Bild 3: Ein gutes Test-Gerät-Design, hält die Schleifenfläche klein für alle TAP-Signalverbindungen.
Bild 4: Verdrahtung mehrerer Signale, wenn nicht genügend Masseanschlüsse auf dem DUT- oder JTAG-Controller vorhanden sind.
3.15 megalink
27
Wer abonniert,
ist informiert!
Die Fachzeitschrift über Automation,
Elektronik, Antriebstechnik,
Sensorik und Messtechnik.
Jetzt anrufen!
Tel. 058 200 55 64
28
megalink 3.15
M E S S TE C H N I K & S E N S O R I K
Bild 5: Rückstrom durch eine Massefläche (schwarz, gestrichelt) wird der Signalspur auf einer anderen Lage (rot), womöglich folgen. Routing über Pausen in der Masse-Ebene (a) können die Schleifenfläche beträchtlich erhöhen, was vermieden
werden sollte (b).
Bild 2 zeigt einige häufige Fehler im Design
von Testvorrichtungen: die Masseverbindung vom JTAG-Controller ist zum DUT
verbunden, weit weg von den TAP-Signalverbindungen. Die Masse und die TAP-Signalleitungen sind nicht nahe zueinander verlegt. Dies kann einfach und effektiv mit
Änderungen wie in Bild 3 gezeigt, verbessert werden:
• Mindestens eine Masseleitung muss so
nahe wie möglich an den TAP-Signalen in
der Testvorrichtung verlegt werden. Dies
dient nicht primär der Spannungsversorgung der Leiterplatte, sondern sorgt für
eine gute Masseverbindung zwischen
JTAG-Controller und der Leiterplatte. Damit
wird die Signalqualität verbessert
• Für das Taktsignal (TCK) sowie alle anderen kontinuierlich schaltenden Signale (z. B.
TMS, TDI und TDO) sind verdrehte oder
parallele Paare, die jeweils ein Signal und
eine Masse für jedes TAP-Signal enthalten,
am wichtigsten. Wenn die JTAG-Controller
feste (harte) Masse-Pins haben sowie konfigurierbare (weiche) Masse-Pins, sollte im
Minimum wenigstens eine harte BodenVerbindung verwendet werden
Es braucht nicht für jedes Signal-/MassePaar einen separaten Ground-Testpin, stattdessen können die Masse-Kerne in multiplen Paaren auf den gleichen Testpin
angeschlossen werden. Wenn dies nicht direkt möglich ist, können kleine Adapterplatinen verwendet werden, um eine Masseverbindung über multiple Paare zu teilen. Egal,
wie dies erreicht wird, ist es wichtig, die
Masse- und Signalleitungen nahe beieinander zu halten (Bild 4).
Bei Verwendung von Steckern direkt am
Messobjekt anstelle der Pins, kann weiterhin eine ähnliche Philosophie verwendet
werden. Die Anordnungen von Signalen beispielsweise in einem Flachbandkabel, so
dass sie mit Masseverbindungen verschachtelt sind, ist immer sinnvoll; insbesondere
bei zunehmender Kabellänge. Wenn die
DUT-Anschlüsse für diesen Vorgang nicht
ausgelegt sind, kann dies mit einem kundenspezifischen Kabel erreicht werden.
Dies kann den Eindruck erwecken, dass es
die Dinge komplizierter macht als nötig.
Wird daran aber frühzeitig gedacht, lassen
sich später durch die Fehlersuche entstehende Kosten deutlich senken.
Minimierung des Loop-Bereichs
Schon während der Designphase ist sicherzustellen, dass eine Leiterplatte gründlich
und zuverlässig getestet werden kann. Optimierungen in einem PCB-Design lassen
sich in zwei Kategorien aufteilen. In Verbesserungen der Signalverbindungen zur und
innerhalb der Leiterplatte. Für die erste sollte eine Testvorrichtung geschaffen werden,
die den Loop-Bereich minimiert:
• Bei Verwendung von Pins müssen ein Bodentestpunkt und ein TAP-Signal-Testpunkt nahe beieinander sein. Wenn der
Platz auf dem Board begrenzt ist, sollte
zumindest ein Bodentestpunkt für jedes
TAP-Signalpaar berücksichtigt werden
• Bei der Verwendung von Kopfzeilen, die
über Flachbandkabel angeschlossen werden, bedarf es zwischen den einzelnen
TAP-Signalen im Flachbandkabel einen
Massekern. Ist die Anzahl der Pins begrenzt, sollten zumindest Masse-Kerne
auf beiden Seiten der Taktsignale (wie
TCK) vorhanden sein
Es ist ausserdem zu beachten, dass TAP-Signale bis zu Frequenzen von 20 MHz übersteigend takten können. Daher sollten sie
wie alle anderen Signale mit ähnlichen Frequenzen behandelt werden:
• Der Signal-Abschluss auf die Signale ist
so anzuwenden, wie es in den JTAG-
DFT-Richtlinien festgelegt ist. Diese folgen den bewährten Standard-Design-Verfahren, wie das Platzieren paralleler Abschlusswiderstände so nahe wie möglich
am Empfängerende einer Leitung
• Stichleitungen (stubs) sind zu vermeiden,
Puffer verbessern zudem das Signal-FanOut
• TAP-Signale sollten über eine kontinuierliche Massefläche geroutet werden. Wenn
es darin Unterbrüche hat, ist die Schleifenfläche vergrössert, was das Board anfälliger für Unzuverlässigkeit beim Test macht
Bild 5a zeigt, wie das Routing von einem
TAP-Signalverlauf (rot) über einen Unterbruch in einer Massefläche den Rückstrompfad (schwarz gestrichelt) beeinflussen
kann. Dies führt zu einer grösseren Schleifenfläche als ursprünglich erwartet und somit zu einer Verschlechterung der Signalintegrität. Obwohl die Leiterbahn in
Abbildung 5b länger ist, ist die Gesamtschleifenfläche vermindert und so würde
dies die bevorzugte Lösung sein, wenn die
Masse-Platte nicht geändert werden kann.
Die Minimierung der Schleifenfläche wird
immer eine Faustregel sein, ist als solche
aber nicht immer anwendbar. Aber die
Kenntnis, welche Strecke der Rückstrom eines Signals nimmt, kann eine solide Grundlage bei der Planung von Leiterplatten, der
Bestimmung der Pin-outs für Steckverbinder oder das Entwerfen und Erstellen von
Testgeräten sein. Wird dies als fester Teil
des Entwurfsprozesses berücksichtigt, können teure und zeitaufwendige Verzögerungen im Entwicklungsprozess vermieden
werden. Sofern verfügbar, sollten die DFTRichtlinien eingesehen werden, weil diese
zusätzliche Informationen enthalten, die die
Testbarkeit von Prüflingen und die Zuverlässigkeit dieser Tests weiter verbessern.
■
Boundary-Scan
JTAG-Boundary-Scan ist ein elektrisches Testverfahren, um Probleme im Testzugang mit meist komplexen, hochdichten Platten zu überwinden. Dabei
werden alle Signale zwischen Kernlogik eines
Boundary-Scan-kompatiblen Geräts und seiner Pins
von einem seriellen Scan-Pfad abgefangen (Boundary-Scan-Register). Im Normalbetrieb haben diese
Boundary-Scan-Zellen keine Wirkung; im Testmodus können sie jedoch die Werte der Geräte-Pins
einstellen und/oder lesen. Komponenten wie FPGA,
CPLD und CPU enthalten Boundary-Scan-Technologie, die es ermöglicht, die Schaltung digital mit einem JTAG-Controller und angehängter Software zu
simulieren und zu testen, um eine präzise Standortund Fehlerursache identifizieren können.