Grundlagenpraktikum - Institut für Halbleitertechnik

Stand 10/2010 Universität Stuttgart Fakultät V – Informatik, Elektrotechnik und Informationstechnik Institut für Halbleitertechnik (IHT) Prof. Dr. habil. Jörg Schulze Pfaffenwaldring 47 (ETIT II) 70569 Stuttgart Grundlagenpraktikum Aufgabenstellung Ziel des Versuches ist es, die beiden Kennlinienfelder (Ausgangs‐ und Transferkennlinienfeld) eines MOSFETs und die damit verbundenen Transistorkenngrößen samt ihren exakten Definitionen und Bedeu‐
tungen kennenzulernen. Vorbereitung des Versuchs Bitte bereiten Sie den Versuch durch ein Studium einschlägiger Litera‐
tur anhand der folgenden Stichworte vor: MOSFET, Bauformen von MOSFETs, Kanalform eines MOSFETs als Funktion der angelegten Gate‐
Source‐ und Drain‐Source‐Spannung, Ausgangskennline (linearer Be‐
reich, quadratischer Bereich, Sättigungsbereich), Ausgansleitwert und „Transconductance“, Schwellwertspannung, Transferkennlinie (Dunkel‐
strombereich, Unterschwellwertbereich, Schwellwertbereich), Steilheit („Sub‐threshold Swing“). Literaturempfehlungen 1. Löcherer: Hableiterbauelemente, Teubner, Stuttgart, 1992 2. Thuselt: Physik der Halbleiterbauelemente, Springer, Berlin, 2005 3. Roulsten: An Introduction to the Physics of Semiconductor Devices, Oxford Univ. Press, 1999 4. Schulze: Konzepte Silizium‐basierter MOS‐Bauelemente, Springer‐Verlag, 2005 Der Versuch ist Bestandteil des Grundlagenpraktikums im ersten Semester des „Bachelor of Science (B.Sc.)“‐Studiengangs „Elektrotechnik und Infor‐
mationstechnik“ und wird immer im Wintersemester angeboten. Einordnung ins Curriculum Halbleitertechnik – Der MOSFET (Versuch 142) Feldeffekttransistoren sind aktive Bauelemente, bei denen der Strom im Halbleiter durch ein elektrisches Feld gesteuert wird, welches senkrecht zur Bewegungsrichtung der Ladungsträger verläuft. Der Strom lässt sich über eine Änderung der Ladungsträgerkonzentration oder durch eine Variation des Querschnitts des Strompfads steuern (Änderung des lei‐
tenden Kanals). In diesem Versuch wird die Transferkennline bzw. Übertragungskennlinie eines MOS‐Feldeffekttransistors (MOSFET: engl. „Metal‐Oxide‐Semiconductor Field‐Effect Transistor“) gemessen. Daraus lässt sich die Schwellwertspannung und die Steilheit im gegebenen Ar‐
beitspunkt bestimmen. Weiterhin wird das Ausgangskennlinienfeld auf‐
genommen, dessen Bedeutung an einem Anwendungsbeispiel als Ver‐
stärker verdeutlicht werden soll. Zielsetzung 2 Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET Übersicht der Vorlesungen und Praktika des IHT Das IHT bietet im Rahmen des „Bachelor of Science (B.Sc.)“‐Studiengangs „Elektrotech‐
nik und Informationstechnik“ drei eng miteinander verknüpfte Vorlesungen und drei damit verbundene Praktika zum Themenkomplex „Mikro‐ und Optoelektronik“ an (vgl. mit der folgenden Übersicht 1). 1
2
5
Grundlagenpraktikum: Basisversuche
Bauelemente der Mikro‐
elektronik II (ME II) Halbleitertechnologie I (HLT I) 3
4
Grundlagenpraktikum: HL* – MOSFET
Teamarbeit: HLT** –
MOS‐Kapazität
Halbleitertechnik I
(HL I)
PÜ im Labor: HLT –
PDBFET
Übersicht 1: Vorlesungen und Praktika des IHT im Rahmen des B.Sc.‐Studienganges „Elektrotechnik und Informationstechnik“ (*Halbleitertechnik, **Halbleitertechnologie) Grundstudium B.Sc. ET & IT Grundlagenpraktikum Halbleitertechnik: Der MOSFET (Versuch 142): Ziel dieses Versu‐
ches im Grundlagenpraktikum ist es, den MOS‐Feldeffekttransistor, seine Kennlinien‐
felder und die damit verbundenen charakteristischen Größen kennenzulernen, erste Er‐
fahrungen mit Transistormesstechnik zu sammeln und experimentell gewonnene MOSFET‐Daten vollständig und richtig auswerten zu können. Bauelemente der Mikroelektronik II: Ziel der Vorlesung ist es, ein grundlegendes Ver‐
ständnis der drei Basiselemente eines MOSFETs bzw. eines Bipolartransistors (pn‐Über‐
gang, Schottky‐Kontakt und MOS‐Kapazität zu erarbeiten, um so das physikalische und elektrische Verhalten dieser beiden Transistoren zu verstehen. Dazu ist es u. a. notwen‐
dig, ein erstes, tieferes Verständnis des Maxwellschen Gesetztes zu ent‐
wickeln. (Somit dient diese Vorlesung auch der Vorbereitung der Vorlesungen zur Theorie der Elektrondynamik und zur Höheren Mathematik.) Fachstudium B.Sc. ET & IT des Schwerpunktes „Mikro­ und Optoelektronik“ Teamarbeit Halbleitertechnologie: Die MOS­Kapazität: Zunächst soll ein idealisierter Her‐
stellungsprozess zur Herstellung einer „perfekten“ MOS‐Kapazität erarbeitet und dis‐
kutiert werden. Im Anschluss soll dieser Prozess – soweit durch die technologischen Ge‐
gebenheiten am IHT realisierbar – im IHT‐eigenen Reinraum umgesetzt und reale MOS‐
Kapazitäten hergestellt und elektrisch charakterisiert werden. Die dafür entsprechen‐
den Halbleitertechnologien und Messtechniken werden erlernt. Zum Abschluss soll das Verhalten der hergestellten Kapazitäten mit dem Verhalten einer idealen MOS‐Kapazität verglichen und die vorhandenen Abweichungen diskutiert werden. (Die Teamarbeit baut auf Wissen, welches in der Vorlesung „Mikroelektronik II“ erworben wurde, auf.) Halbleitertechnik I & Halbleitertechnologie I: In der Vorlesung „Halbleitertechnik I“ sollen die Kenntnisse, die im Rahmen der Vorlesung „Mikroelektronik“ erworben wurden, ver‐
tieft und erweitert werden. Dazu zeichnet die Vorlesung die historische Entwicklung der MOSFET‐ bzw. Bipolartransistoren von Mikrometerdimensionen hin zu Nanometerdi‐
Universität Stuttgart – Institut für Halbleitertechnik (IHT) Prof. Dr. habil. Jörg Schulze Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET 3 mensionen nach und erklärt die Halbleitertechnik, die notwendig ist, um eine solche Entwicklung zu ermöglichen. Im Anschluss daran werden dann die Entwicklungen der mit MOSFETs und Bipolartransistoren verbundenen Bauelemente für Logikanwen‐
dungen (Inverterstrukturen), Speicheranwendungen (DRAM, SRAM, EEPROM) und für die Leistungselektronik (DMOS, CoolMOS, IGBT, IGT) diskutiert. Das beinhaltet natürlich auch die detaillierte Diskussion der Funktionsweise dieser Bauelemente. Sehr eng mit der Vorlesung „Halbleitertechnik I“ ist die Vorlesung „Halbleitertechnologie I“ verzahnt, da sie die Technologie behandelt, mit der man die genannten Bauelemente herstellen kann. Praktische Übung im Labor: Halbleitertechnologie – Der PDBFET: Abgeschlossen werden die durch das IHT angebotenen Lehrinhalte durch eine praktische Übung im Labor, bei der ein sogenannter „Planar‐Doped MOSFET“ (PDBFET) – einer Spezialform des MOSFETs – im institutseigenen Reinraum hergestellt und vollständig charakterisiert werden soll. Die Praktische Übung vertieft und erweitert u. a. die Kenntnisse und technologischen Fertigkeiten, die während der Teamarbeit zur MOS‐Kapazität erworben wurden. (Die Teamarbeit ist nicht zwingend Voraussetzung für eine erfolgreiche Teilnahme an der praktischen Übung.) Im Rahmen des „Master of Science (M.Sc.)“‐Studiengangs „Elektrotechnik und Infor‐
mationstechnik“ (ET & IT) bietet das IHT mehrere miteinander verknüpfte Vorlesungen und ein damit verbundenes Praktikum zum Schwerpunkt „Mikro‐, Opto‐ und Leistungs‐
elektronik“ an (vgl. mit der folgenden Übersicht 2), die auf den Veranstaltungen des gleichnamigen B.Sc.‐Studienganges aufbauen. 1
Integrierte leistungs‐
elektronische Schaltungen
Quantenelektronik
(QE I)
Höhere Physik
(Ausgewählte Kapitel)
Spintronics und Quantum Computation (QE II)
2
Epitaxie
(HLT II)
3
Halbleiterproduk‐
tionstechnik
Power Electronic Devices & Automotive Electronics
4
Halbleitertechnik: Nano‐
CMOS‐Ära (HL II)
WPT*
Werkstoffe der Elektrotechnik
Intelligent Sensors & INFOTECH** Actuators
PÜ im Labor
(Gruppe‐IV‐Photonics)
*) WPT: Werkstoff‐ & Produktionstechnik
**) INFOTECH: Information Technology
Übersicht 2: Vorlesungen und Praktika des IHT im Rahmen des M.Sc.‐Studienganges „Elektrotechnik und Informationstechnik“ Universität Stuttgart – Institut für Halbleitertechnik (IHT)
Prof. Dr. habil. Jörg Schulze
4 Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET 1. MOSFET­Grundlagen Der Feldeffekttransistor ist ein Halbleiterbauelement mit drei Anschlüssen, die mit „Gate“ (G), „Source“ (S) und „Drain“ (D) bezeichnet werden. Man unterscheidet zwischen Einzeltransistoren, die für die Montage auf Leiterplatten gedacht und in einem eigenen Gehäuse untergebracht sind, und integrierten Feldeffekttransistoren, die zusammen mit weiteren Halbleiterbauelementen auf einem gemeinsamen Substrat hergestellt werden. Dieser gemeinsame Träger stellt einen vierten Anschluss dar, der mit Substrat oder „Bulk“ (B) bezeichnet wird. Dieser Anschluss ist bei Einzeltransistoren intern ebenfalls vorhanden, wird aber dort nicht getrennt nach außen geführt, sondern mit dem Source‐
Anschluss verbunden (kurzgeschlossen). Die Funktion des Feldeffekttransistors beruht darauf, dass mit einer zwischen Gate und Source angelegten Steuerspannung die Leitfähigkeit der Drain‐Source‐Strecke beein‐
flusst wird, ohne dass ein Steuerstrom, wie er im Gegensatz dazu beim Bipolartransistor auftritt, fließt. Die Steuerung erfolgt also (nahezu) leistungslos. Beim MOSFET (engl. Für Metal­Oxide‐Semiconductor Field­Effekt Transistor, auch als MISFET – Metal­Insulator­Semiconductor Field­Effect Transistor – oder IGFET – Insula­
ted­Gate Field­Effect Transistor – bezeichnet), der hier betrachtet werden soll, ist das metallische Gate (= „Metal“) durch eine Oxidschicht (= „Oxide“, meist SiO2) vom halblei‐
tenden Kanal (= „Semiconductor“) isoliert, siehe Abb. 1. Abb. 1: Schnitt durch einen n‐Kanal MOSFET (Anreicherungstyp) Die Steuerspannung kann damit beide Polaritäten anneh‐
men, ohne dass ein Strom fließt. Sie beeinflusst die La‐
dungsträgerdichte in der unter dem Gate liegenden Inver­
sionsschicht, die einen leitfähigen Kanal zwischen Drain und Source bildet und damit einen Stromfluss ermöglicht. Je nach Dotierung des Kanals erhält man selbstleitende („depletion“ = Verarmung) oder selbstsperrende („enhance­
ment“ = Anreicherung) MOSFETs, auf die im Folgenden näher eingegangen wird. MOS‐Feldeffekttransistoren werden vorzugsweise in hochintegrierten Schaltungen ein‐
gesetzt. Durch die gleichzeitige Verwendung von p‐ und n‐Kanal Bauelementen lassen sich Schaltungen mit besonders geringem Leistungsbedarf realisieren. Dies sind die sogenannten CMOS‐Schaltungen (CMOS: engl. Complementary Metal­Oxide­Semiconduc­
tor). 1.1 Übersicht der verschiedenen MOSFET­Typen Die vier prinzipiell möglichen Ausführungsformen eines MOS‐Feldeffekttransistors, sowie deren Schaltzeichen und Kennlinien, sind in Abb. 2 dargestellt. Es ist dabei zwischen n‐ und p‐Kanal‐Typen zu unterscheiden. Beim Anreicherungstyp ist kein Kanal Universität Stuttgart – Institut für Halbleitertechnik (IHT) Prof. Dr. habil. Jörg Schulze Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET 5 zwischen Source und Drain vorhanden, solange die Gate‐Spannung UGS gleich Null ist. MOSFETs vom Verarmungstyp besitzen bei UGS = 0 V einen leitenden Kanal, sie sperren erst beim Anlegen einer negativen Gate‐Spannung. Anreicherungstypen werden auch als selbstsperrend und Verarmungstypen als selbstleitend bezeichnet. Infolge der galvanischen Trennung von Gate und Kanal durch die Gate‐Isolation, die meist aus Siliziumdioxid (SiO2) besteht, ergeben sich Eingangsströme in der Größenordnung von einigen Pikoampere. Das bedeutet eine nahezu leistungslose Steuerung. MOS-FET
n-Kanal
Anreicherung
p-Kanal
Verarmung
Anreicherung
-UDS
ID
UDS
UDS
Verarmung
-UDS
-ID
Abb. 2: Arten von MOSFETs mit Schaltzeichen und Ausgangskennlinienfeldern 1.2 Steuerung des Kanals und Herleitung der Kennlinie Die Steuerung des Kanals erfolgt beim MOS‐Feldeffekttransistor durch die Änderung der Ladungsträgerkonzentration. Abb. 3 zeigt dies am Beispiel eines n‐Kanal MOSFETs des Anreicherungstyps. Bei UGS = 0 V kann kein Drain‐Strom ID fließen, da sich zwischen dem Source‐ und dem Drain‐Kontakt zwei pn‐Übergänge befinden (Abb. 3a). Ein positives Gate‐Source‐Potential verursacht durch Influenzwirkung die Ausbildung einer Raumladungszone (Löcherverarmung) direkt unter der Gate‐Elektrode (Abb. 3b). Wird UGS genügend groß (größer als die Schwellspannung Uth), so steigt die Elektronen‐
konzentration, bis sich schließlich das ursprüngliche p‐dotierte Silizum im Kanalbereich wie n‐dotiert verhält. Es bildet sich als Inversionsschicht ein dünner n‐leitender Kanal (Abb. 3c). Wird jetzt die Spannung UDS > 0 V angelegt, so fließt ein Drain‐Strom ID. Durch Variation von UDS bzw. UGS kann der Kanal mehr oder weniger abgeschnürt werden. In der Praxis sind somit Kanalwiderstände von etwa RK = 1 Ω bis 1 GΩ zu realisieren. Universität Stuttgart – Institut für Halbleitertechnik (IHT)
Prof. Dr. habil. Jörg Schulze
6 Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET G
S
n+
n+
L
B
dox D
p
UDS>0
b
a)
UDS>0
c)
Abb. 3: Betriebszustände des n‐Kanal MOSFETs b)
Der n‐Kanal‐MOS‐Feldeffekttransistor des Verarmungstyps weist eine negative Schwell‐
wertspannung auf, d. h. bei UGS = 0 V ist eine Inversionsschicht unter der Gate‐Elektrode vorhanden. Mit einer negativen Gate‐Spannung wird die Inversionsschicht zum Verschwinden gebracht; für UGS < Uth wird IDS = 0 A. Beim n‐Kanal‐MOSFET können also folgende drei Betriebsbereiche unterschieden wer‐
den: Sperrbereich, Anlaufbereich und Abschnürbereich. Sperrbereich: Hier ist UGS < Uth, d. h. es fließt kein Strom. Anlaufbereich: Hier gilt UGS < Uth und 0 V < UDS < UDS,ab. In diesem Bereich lässt sich der MOSFET als steuerbarer Widerstand betrachten. Abschnürbereich: Die Abschnürung kommt beim MOSFET dadurch zustande, dass die Ladungsträgerkonzentration im Kanal abnimmt und dadurch der Kanal abgeschnürt wird; dies geschieht mit zunehmender Spannung UDS zuerst auf der Drain‐Seite, weil dort die Spannung zwischen Gate und Kanal am geringsten ist. Es fließt zwar weiterhin ein Drain‐Strom durch den Kanal, weil die Ladungsträger den abgeschnürten Bereich durchqueren können, aber eine weitere Zunahme von UDS wirkt sich nur noch geringfügig auf den nicht abgeschnürten Teil des Kanals aus. 1.3 Ideale Kennlinie Die exakten Herleitungen der Beziehungen für die Kennlinien des idealen MOS‐Feld‐
effekttransistors sind recht aufwendig und sollen daher hier nicht gezeigt werden (dies wird ausführlich in der Vorlesung Halbleitertechnik I getan). Es sollen hier nur die Ergebnisse dieser Herleitungen zusammengestellt werden. Universität Stuttgart – Institut für Halbleitertechnik (IHT) Prof. Dr. habil. Jörg Schulze Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET Die Abschnürung des Kanals durch die Drain‐ InversionsSource‐Spannung zeigt Abb. 4. schicht
7 G
UGK (x)
D
S
p
Abb. 4: Kanalbereich eines n‐Kanal MOS‐
Feldeffekttransistors
0
V(x)
V(L)=UDS
Die Drain‐Source‐Spannung fällt längs des Kanals ab, und das entsprechende ortsab‐
hängige Potential V(x) verringert die wirksame Gate‐Kanal‐Spannung auf UGK = UGS –V(x). (1)
Dadurch verkleinert sich die Kanalbreite. Da das Potential V(x) in Drain‐Nähe am größten ist, tritt dort die größte Kanalabschnürung auf. Für UDS = UGS wird UGK = 0 V. Dieser Fall wird Drain‐seitige Abschnürung oder Sättigung genannt. Über die Flächenladung im Kanal und über das Potential lässt sich der Verlauf der Ausgangskennlinie ID = f(UDS) ableiten. Für den Anlaufbereich (d. h. UDS ≤ UGS –Uth) gilt: 2
⎡
U ⎤
I D = β ⋅ ⎢(U GS − U th ) ⋅ U DS − DS ⎥
(2)
2 ⎥⎦
⎢⎣
mit μ ⋅ b ⋅ cox
β= n
. (3)
L
Der Faktor β enthält – abgesehen von der Schwellspannung – alle transistorspezifischen Größen (Ladungsträgerbeweglichkeit, Breite des Bauelements, Dicke der Siliziumdioxid‐
schicht, Kanallänge). Im Anlaufbereich ergibt sich durch Differentiation der Ausgangsleitwert ⎛ ∂I ⎞
g 0 = ⎜⎜ D ⎟⎟ = β ⋅ [(U GS − U th ) − U DS ]
(4)
⎝ ∂U DS ⎠U
GS
und die Steilheit ⎛ ∂I ⎞
g m = ⎜⎜ D ⎟⎟ = β ⋅ U DS . ⎝ ∂U GS ⎠U DS
Universität Stuttgart – Institut für Halbleitertechnik (IHT)
Prof. Dr. habil. Jörg Schulze
(5)
8 Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET Aus Gleichung 4 folgt für die Abschnürgrenze, d. h. für den Übergang vom Anlaufbereich in den Sättigungsbereich, U DS = U GS − U th . (6)
Im Sättigungsbereich gilt β
2
I DS = ⋅ (U GS − U th )
(7)
2
und die Steilheit in diesem Bereich lässt sich mit ∂I
g m = DS = β ⋅ (U GS − U th )
(8)
∂U GS
berechnen. Abb. 5 zeigt ein typisches Ausgangskennlinienfeld eines n‐Kanal‐MOS‐Feldeffektran‐
sistors für verschiedene Gate‐Source‐Spannungen UGS. Der Drain‐Strom ID ist als Funktion der Drain‐Source‐Spannung UDS aufgetragen. Der Anlaufbereich des MOSFETs ist grau markiert. 350
Anlaufbereich
Abschnürbereich
UGS = 5,0 V
300
Drainstrom ID [mA]
250
UGS = 4,5 V
200
UGS = 4,0 V
150
UGS = 3,5 V
100
50
0
0
1
2
3
4
Drain-Source-Spannung UDS [V]
5
6
Abb. 5: Ausgangskennlinienfeld eines n‐Kanal MOSFETs Im Anlaufbereich existiert eine lineare Transferkennlinie, dagegen folgt sie im Ab‐
schnürbereich einer quadratischen Funktion, mit dem Scheitelpunkt bei UGS = Uth. In der Abb. 6 ist die Transferkennlinie ID(UGS) für einen Arbeitspunkt im Abschnürbereich (UDS = 9 V) dargestellt. Aus dieser Kurve kann sehr einfach die Schwellspannung Uth abgelesen werden. Universität Stuttgart – Institut für Halbleitertechnik (IHT) Prof. Dr. habil. Jörg Schulze Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET 9 Abb. 6: Transferkennlinie eines
n‐Kanal MOSFETs 250
200
Drainstrom ID [mA]
UDS = 9V
150
100
50
Uth
0
0
1
2
3
4
5
Gate-Source-Spannung UGS [V]
2. Fragen zur Versuchsvorbereitung 1. Warum geschieht die Steuerung beim MOSFET nahezu leistungslos? 2. Wie muss UGS beim n‐Kanal‐Anreicherungstyp gepolt sein, um die Drain‐Source‐
Strecke leitend zu machen? 3. Welcher Anschluss eines FET ist am ehesten mit der Basis eines Bipolartransi‐
stors zu vergleichen und warum? 4. Wozu dienen die Kondensatoren C1 und C2 im Verstärkerteil? 3. Versuchsanordnung Die wichtigsten Elemente für die Versuchsdurchführung sind in einem Gehäuse zusammengefasst: • MOSFET 2N6660 mit Beschaltung zur Kennlinienaufnahme • MOSFET 2N6660 als Kleinsignalverstärker in Source‐Schaltung • Sinus‐Signalgenerator • gesamte Spannungsversorgung Als zusätzliche Geräte stehen zur Verfügung: • 2 Vielfachmultimeter • 1 Zweikanaloszilloskop Die Abb. 7 und 8 zeigen die Versuchsaufbauten zu den einzelnen Teilaufgaben. Universität Stuttgart – Institut für Halbleitertechnik (IHT)
Prof. Dr. habil. Jörg Schulze
10 Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET 0..9 V (P2)
B1
I
B2
B3
Abb. 7: Versuchsaufbau zur Kennlinienaufnahme
+9V
T1
P1
U
B5
B4
+9V
RD
C2
SIN
C1
T2
P3
Abb. 8: Versuchsaufbau zur Anwendung als Verstärker 4. B7
P4
B6
Versuchsdurchführung 4.1 Kennlinienaufnahme eines MOS­Transistors Lassen Sie die Spannungsversorgung zunächst ausgeschaltet. Verbinden Sie die Buchsen B1 und B2 mit dem auf Strommessung eingestellten Multimeter. Das andere Multimeter schließen Sie zur Messung von UDS an die Buchsen B3 und B4 an. Zuletzt verbinden Sie Kanal 1 des Oszilloskops mit Buchse B5. Justieren Sie zunächst den Strahl so, dass er auf der untersten sichtbaren Linie zu liegen kommt (dazu Kopplung auf „GND“). Stellen Sie die Kopplung auf „DC“, die Verstärkung auf 0,5 V/DIV, die Zeitablenkung auf 0,2 ms/DIV. Überprüfen Sie noch einmal die Verkabelung und schalten Sie die Spannungs‐
versorgung ein. Universität Stuttgart – Institut für Halbleitertechnik (IHT) Prof. Dr. habil. Jörg Schulze Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET 11 Übertragungs­ bzw. Transferkennlinie Stellen Sie die Drain‐Source‐Spannung auf UDS = 0,2 V. Messen Sie ID in Abhängigkeit von UGS und tragen Sie die Werte in folgende Tabelle ein: UGS [V] 0 1 1,5 2,0 2,25 2,5 2,75 3,0 3,25 3,5 ID [mA] Zeichnen Sie mit diesen Werten die Übertragungskennlinie auf den beigefügten Vordruck. Bestimmen Sie zeichnerisch aus der erhaltenen Kennlinie die Schwellspannung Uth. Bestimmen Sie die Steilheit des Transistors für UGS = 3,0 V. Ausgangskennlinienfeld Füllen Sie die folgende Tabelle mit ihren Messwerten für den Drain‐Strom ID und zeichnen Sie das Ausgangskennlinienfeld auf den beigefügten Vordruck. UDS [V] 0 0,5 1,0 2,0 3,0 6,0 9,0 UGS [V] 2,0 2,5 3,0 3,5 Bestimmen Sie für UGS = 3,0 V, UDS = 6,0 V den differentiellen Ausgangswiderstand des Transistors. Berechnen Sie für UDS = 9 V, UGS = 3,5 V die im Transistor umgesetzte Leistung. Welchen Zusammenhang sehen Sie zwischen diesem Ergebnis und der Feststellung, dass der Strom für UGS = 3,5 V bei zunehmender Drain‐Source‐Spannung abfällt? Universität Stuttgart – Institut für Halbleitertechnik (IHT)
Prof. Dr. habil. Jörg Schulze
12 Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET 4.2 Anwendung als Verstärker Justieren Sie am Oszilloskop den Strahl für Kanal 2 genau auf die mittlere Linie (dazu Kopplung auf „GND“). Verbinden Sie Kanal 1 mit Buchse B6 und Kanal 2 mit Buchse B7. Stellen Sie die Kopplung für Kanal 1 auf „DC“, die für Kanal 2 auf „AC“. Drehen Sie das Po‐
tentiometer P3 (Amplitude des Eingangssignals) auf Linksanschlag. Mit dem Potentio‐
meter P4 können Sie nun den Arbeitspunkt des Transistors verändern. Tragen Sie zuerst in das Kennlinienfeld aus der vorherigen Aufgabe die Arbeitsgerade für RD = 47 Ω ein. Wo würden Sie den Arbeitspunkt wählen, um ein möglichst verzerrungsfreies Ausgangssignal zu erreichen? Stellen Sie mit Potentiometer P4 den gewünschten Arbeitspunkt ein und erhöhen Sie mittels P3 langsam die Eingangsamplitude. Welche Frequenz besitzt das Eingangssignal? Um welchen Faktor wird die Eingangsspannung verstärkt (für niedrige Amplituden)? Stellen Sie nun das Eingangssignal auf maximale Amplitude. Was passiert, wenn Sie den Arbeitspunkt nach links / nach rechts verschieben? Reale Verstärker besitzen immer eine Arbeitspunktstabilisierung, um auch bei Tempe‐
raturschwankungen einen konstanten Arbeitspunkt zu gewährleisten. Warum ist das so wichtig? Universität Stuttgart – Institut für Halbleitertechnik (IHT) Prof. Dr. habil. Jörg Schulze Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET Arbeitsblatt Übertragungskennlinienfeld Universität Stuttgart – Institut für Halbleitertechnik (IHT)
Prof. Dr. habil. Jörg Schulze
13 14 Grundlagenpraktikum Halbleitertechnik: Versuch 142 – Der MOSFET Arbeitsblatt Ausgangskennlinienfeld Universität Stuttgart – Institut für Halbleitertechnik (IHT) Prof. Dr. habil. Jörg Schulze