Halbleiterspeicher Dokumentation
Werbung
Halbleiterspeicher Dokumentation Bibliographische Angaben Tritto Michele Oezemre Yunus Wallisellenstrasse 252 Wallisellerstrasse 25 8052 Zürich 8152 Glattbrugg E-Mail: [email protected] E-Mail: [email protected] Inhaltsverzeichnis 1 Funktionsweise und Aufbau .............................................................................................................. 1 1.1 Grundlagen der Bauelemente ................................................................................................. 1 1.1.1 Transistor (MOSFET) ................................................................................................. 1 Kondensator ............................................................................................................................ 1 1.2 Werkstoffe ............................................................................................................................... 1 1.2.1 2 Silizium ....................................................................................................................... 1 Klassifizierung der Halbleiterspeicher ............................................................................................... 2 2.1 Festwertspeicher ROM (nichtflüchtig) ..................................................................................... 2 2.2 Organisation und Funktion ...................................................................................................... 2 2.3 Festwertspeicher Übersicht ..................................................................................................... 3 2.3.1 ROM (Read Only Memory) ........................................................................................ 3 2.3.2 OTP-PROM (One Time Programmable ROM) .......................................................... 3 2.3.3 EPROM (Erasable PROM)......................................................................................... 3 2.3.4 EEPROM (Electrical Erasable ROM) ......................................................................... 3 2.3.5 Flash-ROM ................................................................................................................. 3 2.3.6 SPD EEPROM (Serial Presence Detect EEPROM) .................................................. 3 2.4 Flüchtige Speicher ................................................................................................................... 4 2.5 Flüchtige Speicher Übersicht .................................................................................................. 4 2.5.1 SRAM (Static RAM) ................................................................................................... 4 2.5.2 DRAM (Dynamic RAM) .............................................................................................. 4 2.5.3 SDRAM (Synchronous DRAM) .................................................................................. 4 2.5.4 DDR-SDRAM (Double Date Rate SDRAM) oder SDRAM II ...................................... 4 2.5.5 SL-DRAM (Synchronous Link DRAM) ....................................................................... 4 2.5.6 Rambus (DRDRAM) ................................................................................................... 5 2.5.7 Leistungsvergleiche ................................................................................................... 5 2.5.8 VRAM (Video RAM) ................................................................................................... 5 2.5.9 SGRAM ( Synchronous Graphics RAM) .................................................................... 5 2.5.10 Cache-Speicher ......................................................................................................... 6 3 Leistungsmerkmale, Kenngrössen, Standards, Normen .................................................................. 6 3.1 Organisation Chip .................................................................................................................... 6 3.2 Blockschaltbild eines DRAM ................................................................................................... 6 3.3 3.2.1 RAS (Row Address Strobe) und CAS (Column Address Srobe) ............................... 7 3.2.2 DI/DO (Data In Data Out) ........................................................................................... 7 Speicherzugriffszyklen ............................................................................................................ 8 3.3.1 Zugriffszeit tRAC (RAS-Zugriffszeit / CAS-Zugriffszeit) ................................................ 8 3.3.2 tRCD (RAS-CAS Delay ) ............................................................................................... 8 3.3.3 tRP (RAS-Precharge-Time dt. Vorladezeit) ................................................................. 8 3.3.4 tRC (Read Cycle Time dt. Zykluszeit) .......................................................................... 8 3.4 3.5 4 3.3.5 Refreshzeit ................................................................................................................. 8 3.3.6 Interleaving ................................................................................................................. 9 3.3.7 Timing (CAS-Latency) ................................................................................................ 9 Bauarten der Speichermodule .............................................................................................. 10 3.4.1 SIMM (Single In-Line Memory Module) 30 Polig ..................................................... 10 3.4.2 SIMM 72 Polig .......................................................................................................... 10 3.4.3 DIMM's ..................................................................................................................... 11 3.4.4 SO DIMM’s ............................................................................................................... 11 3.4.5 DDR-DIMM ............................................................................................................... 11 3.4.6 RIMM (RAMBUS-Inline Memory Module) ................................................................ 11 3.4.7 C-RIMM (Continuity-RIMM)...................................................................................... 12 Fehlerkorrektur ...................................................................................................................... 12 3.5.1 ECC /EDC (Error Correction Code / Error Dedection Correction) ........................... 12 3.5.2 Parity / Non Parity .................................................................................................... 12 Installation und Konfiguration .......................................................................................................... 13 4.1 ESD (Electro Static Discharge) / Antistatik Band .................................................................. 13 5 Hersteller /Verkauf .......................................................................................................................... 13 6 Zukunftsvision ................................................................................................................................. 14 6.1 MRAM (Magnetoresistive RAM) ............................................................................................ 14 6.2 FERAM (Ferroelektrische RAM) ........................................................................................... 14 7 Glossar ............................................................................................................................................ 15 8 Quellennachweis ............................................................................................................................. 17 Halbleiterspeicher Semsterarbeit 01 1 Funktionsweise und Aufbau 1.1 Grundlagen der Bauelemente Speicherzellen sind meist integrierte Halbleiterschaltungen. Die heutzutage angewendete Technologie ist meistens die CMOS Technologie. Die CMOS-Speicherzellen werden zu einer Matrix zusammengefasst. Über die Adressen-Anschlüsse (Zeilen- und Spaltendekoder) wird die richtige Adresse ausgewählt und die Daten können gelesen oder geschrieben werden. Ein Steuersignal gibt an, ob gelesen oder geschrieben werden soll. 1.1.1 Transistor (MOSFET) Heute wird vor allem der Metall-Oxid-Feldeffekt-Transistor ( MOSFET) verwendet. Der Transistor wirkt wie ein durch einen Basisstrom gesteuerter Widerstand. Er ist so aufgebaut, dass von der Quelle(Emitter) ein Strom zur Senke (Collector) fliessen kann. Der Transistor wirkt wie ein durch einen Basisstrom gesteuerter Widerstand. Er ist so aufgebaut, dass von der Quelle ein Strom zur Senke fliessen kann. Wie gross dieser Strom ist, hängt von der Spannung ab, die am Base (Gatter) angelegt wird. Wenn keine oder eine geringe Spannung anliegt, kann der Strom ungehindert fliessen. Wird die Spannung am Base erhöht, werden die Leitungselektronen in der Verarmungszone wegen der negativen Ladung des Gatters abgestossen. Der Stromfluss vom Emitter zum Collector kommt zum erliegen. 1.1.2 Kondensator Ein Kondensator besteht aus zwei von einander isolierten Platten, die sich in einem geringen Abstand gegenüber stehen. Wenn an sie eine Gleichspannung angelegt wird, bildet sich zwischen den Platten ein elektrisches Feld. Entfernt man die Spannung, bleibt eine Platte positiv, die andere negativ geladen, es bleibt also Energie gespeichert. 1.2 Werkstoffe 1.2.1 Silizium Halbleiter sind kristalline Stoffe, deren stark temperaturabhängige Leitfähigkeit zwischen derjenigen von Isolatoren und metallischen Leitern liegt. Deswegen werden sie auch Halbmetalle genannt. Silizium hat eine besondere Verwendung im Bereich der Halbleiterspeicher. Technikerschule TS 1 M.Tritto/Y.Oezemre Halbleiterspeicher Semesterarbeit 01 2 Klassifizierung der Halbleiterspeicher Abbildung 1 2.1 Festwertspeicher ROM (nichtflüchtig) Ein Festwertspeicher (Nur-Lesespeicher) ist ein Speicher der während des normalen Speicherbetriebs nur gelesen werden kann. Beim Wegfall der Betriebsspannung bleibt der Inhalt bzw. die Daten erhalten. Man unterscheidet einige Varianten (siehe Abbildung 1) danach, ob der beliebig lesbare Inhalt einmalig oder mehrfach eingeschrieben wird und auf welche Weise dies geschieht. Diese verschiedenem Bausteine sorgen für die richtige Funktion der jeweiligen Geräte. 2.2 Organisation und Funktion Festwertspeicher (ROM) sind Speicher mit wahlfreiem Zugriff, d.h. Daten und Programme können über eine Adresse beliebig oft ausgelesen aber nur einmal eingeschrieben werden. Sie sind wortorganisiert. Bei wortorganisierten Speichern kann nur ein ganzes Wort, bestehend aus mehreren Bit, angesteuert werden. Anhand des Aufbaus unterscheidet man maskenprogrammierbare und programmierbare Festwertspeicher. Ein ROM-Speicherbaustein wird mit einer Maske programmiert, bei der die 0 und 1 Pegel über die Unterbrechung von Brücken zwischen Zeilen und Spalten realisiert wird. Diesen Zeilen bestehen aus Siliziumbahnen, die als stromführende Leitungen auf einer Trägerschicht über der sich ein Isolator und weitere Leitungen (Spalten) befinden, verlaufen. Die Kreuzpunkte sind die Speicherpositionen, eine 1 steht, wenn die Isolierschicht entfernt und somit ein Kontakt hergestellt wurde. PROM (Programmable ROM) ist nach der Herstellung ein einziges Mal vom Anwender programmierbar. Die Programmierung erfolgt über ein spezielles PROM- Programmiergerät, das für die korrekte Verbindung der Leiterbahnen sorgt. Technikerschule TS 2 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 Die Kreuzungspunkte sind durch haarfeine Drähte verbunden. Beim Kauf sind die Verbindungen alle vorhanden, d.h. es steht immer eine 1. Beim einbrennen fliesst an den Stellen wo eine 0 benötigt wird ein starker Strom, so dass die Drahtverbindung schmilzt (Sollbruchstelle). 2.3 Festwertspeicher Übersicht 2.3.1 ROM (Read Only Memory) Bei einem einmal beschreibbaren Festwertspeicher, dem sog. ROM, wird der Inhalt einmalig für immer fixiert und kann danach nur noch beliebig oft ausgelesen werden. Dies geschieht im Herstellerwerk nach den Kundenwünschen durch eine sogenannte Maskenprogrammierung. Dieses Verfahren ist wirtschaftlich, wenn grosse Stückzahlen gefertigt werden können. 2.3.2 OTP-PROM (One Time Programmable ROM) Das OTP-PROM entspricht dem ROM. Der Unterschied zwischen den beiden liegt darin, das die Daten vom Anwender mit Hilfe spezieller Programmiergeräte vor Ort programmiert werden können. Hiermit erreicht man in gewissen Einsatzgebieten eine grössere Flexibilität. 2.3.3 EPROM (Erasable PROM) Das EEPROM ist ein löschbarer Festwertspeicher. Der Inhalt des Speichers kann durch einen leichten Vorgang vom Anwender gelöscht und neu programmiert werden. Üblicherweise erfolgt der Löschvorgang durch eine Bestrahlung mit UV-Licht. Der Speicherbaustein besitzt ein Quarzfenster, welches Einblick in das innere des Chips und auf seine Anschlüsse gibt. Dieses Quarzfester muss mittels eines Klebers lichtdicht verschlossen sein. Achtung! Entfernt man fälschlicherweise den Kleber so erleidet das EEPROM einen Ladungsverlust und verliert somit seine gespeicherten Informationen. Ein erneutes Programmieren ist somit unumgänglich. 2.3.4 EEPROM (Electrical Erasable ROM) Das EEPROM ist ein elektrisch lösch/programmierbarer Festwertspeicher. Dieser Baustein kann im Gegensatz zum EPROM mittels elektrischen Impulsen komplett gelöscht und neu programmiert werden. 2.3.5 Flash-ROM Flash-Speicherchips sind nichtflüchtige Bausteine. Die Funktionswiese entspricht dem des EEPROM’s. Die Daten werden blockweise geschrieben oder gelöscht. Somit erreicht man schnellere Zugriffszeiten (schneller). 2.3.6 SPD EEPROM (Serial Presence Detect EEPROM) Der kleine, meist achtpolige Chip hat eine Speicherkapazität von 2 Kbit und speichert alle wichtige Parameter und Organisationsangaben des DIMM Modul. Insgesamt sind es 40 verschiedene Werte. Zu den wichtigsten zählen Speichertyp, Kapazität Zugriffszeit, Zykluszeit und Taktfrequenz. Technikerschule TS 3 M.Tritto / Y.Oezemre Halbleiterspeicher 2.4 Semesterarbeit 01 Flüchtige Speicher RAM (Random Access Memory) oder auf dt. Schreib- Lesespeicher ist ein Speicher, bei dem jede einzelne Zelle über ihre fest zugeordnete Adresse beliebig oft gelesen oder beschrieben (und damit auch gelöscht) werden kann. Schreib-Lesespeicher (RAM) nennt man auch Speicher mit wahlfreiem Zugriff. RAM Bausteine sind wortorganisiert oder bitorganisiert. Diese Speicher, verlieren bei Ausfall der Betriebsspannung die gespeicherte Information. Bei jedem Einschaltvorgang muss der Inhalt neu geladen werden. 2.5 Flüchtige Speicher Übersicht 2.5.1 SRAM (Static RAM) Die elementare Speicherzelle eines statischen RAM ist das Flip-Flop. Durch diese Realisierung ist der Speicherzugriff relativ schnell und lässt sich einfach ansteuern. Der Inhalt bleibt so lange erhalten, bis die Stromversorgung unterbrochen oder ein neuer Wert eingegeben wird. Es ist kein Refresh nötig. Der Nachteil liegt jedoch in der technologischen aufwendigen (teuren) Herstellung, hohen Platz- und Strombedarf. Das Einsatzgebiet eines SRAM konzentriert sich weitestgehend auf den Chache, da er durch seinen Aufbau gegenüber dem DRAM die günstigeren Voraussetzungen mit sich bringt. 2.5.2 DRAM (Dynamic RAM) Diese Form des RAM’s besteht aus einem Transistor, der zusammen mit einem Kondensator eine Zelle bildet. Durch diese Kombination werden höchste Speicherkapazitäten auf kleinstem Raum erreicht. Da Kondensatoren ihre Ladung verlieren ist eine periodische Auffrischung notwendig. Diese nennt man “Refresh“ und erfolgen im abstand von wenigen Millisekunden. Der geladene Kondensator symbolisiert eine Logische Eins, der leere die Null. Durch die geringere Herstellungskosten im Gegensatz zu SRAM’s werden Dynamische RAM in Computern als Arbeitsspeicher eingesetzt. 2.5.3 SDRAM (Synchronous DRAM) SDRAM ist eine neuere DRAM Technologie. Die Besonderheit von SDRAM ist, dass alle Ein- und Ausgangssignale synchronisiert zum Systemtakt des Rechnersystems ablaufen. Prozessor, Chipsatz und der Speicher kommunizieren also über ein Bussystem, das synchron mit der gleichen Frequenz getaktet ist. Die entsprechenden Parameter werden aus dem SPD EEPROM ausgelesen und vom Mainboard Chipsatz übernommen. Mit dieser Technologie wird das Ausführen von Befehlen und Übertragen von Daten schneller und effizienter. 2.5.4 DDR-SDRAM (Double Date Rate SDRAM) oder SDRAM II Die nächste Stufe in der SDRAM- Entwicklung mit einem deutlichen Performance-Sprung sind DDRSDRAM. Sie besitzen auch den Namen SDRAM II. Das Prinzip beruht auf der Erweiterung der Bandbreite durch Nutzung beider Taktflanken. Anders als bei normalen SDRAM werden Daten nicht mehr nur bei der steigenden, sondern auch mit der fallenden Taktflanke übertragen. Bei gleichem Systemtakt verdoppelt sich somit der Datendurchsatz. 2.5.5 SL-DRAM (Synchronous Link DRAM) In SLDRAM sind wichtige Technologiesprünge vereint. Die Anzahl interner unabhängiger Bänke sind erweitert worden. Das synchrone Interface nutzt für die Datenübertragung ebenfalls beide Taktflanken mit Unterstützung des Strobe- Signals. Bei SLDRAM beginnt jede Transaktion mit einem Anforderungs- packet, das Adressinformationen und Befehle enthält. Die zu schreibenden oder lesenden Daten sind in Pakete zusammengefasst. Technikerschule TS 4 M.Tritto / Y.Oezemre Halbleiterspeicher 2.5.6 Semesterarbeit 01 Rambus (DRDRAM) Die Grundtechnologie gehört der Firma Rambus. Um die Technologie in die PC-Architektur zu adaptieren, schloss Intel im 1996 mit Rambus ein Abkommen. Die gemeinsame entwickelten (Direct Rambus Dynamic RAM) nutzen wie die DDR-SDRAM und SLDRAM beide Taktflanken für die Datenübertragung. Die Rambus Lösung besteht aus drei Komponenten: Rambus Controller, Rambus Channel und DRDRAM. Das Channel Interface bei Direct Rambus enthält einen 16-Bit oder 18 Bit (mit ECC) breiten Datenbus. Der Kontrollbus besitzt eine Breite von 8 Bit und hat getrennte Leitungen für die Zeilen- und Spaltenansteuerung. Der Vorteil ist, dass Gleichzeitige unabhängige Zugriffe auf Zeilen und Spalten möglich sind, während noch Daten des vorhergehenden Befehls übertragen werden. Jedes DRDRAM-Chip besitzt die volle Bitbreite 16 Bit. Um eine konkurrenzfähige Bandbreite zu erreichen muss die Taktung des Channals entsprechend hoch getaktet sein. Die Taktfrequenz von 400MHz und durch Ausnutzung beider Taktflanken mit effektiv 800MHz ist somit sehr hoch. Durch die volle Datenbreite der DRDRAM-Chips verteilen sich bei Zugriffen die Daten nicht über alle Bausteine, sondern sind zusammenhängend in jedem Chip abgespeichert. Sie sind demzufolge bei zugriffen einer thermischen starken Belastung ausgesetzt und erfordern zusätzliche Kühlmassnahmen. 2.5.7 Leistungsvergleiche Tabelle 1 SDRAM DDR SDRAM SL-DRAM DR-DRAM Datenübertragungsrate (MB/s)/Bandbreite 1064 2128 3200 1600 Taktrate (MHz) 133 266 200 PC 800 Busbreite (bit) 64 64 64 16 Spannung (Volt) 3.3 2.5 2.5 2.5 2.5.8 VRAM (Video RAM) Um Bilder auf dem Monitor darzustellen, müssen die entsprechenden Daten auf dem Bus durch die CPU bereitgestellt werden. Die Videokarte übernimmt diese dann und erstellt daraus in ihrem internen Speicher eine Struktur, die Pixelgetreu dem Monitorbild entspricht. VRAM besteht aus DRAM und SAM (Serial Access Memory) einen seriellen Buffer. Der SAM erhält von DRAM-Speicher die vom RAM DAC (analog- digital- wandler) auszulesende Daten. Dadurch wird es möglich, gleichzeitig schreibend und lesend auf den Speicher zuzugreifen. 2.5.9 SGRAM ( Synchronous Graphics RAM) SGRAM basiert auf SDRAM-Speicher , ist jedoch in seinem Funktionsumfang erweitert und damit auf die Grafikanforderungen angepasst worden. Es existiert eine Funktion zum Schreiben bzw. Lesen ganzer Speicherbereiche und eine Funktion zum Ändern einzelner Bits im Speicher. Inzwischen ist SGRAM in verschiedenen Variationen erhältlich. Technikerschule TS 5 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 2.5.10 Cache-Speicher Der Cache ist ein spezieller Pufferspeicher, der zwischen dem Arbeitsspeicher und dem Prozessor liegt. Damit der Prozessor nicht jeden Programmbefehl aus dem langsamen Arbeitsspeicher holen muss, wird gleich ein ganzer Befehls- oder Datenblock in den Cache kopiert. Erst wenn alle Programmbefehle abgearbeitet sind, oder ein Sprungbefehl zu einer Sprungadresse ausserhalb des Caches erfolgt, dann muss der Prozessor auf den Arbeitsspeicher zugreifen. Deshalb sollte der Cache groß sein, damit der Prozessor die Programmbefehle, ohne Pause, hintereinander ausführen kann. First-Level-Cache: Das ist der schnellste Speicher, der im Prozessor eingebaut ist. Dort werden Befehle und Daten zwischengespeichert. Die Bedeutung des L1 Caches wächst mit der höheren Geschwindigkeit der CPU. Denn dieser Cache vermeidet entsprechende Verzögerungen in der Datenübermittlung und hilft eine CPU optimal auszulasten. Second-Level-Cache: Das ist der eigentliche Cache, der außerhalb des Prozessors liegt. In ihm werden die Daten des Arbeitsspeichers(RAM) zwischengespeichert. Über die Grösse dieses Caches versorgen die Prozessorhersteller die unterschiedlichen Marktsegmente mit speziell modifizierten Prozessoren. 3 Leistungsmerkmale, Kenngrössen, Standards, Normen 3.1 Organisation Chip DRAM-Chips werden in verschiedenen Formaten mit Bezeichnungen wie (4Mx4, 2Mx8) usw. gehandelt. Diese Angaben geben Aufschluss einerseits über die Kapazität, andererseits über den Aufbau, die Anatomie eines DRAM-Chips. Die Größe von DRAM-Chips lässt sich in zwei Werten ausdrücken, der Tiefe und der Breite. Das heisst also, dass unsere Beispiel-Chip mit der Bezeichnung 4Mx4 das Format 4 Megabit tief x 4 Bits breit aufweist. Zur Bestimmung der Kapazität dieses Chips gilt die folgende Formel: Tiefe (Mbit)x Breite (Bit) = Kapazität (Mbit) 4.194.304 x 4 = 16.777.216 Bits oder 16 Megabit Da die Kapazität dieses DRAM-Chips also 16.777.216 Bits beträgt, wird er als 16 Megabit-Chip bezeichnet. Technisch gesehen, bedeutet dies, dass der 4Mx4-Chip über 16.777.216 Zellen verfügt, von denen jede in der Lage ist, eine binäre 1 oder 0, also ein Bit, elektrisch zu speichern 3.2 Blockschaltbild eines DRAM Für die Speicherung von Daten, das Auslesen der Informationen und die Interne Verwaltung des DRAM sind natürlich mehrere Funktionsgruppen notwendig. Zentraler Bestandteil ist das Speicherzellenfeld oder Matrix genannt. Diese ist in Spalten und Zeilen aufgeteilt. Ein einzelnes Bit kann dadurch individuell in eine Einheitsspeicherzelle gespeichert werden. Anhand von Zeilennummern und Spaltennummern sind diese genau definiert. Die Zeilennummer und Spaltennummer ergeben die sog. Speicheradresse. Technikerschule TS 6 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 Lesevorgang DRAM Die Zeilenadresse (RAS) wird über den Adressbus an den Adresspin des Chip angelegt. Der RAS Pin wird aktiviert, die Zeilenadresse wird in den Zeilen Adresspuffer (Row Address-Latch) platziert. Der Zeilen Adress Decoder wählt die korrektre Zeile aus, und sendet sie zum Verstärker. Die Schreibfreigabe wird deaktiviert, so weiss der DRAM, dass es noch nicht beschrieben ist. (ist nicht abgebildet) Die Spaltenadresse (CAS) wird über den Adressbus an den Adresspins des Chip angelegt. Der CAS Pin wird aktiviert, die Spaltenadresse wird in den Spalten Adresspuffer (Column Address-Latch) platziert. Sobald das CAS Signal stabilisiert ist, werden über den Verstärker die Daten von der ausgewählten Zeile und Spalte über den Data Out Pin zurück ins System befördert. RAS und CAS werden deaktiviert, damit die Schleife wieder von vorne beginnen kann. (ist nicht abgebildet) 3.2.1 RAS (Row Address Strobe) und CAS (Column Address Srobe) RAS (Row Address Strobe) CAS (Column Address Strobe) sind die Pins die der Chip nicht erkennen kann, ob eine angelegte Adresse einer Zeile oder eine Spalte ist, deshalb wird bei der Adressierung dieser Impuls mitgeliefert. Beim Schreiben von Daten liegen die Daten am DI-Pin (Data In) an, beim Lesen am DO (Data Out) immer aus Sicht des CPU’s. 3.2.2 DI/DO (Data In Data Out) Beim Schreiben von Daten liegen die Daten am DI-Pin an, beim Lesen am DO immer aus Sicht der CPU Technikerschule TS 7 M.Tritto / Y.Oezemre Halbleiterspeicher 3.3 Semesterarbeit 01 Speicherzugriffszyklen Abbildung 2 3.3.1 Zugriffszeit tRAC (RAS-Zugriffszeit / CAS-Zugriffszeit) Als Zugriffszeit bezeichnen wir die Zeitspanne, welche vom Zeitpunkt der Adressierung einer Speicherzelle (durch die CPU über CAS / RAS) bis zur Verfügbarkeit der Daten (also bis die Daten am Datenausgang anliegen) DQ, vergeht. Diese Zeit kann je nach Technologie zwischen 10 und 1000 ns liegen. Im Obenstehenden Diagramm wird zuerst die Zeile adressiert. Nachdem die Zeit t RAC verstrichen ist, stehen die Daten am DQ (Datenausgang) zur Verfügung. 3.3.2 tRCD (RAS-CAS Delay ) Die elektrisch erforderliche Zeit zwischen der Zeilen- und Spaltenadressierung heisst RAS-CAS-Delay und ist von der Speichersteuerung einzuhalten. 3.3.3 tRP (RAS-Precharge-Time dt. Vorladezeit) Der Precharge erfolgt jeweils nach dem Lesen oder dem Schreiben von Daten. Während dem Precharge ist der Speicher gesperrt. Da die Speicherkondensatoren einer Zeile durch jeden Zugriff entladen werden, müssen die Zeilendaten am Ende des Zugriffs wieder in die Speichermatrix zurückgeschrieben werden. Ein erneuter Lese-, bzw. Schreibvorgang kann erst nach abgeschlossenem Precharge erfolgen. 3.3.4 tRC (Read Cycle Time dt. Zykluszeit) Unter Zugriffszeit versteht man die kürzeste Zeit zwischen Zwei aufeinanderfolgende Schreib-, oder Lesevorgänge. Im Diagramm (Abbildung 2) wird diese Zeit als tRC bezeichnet. In der Zykluszeit ist auch die sog. Precharge enthalten. 3.3.5 Refreshzeit Die Refreshzeit gibt an wie lange ein Speicherbaustein ohne erneute Stromzufuhr auskommt, bis er wieder mit Strom versorgt werden muss. Die Kondensatoren im Baustein werden durch die Versorgung mit Strom wieder aufgefrischt und verlieren so ihre Ladung nicht. Somit bleiben die gespeicherten Daten erhalten. Die Refreshtime ist nur bei flüchtigem Speicher von Bedeutung. Technikerschule TS 8 M.Tritto / Y.Oezemre Halbleiterspeicher 3.3.6 Semesterarbeit 01 Interleaving Abbildung 3 (Oben mit / unten ohne Interleaving) Um die Verzögerung durch die RAS Vorladezeit zu umgehen, besteht im Interleaving ein Speichern. Der Speicher wird in mehrere Bänke aufgeteilt, die in einem bestimmten Verhältnis aufgebaut sind. Bei einem 32 Bit Interleaving wird der Speicher in zwei Bänke aufgeteilt, die jeweils 32 Bit breit sind. Alle Daten mit geraden Doppelwortadressen befinden sich auf Bank 0, alle Daten mit ungeraden Doppelwortadressen in Bank 1.Das bedeutet, dass sich die RAS Vorladezeit einer Bank mit der Zugriffszeit der anderen Bank überschneidet, die Bank 0 wird vorgeladen, während die CPU auf die Bank zugereift und umgekehrt. Für den Chip ist also nur die Zugriffszeit und nicht die Zykluszeit massgebend. Ohne Interleaving ist dagegen die fast doppelt so grosse Zykluszeit massgeblich. Wiederholte Zugriffe können also nur halb so schnell ablaufen. 3.3.7 Timing (CAS-Latency) Abbildung 4 Bei SDRAM’s bestimmen hauptsächlich drei Parameter die Performance und Qualität eines DIMM’s: Zykluszeit, Zugriffszeit und die CAS-Latency. Bei einer Frequenz von 100 MHz beträgt die Zykluszeit genau 10 ns. Die steigende Flanke des Systemtakts wiederholt sich also alle 10 ns. Bei SDRAM’s wird die Zeit nach der steigenden Taktflanke bis zum gültig werden der Daten. Als Zugriffszeit tac (Time access clock)bezeichnet. Sie muss kleiner sein als die Zykluszeit des Taktsignals, sonst werden die Daten erst gültig, wenn schon der nächste Takt beginnt. Ein kontinuierlicher Datenstrom mit jedem Takt wäre nicht möglich. Die PC100/PC133-Spezifikation sieht eine Zugriffszeit von 6 ns. Resp. 5,4ns. vor Als CAS-Latency wird die Zeitspanne zwischen dem Anlegen der Spaltenadresse per CAS-Signal und den ersten gültigen Daten am Ausgang bezeichnet. Die CAS-Latency ist bei 100-MHz-SDRAMs mit zwei oder drei Taktzyklen spezifiziert. PC100-Module sind in beiden Ausführungen erhältlich. Ein Latency-3 Modul ist bei 100 MHz mit einer CAS-Latency von drei zu betreiben. Die korrekte PC100Beschriftung lautet beispielsweise: PC100-322-620. Die teureren Latency-2-PC100-DIMMs benötigen selbst bei 100 MHz nur zwei Taktzyklen für gültige Daten. Technikerschule TS 9 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 Vergleich PC 100 und PC133 SDRAM Tabelle 2 Parameter PC100-222 PC100-322 PC133-333 Max. Frequenz CL = 3 100 MHz 100 MHz 133 MHz Max. Frequenz CL = 2 100 MHz 83 MHz N/A Zugriffszeit CL = 3 6 ns 6 ns 5,4 ns Zugriffszeit CL = 2 6 ns 7 ns N/A CAS-Latency 20 ns 30 ns 22,5 ns Gegenüberstellung von zwei PC-100-SDRAM mit Latency 2 und 3 sowie einem PC 133-SDRAM mit Latency 3. 3.4 Bauarten der Speichermodule Tabelle 3 SIMM 30-Polig SIMM 72-Polig DIMM SO-DIMM DDRDIMM RIMM 30 72 168 72 184 184 8 Bit 32 bit 64 bit 32 bit 64 bit 64 Bit Pins Datenbus 3.4.1 SIMM (Single In-Line Memory Module) 30 Polig Das SIMM-Modul ist ein häufig verwendetes Speichermodul. Das 30-Polige SIMM unterstützt 8 Datenbit. 3.4.2 SIMM 72 Polig SIMM mit 72 Polen wurden zuerst von IBM in PS/2-Maschinen eingesetzt und sind daher auch unter dem Namen PS/2-Modul bekannt. Im Gegensatz zu SIMM mit 30 Polen unterstützen sie 32 Datenbit. Zu erkennen sind diese Module an ihren grösseren Abmessungen und einer kleinen Einkerbung, etwa in der Mitte der Kontaktleiste. Der Vorteil dieser Module liegt auf der Hand. Für die Unterstützung der 32 Bit muss das Motherboard nur mit einem Modul bestückt werden bei den 30-Poligen SIMM waren es vier. SIMM-Module in der 30- und 72-poligen Ausführung mit Datenbreiten von 8 und 32 Bit. Technikerschule TS 10 M.Tritto / Y.Oezemre Halbleiterspeicher 3.4.3 Semesterarbeit 01 DIMM's DIMM-Module (Dual In-Line Memory Module) sind den SIMM gestützten Speichermodulen sehr ähnlich. Wie die SIMMs werden die meisten DIMM's vertikal in den Erweiterungssockeln installiert. DIMM's haben eine im Vergleich zu den 72-Poligen SIMM nochmals vergrösserte Datenbreite von 64 Bit und verfügen über 168 Pins. Sie sind leicht an ihren zwei Einkerbungen an der Kontaktleiste zu erkennen. Die kleinste DIMM Bauform hat 8 MB Kapazität. 3.4.4 SO DIMM’s Small Outline DIMM’s werden häufig in Notebooks verwendet. Dieses Speichermodul entspricht etwa einem 72poligen SIMM, ist aber wesentlich kompakter und kleiner. 3.4.5 DDR-DIMM Die Anzahl Pins wurde von 168 auf 184 erhöht. Die neuen Anschlüsse sind für zusätzliche Steuersignale notwendig. Außerdem weisen DDR-DIMM’s andere Kerben auf, um den Falscheinbau in PC100/133-Steckplätze zu vermeiden. 3.4.6 RIMM (RAMBUS-Inline Memory Module) Um die immer umfangreicher werdende Verwaltung von Speicher zu vereinfachen, haben mehrere Hersteller einen neuen Standard vorgestellt, der anstelle der herkömmlichen Zeilen/Spaltenadressierung einen intelligenten Bus einsetzt. Das verringert die Anzahl der notwendigen Signalleitungen um die Hälfte und hält den Speicher weitgehend unabhängig von der Verwaltung durch den Prozessor. Sie bieten die dreifache Leistung eines herkömmlichen SDRAM's. Technikerschule TS 11 M.Tritto / Y.Oezemre Halbleiterspeicher 3.4.7 Semesterarbeit 01 C-RIMM (Continuity-RIMM) Durch die Bus-Topologie von Rambus sind unbelegte Sockel mit einer Dummy-Platine namens CRIMM zu bestücken. Die Continuity-RIMM’s schleifen die Steuer- und Datenleitungen einfach durch. Zusätzlich sollen kapazitive Effekte, Reflexionen, Übersprechungsverhalten und Störsignale möglichst gering gehalten werden. 3.5 Fehlerkorrektur 3.5.1 ECC /EDC (Error Correction Code / Error Dedection Correction) ECC-RAMs sorgen durch eine Fehlererkennung und -korrektur für mehr Sicherheit. Diese Speichertypen erkennen nicht nur 1-Bit-Fehler, sondern können diese größtenteils auch selbständig korrigieren; Multi-Bit-Fehler werden ebenfalls erkannt, können jedoch nicht behoben werden. Sind ECC-Module installiert, werden diese vom BIOS erkannt. Dort besteht dann die Möglichkeit diese Funktionalität ein- oder auszuschalten. Die Fehlerkorrektur hat jedoch leichte Geschwindigkeitseinbußen zur Folge. 3.5.2 Parity / Non Parity Unterstützt die Speichersteuerung (Chipsatz) und das Speichermodul die Paritäts-Technik, dann erfolgt bei jedem Speichervorgang eine zusätzliche Prüfsummenbildung. Jedem Datenbyte (8 Bit) wird beim Schreiben ein eigenes Paritätsbit zugeordnet und im DRAM mit abgespeichert. Beim Lesen eines Datenbytes erfolgt durch die Speichersteuerung über ein Protokoll dann der Vergleich mit dem zugehörigem Paritätsbit. Damit lässt sich ein umgekipptes Bit beim Lesen sofort erkennen. Es gibt zwei Arten von Paritätsprotokollen: ungerade und gerade Parität. Beide Verfahren funktionieren nach dem selben Prinzip und unterscheiden sich nur in ihren Attributen. Der Nachteil der Paritätsprüfung ist, dass sie zwar Fehler erkennen, aber nicht korrigieren kann. Das Verfahren arbeitet zudem nur zuverlässig, wenn ein einzelnes Bit umkippt. Kippen dagegen mehrere Bits in einem Datenbyte um, so können die Fehler eventuell verdeckt bleiben. Beispiel mit gerader Paritätsprüfung: Enthält ein Datenbyte vier Einsen (gerade Anzahl), so ist das zugehörige Paritätsbit Null. Nach dem Schreiben von Datenbyte und Paritätsbit in das DRAM kippen zwei von den acht Bit um. Beim späteren Lesen ermittelt die Speichersteuerung aber wieder eine gerade Anzahl von Einsen und erkennt das Datenbyte beim Vergleich mit dem Paritätsbit als gültig an. Die Wahrscheinlichkeit, dass ein Zwei- oder Mehr-Bit-Fehler passiert, ist allerdings sehr gering. Technikerschule TS 12 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 4 Installation und Konfiguration 4.1 ESD (Electro Static Discharge) / Antistatik Band Wenn man auf einem Teppich oder einem isolierenden Bodenbelag auf und ab geht, so entsteht durch die Reibung der Schuhe auf dem Boden eine statische Aufladung, die sich im Mensch ansammelt und nicht abgeleitet wird. Wenn man jedoch später irgend einen geerdeten Gegenstand berührt, wird die ganze Ladung abgeleitet. Dabei entsteht ein kleiner Blitz von einigen hundert bis zu tausend Volt. Wenn sich Spannungen von annähernd 1000 Volt auf elektrische Bauteile entladen, fliesst für kurze Zeit ein relativ hoher Strom von mehreren Ampere durch die Leiterbahn des Bauteiles. Die Querschnitte sind ziemlich klein und so kommt es schnell zu einer Überhitzung der Leiterbahnen. Bei einer solchen Überhitzung kann das Halbleitermaterial schmelzen und es entsteht dadurch ein Kurzschluss im Bauteil. Besonders kritisch sind Fälle, in denen nur die Schutzdioden der Bauteile zerstört werden, und das Bauteil selbst dann beim nächstmöglichen Überspannungsimpuls zerstört wird. Um Schäden zu vermeiden ist es nötig, dass man beim Berühren von elektronischen Komponenten gut geerdet ist. Man kann dazu ein Armband benutzen das die Überspannung, sobald sie entsteht wieder ableitet. Zusätzlichen Schutz bietet ein leitfähiger Boden im Zusammenhang mit leitenden Schuhen. Dieser leitet die Überspannungen auch sofort ab. Auch Antistatikmatten und Tischbeläge verringern das Risiko eines Schadens. 5 Hersteller /Verkauf Dies sind die im Moment gängigsten Chip Hersteller. Der Weltmarkt wird von der USA und Asien bestimmt. Technikerschule TS 13 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 6 Zukunftsvision 6.1 MRAM (Magnetoresistive RAM) Abbildung 5 MRAM hat nach Auffassung von Experten und Marktbeobachtern das Potenzial, die Speicherlandschaft von heute zu revolutionieren, da es sich zwar wie RAM verhält, aber nicht flüchtig ist, also bei Abschalten der Stromversorgung die Daten beibehalten. Somit kann MRAM gleichzeitig als Arbeits- und Massenspeicher auf dem gleichen Modul eingesetzt werden, was wiederum einfachere Architekturen, geringere Abmessungen und letztlich die Produktion preiswerterer Geräte ermöglichen. Da MRAM die Unterscheidung zwischen Massen und Arbeitsspeicher überflüssig macht, würden die lästigen langen Ladezeiten beim Booten eines Computers oder Einschalten eines Mobiltelefons wegfallen. Bei dem von Motorola jetzt präsentierten Design handelt es sich um einen 256-KBit-Baustein, wobei eine einzelne Speicherzelle aus einem Transistor (1T) und einer Magnetic Tunnel Junction (MTJ) besteht. 6.2 FERAM (Ferroelektrische RAM) Ferroelektrische RAM's weisen prinzipiell den gleichen Grundaufbau wie ein DRAM auf, in dem ein Speicherkondensator über einen Schalttransistor beschrieben bzw. ausgelesen werden kann. Dabei wird die Ladespannung dieses Speicherkondensators mit der Spannung an einem Referenzkondensator verglichen, um den jeweiligen Informationsgehalt zu bestimmen. Der maßgebliche Unterschied zu einem herkömmlichen DRAM besteht aber darin, dass das Dielektrikum des Speicherkondensators beim FERAM Ferroelektrische Eigenschaften aufweist. Unter dem Ferroelektrischen Effekt versteht man die als remanente Polarisation bezeichnete Fähigkeit eines Materials, eine elektrische Polarisation zu speichern, ohne dass ein externes elektrisches Feld anliegt. Dass sich FERAM’s trotz schon jahrelanger Verfügbarkeit dennoch nicht als Standardspeicher durchsetzen konnten, liegt an der begrenzten Anzahl der Schreibzyklen. Heutige FERAM- Zellen vertragen nur rund 10 Milliarden davon. Angesichts der Speichertaktraten heutiger PCs von 133 Millionen Hertz eignen sich FERAM’s jedenfalls nicht als Ersatz für DRAM; das soll erst MRAM können. Abbildung 6 Technikerschule TS 14 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 7 Glossar Cache Cache ist ein Speicher der zwischen dem Arbeitspeicher und dem Prozessor liegt. CAS Column Address Strobe Ein Steuerimpuls, der dem DRAM mitteilt, dass es sich bei der angelegten Adresse um eine Spalte handelt. CAS-Latency Zeit zwischen dem Anlegen des CAS-Signals und dem Bereitstehen der Daten am Ausgang. C-RIMM (Continuity-RIMM) Die Rambus Architektur erfordert einen abgeschlossenen Bus. Unbelegte Speichersockel müssen deshalb mit diesem Dummy-Speichermodul bestückt sein. DDR SDRAM (Double Data Rate SDRAM) auch SDRAM II. Daten können auf beiden Flanken eines Taktzyklus gelesen werden, was einer Verdoppelung der Geschwindigkeit gegenüber SDRAM ergibt. DIMM (Dual Inline Memory Module) Eine Schaltkreisplatine mit Kontakten auf beiden Seiten der Platine, die elektrisch getrennt sind. DRAM (Dynamic RAM) Die Daten werden mittels Kondensatoren gespeichert Refreshzyklen sind nötig. DRDRAM (Direct Rambus DRAM) Basiert auf einem 16-Bit breiten Bus welcher bis zu 800 Mhz getaktet wird. Nutzt beide Taktflanken für die Datenübertragung. ECC (Error Correction Code) Eine Methode die Integrität der Daten im Speicher zu prüfen EEPROM (Electrical Erasable PROM) Programmierbarer Festwertspeicher, der durch einen Spannungsimpuls mit hohem Pegel gelöscht werden kann. EPROM (Erasable PROM) löschbarer PROM. Ein programmierbarer Festwertspeicher, der durch Bestrahlung mit UV-Licht gelöscht werden kann. ESD (Electro Static Discharge) Elektrostatische entladungen im kVolt bereich die elektronische Bauelemente zerstören können. FERAM (Ferroelektrische RAM) entspricht im Grundaufbau einem DRAM. Der massgebliche Unterschied besteht darin, dass das Dielektrikum des Speicherkondensator Ferroelektrische Eigenschaften aufweist. Festwertspeicher Speicher die in ihnen gespeicherten ohne Stützspannung behalten (ROM) Flash EPROM Ein durch elektrische Impulse programmierter Festwertspeicher. Daten werden blockweise ausgelesen. Interleaving Setzt man ein um die Verzögerung durch die Vorladezeit zu umgehen. Kondensator Elektronischer Baustein welcher elektrische Ladung Speicher kann. Maskenprogrammierung Verfahren um ROM Bausteine zu programmieren das sich aber erst ab grossen Mengen wirtschaftlich macht. MRAM (Magnetoresistive RAM) verhaltet sich wie ein RAM, ist aber nicht flüchtig. Bei Abschalten der Sromversorgung bleiben die Daten erhalten. Precharge Erholzeit zum Vorladen der Bitleitungen bei einem DRAM. Technikerschule TS 15 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 PROM (Programmable ROM) Ein Festwertspeicher, dessen Speicherdaten im letzten Herstellungsschritt oder vom Benutzer vor Ort programmiert werden können. PS/2-Modul siehe auch SIMM 72 Pin RAM (Random Access Memory) Arbeitsspeicher, Direktzugriffs-Speicher; eine Konfiguration von Speicherzellen die der CPU unterstützend zur Seite steht RAM (Random Access Memory) RAM wird als Arbeitsspeicher oder Hauptspeicher bezeichnet. RAS (Row Address Strobe) Ein Steuerimpuls, der dem DRAM mitteilt, dass es sich bei der angelegten Adresse um eine Zeile handelt. RIMM (Rambus Inline Memory Modul) besitzt 184 Kontakte auf beiden Seiten und kann 16 ICs aufnehmen. Die Datenbreite beträgt 16 Bit (18 mit ECC) ROM (Read Only Memory) - ein Speicher, aus dem nur gelesen werden kann SDRAM (Synchrounous Dynamic RAM) Speichermodul mit hoher „Eigenintelligenz“ (einem ROM-Chip) – gleicht sich mit der Taktfrequenz der CPU ab. SDRAM II siehe auch DDR SDRAM SGRAM (Synchronous Grafik RAM) basiert auf SDRAM und wird auf Grafikkarten verwendet. Er verfügt über Datenleitungen über die gleichzeitig Daten geschickt werden können. Silizium Werkstoff dessen Leitfähigkeit von der Temperatur abhängt. SIMM (Single In-Line Memory Module) mit 30 oder 72 Pins – Modul aus mehreren DRAMSpeicherchips mit dem ein Motherboard bestückt wird SLDRAM (Sync. Link DRAM) basiert auf SDRAM unter Nutzung beider Taktflanken für die Datenübertragung. SO-DIMM Small Outline Dual Inline Memory Module ist weiterentwickelte Version des Standard-DIMM. Ein 72 Pin- SO-DIMM ist etwa halb so lang wie ein 72 Pin SIMM. Wird im Notebook eingesetzt. Spaltenadresse/ Zeilenadresse Koordinaten um Informationen in einem Speicherbaustein auslesen zu können oder Daten darin zu platzieren SPD-EPROM (Serial Presence Detect EEPROM) speichert alle wichtige Parameter und Organisationsangaben eins DIMM-Modul. SRAM (Static RAM) Speicher mit direktem Zugriff auf eine beliebige Speicherstelle. Taktzyklus Der Taktzyklus einer CPU ist die kleinste Einheit in welcher eine Verarbeitung durchgeführt werden kann z. Bsp. Ein lesender Speicherzugriff Transistor Elektronischer Schalter welcher sich über einen Steuerstrom schalten lässt VRAM (Video RAM) eignen sich aufgrund getrennter Ein- und Ausgabeports insbesondere für den Grafikspeicher einer Grafikkarte. Zugriffszeit Technikerschule TS Zeitdauer, die für den Zugriff auf Daten benötigt wird. 16 M.Tritto / Y.Oezemre Halbleiterspeicher Semesterarbeit 01 8 Quellennachweis Internet http://www.kingston.ch http://www.siemens.ch/vb/siemensmemory/e/prod_memory.htm http://www.tecchannel.de/ http://www.tu-chemnitz.de/informatik/RA/kompendium/vortraege_96/Speicher/speicher1.html http://www.elektroniknet.de http://www.arstechnica.com/paedia/r/ram_guide/ram_guide.part1-4.html Zeitschriften CT 17/2001 RAM Module Seite 144 Buchtitel PC Hardware ISBN 3-8273-1302-3 (Kapitel 19 Speicherchip) Fachkunde Informations- und Industrieelektronik (Kapitel 4 Speicher Seite 412) PC Hardware ISBN 3-7723-44739 (Kapitel 2 Komponenten des PCs) Die Hardware- Profi- Bibel ISBN 3-8266-0465-2 (Kapitel 7 Hauptspeicher) Technikerschule TS 17 M.Tritto / Y.Oezemre
