9 Geschaltete Kapazitäten (Switched Capacitors)

Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
9 Geschaltete Kapazitäten (Switched Capacitors)
9.1 Das Grundprinzip der geschalteten Kapazitäten
Bild 9.1-1: Diskreter Integrator mit Widerstand und Kapazität
Typische Schaltungen mit Operationsverstärkern (OP) benötigen Widerstände und
Kapazitäten. Dies ist für die Integration in Mikrochips schlechte Voraussetzungen, weil:
1. Die Herstellung eines großen Widerstandes oder einer großen Kapazität leicht mehr
Chipfläche verbraucht, als der OP. Chipfläche wird in einigen 100...1000 DM/mm2
verkauft!
2. Die Toleranzen der Widerstände und Kapazitäten kaum unter ±10% zu bringen sind.
Genaue Filterschaltungen sind so nicht realisierbar.
Realisierbar sind dagegen kleine Kapazitäten großer Ähnlichkeit. Ist der absolute Wert einer
integrierten Kapazität nicht exakt kontrollierbar, z.B. weil die Dicke des isolierten Oxids um
±10% schwankt, so ist doch das Verhältnis C1/C2 zweier nebeneinander gefertigter
Kapazitäten sehr gut einstellbar.
Bild 9.1-2: Blick von oben auf Kapazitäten der Werte C2=3C1
Um Randeffekte zu berücksichtigen, wird mit ganzzahligen Verhältnissen gearbeitet, wie es
in Bild 9.1-2 für C1 : C2 = 1 : 3 gezeigt ist. Die Randeffekte der Kapazität C1 werden bei der
Kapazität C2 genau dreimal reproduziert.
- SC / Seite 9.1 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Wie aus Bild 9.1-3 zu ersehen ist, lassen sich solche Kapazitäten nicht ohne Parasiten
fertigen, wobei Cp2 >> Cp1 angenommen werden kann, wie man aus der Bild leicht ersieht:
Bild 9.1-3: Integrierte Kapazität
Die Größe einer Kapazität ist umgekehrt proportional zur Länge der elektrischen Feldlinien.
Jede E-Feldlinie entspringt und endet prinzipiell auf einer Ladung und liefert somit einen
kapazitiven Beitrag. (Insgesamt: Σqi = 0 !)
Ersetzen eines Widerstandes durch eine geschaltete Kapazität
Bild 9.1-4: Widerstand und geschaltete Kapazität
Der Strom durch einen Widerstand R gemäß Bild 9.1-4 (a) ist:
IR =
U1 − U 2
R
(1.1)
Die Ladung auf der Kapazität C in Bild 9.1-4 (b) beträgt:
Q1 = C ⋅ U1
- SC / Seite 9.2 -
(1.2)
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
wenn sich der Wechselschalter S in der linken Stellung befindet. Legt man ihn in die rechte
Stellung, ändert sich die Ladung auf:
Q2 = C ⋅ U 2
(3)
Die von links nach rechts transportierte Ladung ist:
∆Q = Q1 − Q2 = C ⋅ (U1 − U 2 )
(1.4)
Schaltet man den Wechselschalter S mit der Frequenz f, so transportiert die Kapazität C den
mittleren Strom:
_
I C = f ⋅ ∆Q = f ⋅ C ⋅ (U1 − U 2 )
(1.5)
_
Vergleicht man die Gleichungen (1.1) und (1.5), erkennt man leicht, daß I R = I C wenn
R=
1
f ⋅C
Die Gleichung (6) zeigt, daß der simulierte Widerstand R∼1/C ist, d.h.: die schwer
herstellbaren, hohen Widerstandswerte sind nun erfreulicherweise mit kleinen Kapazitäten
realisierbar. Der simulierte Widerstand ist zudem mittels der Frequenz f manipulierbar.
Der Wechselschalter S wird durch zwei einzelne Schalter (Bild 9.1-5 (b) ) realisiert. Diese
Schalter müssen MOSFETs sein, da ein bipolarer Basisstrom die Ladungsbilanzen
verfälschen würde.
Bild 9.1-5: Wechselschalter
Dieses Kalkül der geschalteten Kapazitäten beruht auf der Annahme, daß nie beide
MOSFETs, getaktet mit φ1 und φ2, gleichzeitig geöffnet sind. Der sonst auftretende
Kurzschluß verfälscht die Ladungsbilanz. Nichtüberlappende Takte garantiert die Schaltung
in Bild 9.1-6 (b).
- SC / Seite 9.3 -
(1.6)
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Bild 9.1-6:
Taktphasengenerierung für Wechselschalter: Die Takte φ1 und φ2 dürfen nicht überlappen.
- SC / Seite 9.4 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
9.2 Geschaltete Kapazitäten der 1. Generation
Bild 9.2-1 (a): SC-Verstärker
Bild 9.2-1 (b): Äquivalente Schaltung zu (a), wenn S2 schaltet
Bild 9.2-1 (c): Äquivalente Schaltung zu (a), wenn S2 offen bleibt
In Bild 9.2-1 (a) wird ein OP mit SCs betrieben. Wenn S1 in der linken Stellung steht, ist S2
geschlossen und U2=0. Während S1 in den rechten Anschlag kippt, öffnet S2. Da Uin auf 0V
gehalten werden muß, muß die Kapazität C2 die gesamte Ladung auf C1, also Q=C1U1,
übernehmen:
- SC / Seite 9.5 -
Prof. Dr. M. Schubert
Schaltungstechnik
U2 = −
FH Regensburg
C1
⋅ U1
C2
(2.1)
Dies ist das gleiche Ergebnis, wie es mit dem Proportionalverstärker in Bild 9.2-1 (b) mit
R1=1/C1 und R2=1/C2 erzielt wird.
Bleibt der Schalter S2 in Bild 9.2-1 (a) offen, dann ändert sich U2 mit jedem Taktzyklus um
∆U 2 = −
C1
⋅ U1
C2
Es ergibt sich also:
U 2 = ∑ ∆U 2 (kT ) = −
k
f ⋅ C1
⋅ U1dt
C2 ∫
(2.2)
Dies entspricht der Schaltung in Bild 9.2-1 (c) mit R1=1/fC1. Die Zeitkonstante des
Integrators ist R1C2 = f C2/C1.
Wie bereits erwähnt, ist das Verhältnis C1/C2 sehr viel genauer produzierbar als das Produkt
R1C2.
Zeit-diskrete und Zeit-kontinuierliche Signale
Ein wesentlicher Unterschied der Integratoren in Bild 9.2-1 (a) und (c) liegt in der
Behandlung der Zeit.
Bild 9.2-2: (a) Zeit-kontinuierliches und (b) Zeit-diskretes Signal
Der RC-Integrator arbeitet Zeit-kontinuierlich, der SC-Integrator dagegen Zeit-diskret. Die
Werte der Zeitfunktion U2 in Bild 9.2-2 interessieren uns nur zu diskreten Zeitpunkten tn=nT,
zu denen sie mit der kontinuierlichen Zeitfunktion identisch sind.
- SC / Seite 9.6 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Die Funktionswerte, die U2 annehmen kann, sind dagegen noch kontinuierlich. Mit einem
nachgeschalteten A/D-Wandler lassen auch sie sich diskretisieren und digital weiterverarbeiten. Dann ist das Signal U2 in beiden Dimensionen diskret.
Anwendungsgebiete von SC-Schaltungen
Für eine Weile galten SC-Schaltung als die Technologie der Zukunft. Durch die großen
Leistungssteigerungen digitaler Signalprozessoren (DSP) wurden SC-Schaltungen vom Markt
der Signalverarbeitung weitgehend verdrängt. Die beliebige, nachträgliche Programmierung
digitaler Filter kann von SCs nicht erbracht werden.
Vorteilhaft ist die SC-Technik nach wie vor als Schnittstelle für Umwandlung analoger
Meßsignale in digitale Zahlen. Besonders nützlich ist die Tatsache, daß sich die Schalter sehr
leicht auf den Takt digitaler Systeme synchronisieren lassen, und damit z.B. in Form des Σ∆Modulators, eines der Hauptprobleme der digitalen Meßtechnik elegant lösen, nämlich die
schnelle Aufnahme asynchroner Daten in ein synchron getaktetes System.
So kann z.B. die Kapazität C1 in Bild 9.2-1 (a) eine variable Meßkapazität und U1 eine
konstante Referenzspannung sein. Variable Kapazitäten ergeben sich in vielen Situationen der
Sensorik, wo nicht-elektrische Größen in elektrische Signale umgewandelt werden.
Allgemein gilt:
C = A⋅
ε
,
d
wobei A die Fläche der Kapazität ist. Man kann z.B. ε durch Feuchtigkeit oder d durch Druck
oder mittels der Spannung (z.B. an einer Diode) ändern.
- SC / Seite 9.7 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Grenzen von SC-Schaltern der 1. Generation
Bild 9.2-3 (a): SC Integrator, alle Parasiten eingezeichnet
Bild 9.2-3 (b): SC Integrator, unwichtige Parasiten entfernt
Bild 9.2-3 (a) zeigt einen SC-Integrator, bei dem die wichtigsten parasitären Effekte
eingezeichnet wurden: Der OP hat einen Offset Uoff und die Kapazitäten C1, C2 haben an
jedem Anschluß eine parasitäre Kapazität Ckp1, Ckp2, mit k=1 für C1 und k=2 für C2.
C1p2 wird kurzgeschlossen. C2p2 bleibt unverändert auf U-in=Uoff, kann also der Ladungsbilanz
nicht schaden. C2p1 wird vom niederohmigen Ausgang des OP geladen und ist unwichtig, da
nur die Ladung, die durch C2 rückgekoppelt wird die Ladung auf C1 kompensiert. Es bleiben
zu berücksichtigen: C1p1 und Uoff gem. Bild 9.2-3 (b).
Da in aller Regel Cp2≠Cp1 ist, ist es ratsam, die Kapazitäten so anzuschließen, daß die
Anschlüsse mit den größeren Parasiten auf konstanter Spannung gehalten werden. Da
konstante Spannung AC-Masse entspricht, sind parasitäre Kapazitäten auf konstantem
Potential AC-mäßig unwirksam.
Bild 9.2-4 zeigt eine mögliche Ausgangsspannungsform einer SC-Schaltung der
1. Generation. Nach einem Ladevorgang schwingt die Spannung auf der Kapazität C2 auf
ihren Endwert für den aktuellen Taktzyklus ein.
- SC / Seite 9.8 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
U
U2
time
Bild 9.2-4: Ausgangsspannung eines SC-Integratoren der 1. Generation
Spannungsquellen für SC-Schalter der 1. Generation
In Bild 9.2-5 (a) wird ein SC-Integrator von einer niederohmigen Spannungsquelle gespeist.
Seine Funktion ist:
∆U 2* = −
C1 + C1 p1
C2
⋅U 1* mit U x* = U x − U off
(2.3)
 C + C p1 
 ⋅ U off
⋅ U1 + 1 + 1
C
2


(2.4)
das läßt sich umformen zu
∆U 2 = −
C1 + C1 p1
C2
Sowohl die Offset-Spannung Uoff als auch die parasitäre Kapazität C1p1, zu der sich auch die
Kapazitäten der Zuleitungen addieren, machen sich störend bemerkbar. Es ist jedoch zu
bemerken, daß auf dem Wege von der Quelle zur Kapazität C2 keine Ladungen verloren geht:
U2 =
1
⋅ I1 dt + U 2 (t = 0)
C2 ∫
(2.5)
Der Strom I1 ist im Mittel gleich dem Generatorstrom IG in Bild 9.2-5 (b). Die Kapazität CG
ist notwendig zur Begrenzung von U1, wenn sich der Schalter S in der rechten Stellung
befindet.
- SC / Seite 9.9 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Bild 9.2-5: SC-Integrator mit niederohmiger (a) und hochohmiger (b) Quelle
Streukapazitäten der Schalter
Ein MOSFET ist im Prinzip eine Kapazität aus Gate-Elektrode und Kanal. Er unterscheidet
sich von Metallkapazitäten vor allem durch die Tatsache, daß die Leitfähigkeit der Elektrode
„Kanal“ von der auf ihr gespeicherten Ladung abhängt.
Wird ein Schalter gemäß Bild 9.2-6 (a) realisiert, führt die Verwendung eines MOSFETs
gemäß Bild 9.2-6 (b) zu Ladungsinjektionen in Source und Drain, wenn das Gate geschaltet
wird. In Bild 9.2-6 (c) befinden sich links und rechts von den zwei MOSFETs M1 und M2,
die als Schalter arbeiten, zwei gleichartige Dummy-Transistoren M3 und M4. Da sie invers zu
M1 und M2 getaktet werden; lassen sich die Ladungsinjektionen der Gates zu ca. 95%
kompensieren.
Bild 9.2-6: Kompensation von MOS-Kapazitäten in Schaltern
- SC / Seite 9.10 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
9.3 Geschaltete Kapazitäten der 2. Generation
Bild 9.3-1: SC-Schalter der 2. Generation
Bild 9.3-1 zeigt einen SC-Schalter der 2. Generation. In Bildteil (a) schalten S1 und S2 die
Kapazität C1 beidseitig auf Masse. In Bildteil (b) wechseln die Schalter S1 und S2. Die rechte
Seite von C1 wird auf virtueller Masse gehalten, während die linke Seite an das Potential U1
gelegt wird. Dazu muss auf C1 die Ladung ∆Q=C1U1 geliefert werden. Dieses ∆Q wird
linksseitig aus der Quelle U1 und rechtsseitig über C2 geliefert. Die Spannung an C2 und somit
der Ausgang U2 ändert sich um
∆U 2 = −
C1
⋅ U1 .
C2
(3.1)
Bild 9.3-2: Äquivalent zum SC-Integrator der 2. Generation nach Bild 9.3-1.
Dieser Zeit-diskrete Integrator entspricht dem Zeit-kontinuierlichen Integrator in Bild 9.3-2
mit
R1 =
1
.
f ⋅ C1
- SC / Seite 9.11 -
(3.2)
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Virtuelle Vorzeichenumkehr
In Bild 9.3-3 arbeitet der Schalter S1 invertiert gegenüber dem Schalter S2. Als Folge davon
muß die Ladung ∆Q=C1U1 in umgekehrter Richtung durch C2 auf C1 geliefert werden:
∆U 2 = +
C1
⋅ U1 .
C2
(3.3)
Die Gleichungen (3.1) und (3.3) unterscheiden sich nur durch das Vorzeichen.
Bild 9.3-3: SC-Schalter der 2. Generation mit virtueller Umkehr des Vorzeichens von uU1
Dies entspricht dem Zeit-kontinuierlichen Integrator in Bildteil (c) mit
R1 =
und
1
f ⋅ C1
U'1=-U1.
(3.4)
(3.5)
Diese Eigenschaft der Vorzeichenumkehr ist sehr nützlich, da man mit negativen Spannungen
arbeiten kann (z.B. 0...-VDD), obwohl das Netzteil nur positive Spannungen liefert (0...VDD).
- SC / Seite 9.12 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
U
U2
time
Bild 9.3-4: Ausgangsspannung eines SC-Integratoren der 2. Generation
Bild 9.3-4 zeigt eine mögliche Ausgangsspannungsform einer SC-Schaltung der
2. Generation. Nach einem Ladevorgang schwingt die Spannung auf der Kapazität C2 auf
ihren Endwert für den aktuellen Taktzyklus ein.
SC-Summierer und Subtrahierer
In Bild 9.3-5 wurde die Eingangskapazität in die zwei Kapazitäten C11 und C12 zerlegt. C11
wird mit den Takten Φ1 und Φ2, C12 mit den Takten x1 und x2 geschaltet.
Bild 9.3-5: Schaltbarer SC-Addierer/Subtrahierer
Φ1 und Φ2 sind zwei nicht-überlappende Takte. Bleiben x1=x2=0 (Schalter offen), dann
arbeitet die Schaltung als einfacher SC-Invertierer:
U2 = −
C11
⋅ U11 .
C2
(3.6)
Arbeiten die Takte x1=Φ1 und x2=Φ2, erhalten wir einen invertierenden Summierer:
U2 = −
C11 ⋅ U11 + C12 ⋅ U12
C2
(3.7)
Arbeiten die Takte x1=Φ2 und x2=Φ1, erhalten wir einen Subtrahierer:
U2 = −
C11 ⋅ U11 − C12 ⋅ U12
C2
- SC / Seite 9.13 -
(3.8)
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Die Eigenschaft Addierer / Subtrahierer lässt sich mit Hilfe eines digitalen Bits Q einstellen:
x 2 = XNOR(Φ 2 , Q) Summation für Q = 0

x1 = NOT ( x 2 )
 Subtraktion für Q = 1
Bei dieser Steuerung schaltet x1 um eine Inverterverzögerung später als x2. Wenn x2 schließt,
kann kurzfristig Strom aus der Quelle gegen Masse fließen. Wenn x2 öffnet, sind kurzfristig
beide Schalter offen. Bei niederohmiger Quelle bleiben die Ladungsbilanzen in Ordnung.
Bleibt der Schalter über C2 offen, muß man auch hier U2 durch ∆ U2 ersetzten. U2 ergibt sich
dann durch Integration über ∆U2.
Grenzen von SC-Schaltern der 2. Generation
Bild 9.3-6 zeigt den linken Bildteil von Bild 9.3-1 (a) inklusive der parasitären Kapazitäten
um C1. An der Kapazität C2 hat sich nichts verändert, ihre Parasiten bleiben unwirksam, da
die linke Seite von C2 auf konstantem Potential liegt und die rechte vom Ausgang des OP
gesteuert wird.
Bild 9.3-6: Parasiten bei SC-Schaltern der 2. Generation
Das Offset-Problem des OPs bleibt erhalten, die wirksame Eingangsspannung ist
U'1=U1 - Uoff
(3.9)
anstelle von U1.
Aufgrund der Tatsache, daß die rechte Seite der Kapazität C1 nun schaltet, wird die bei
Schaltern der 1. Generation kurzgeschlossene Kapazität C1p2 wirksam und streut die Ladung
∆Qp2=C1p2.Uoff als Fehler auf die virtuelle Masse. Das ist unangenehm, da C1p2 in der Regel
der größere Parasit ist. So wird der Offset des Operationsverstärkers doppelt problematisch.
Vorteilhaft an Schaltern der 2. Generation ist, daß der Parasit C1p1 nun vom Schalter S1 gegen
Masse entladen wird und sich nicht mehr, wie bei SC-Schaltern der 1. Generation, zur
Kapazität C1 addiert. Daher benötigt diese Technik eine niederohmige Spannungsquelle U1
(z.B. Ausgang eines vorhergehenden OPs). Bei hochohmigen Quellen führt der Strom, den
C1p1 gegen Masse abführt, zu Fehlern.
- SC / Seite 9.14 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
9.4 Geschaltete Kapazitäten der 3. Generation
SC-Schalter der dritten Generation eliminieren das Offset-Problem der 2. Generation. Die
rechte Seite der Kapazität C1 wird in Bild 9.4-1 immer auf virtueller Masse (also negativer
Eingang des OP) gehalten. Vorteile:
1. Die parasitäre Kapazität C1p2 an der rechten Elektrode von C1 ist unwirksam,
2. Die linke Seite von C1 schaltet den Spannungssprung U1, die rechte bleibt konstant auf
Uoff. mit dem Daher befördert C1 die Ladung ∆Q=C1U1. (Oft sagt man, die Kapazität C1
wird während der Taktphase φ1 mit dem negativen Offset vorgeladen.)
Das eingangsseitige Offset-Problem ist eliminiert!
Bleibt der Schalter S4 leitend, arbeitet die Baugruppe als Invertierer:
U2 = −
C1
⋅ U1 + U off
C2
(4.1)
Taktet S4 synchron mit Φ1 dann ist
C1
⋅ U1
C2
(4.2)
fC1
⋅ U1 dt + U 20 .
C2 ∫
(4.3)
∆U 2 = −
also
U2 = −
Der Offset verschwindet in der Integrationskonstante U20.
φ2
Ri
Ugen
U1
C1
φ1
φ1
S1
φ2
C3
S2
C1p1
C1p2
U2
OP
Bild 9.4-1: SC-Integrator mit Parasiten um C1
- SC / Seite 9.15 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
In Bild 9.4-1 sind die Parasiten um C1 eingezeichnet. Die Kapazität C1p2 ist unwirksam, da sie
auf konstantem Potential gehalten wird. C1p1 wird von S2 gegen Masse kurzgeschlossen. Die
rechts- und linksseitigen Parasiten von C1 sind daher unwirksam.
Aus diesem Grunde eignet sich diese Schaltung für hochpräzise Messungen an externen
(Meß-) Kapazitäten C1. Je nach Größe des Parasiten C1p1 muß der Innenwiderstand der
Quelle, Ri, entsprechend klein sein, so daß der über C1p1 gegen Masse fließende, parasitäre
Strom die Quelle nicht so belastet, daß dies zu einer Minderung von U1 am Eingang der
Baugruppe führt.
φ2
φ1
U1
Bild 9.4-2: Differentieller
Verstärker/Integrator mit SCSchaltern der 3. Generation
φ2
C1
φ1
C3
Uref
x1
x2
C2
op1
U2
Bild 9.4-2 zeigt einen Integrator mit SC-Schaltern der 3. Generation. Bleibt der Schalter S4
geschlossen, handelt es sich um einen Summierer. Wird S4 getaktet, handelt es sich um einen
Integrator. Das wirksame Vorzeichen von U12 wird durch die Phasenlage von x1 bzgl. Φ1
bestimmt:
U2 = −
f
C2
∫ (C U
11
11
+ aC12U12 )dt
mit a=1 für x1=Φ1, x2=Φ2 und a=-1 für x1=Φ2; x2=Φ1.
Für Meßtechnische Anwendungen können so differentielle Spannungen U11-U12 mit C11≅C12
gemessen werden. Für kapazitive Meßgrößen setzt man U11=U12 und misst die differentielle
Kapazität C11-C12.
Bild 9.4-3 zeigt als Beispiel ein System differentieller Kapazitäten, die als Reaktion auf eine
Scherkraft F eine Asymmetrie C11≠C12 liefern.
- SC / Seite 9.16 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Bild 9.4-3: Messung einer Scherkraft mittels der differentiellen Kapazitäten C11, C12. Es ist
C11≠C12 für F≠0
U
Uoff
U2
time
Bild 9.4-4: Ausgangsspannung eines SC-Integrators der 3. Generation. Vertikale Pfeile
markieren den optimalen Zeitpunkt der Abtastung durch die nachfolgende Stufe.
Screen-Shot:
(a) Sinus-Kurve,
(b) nach T&H ohne Autozero
(c) nach T&H mit Autozero
Bild 9.4-4 zeigt eine mögliche Ausgangsspannungsform einer SC-Schaltung der
3. Generation. Wenn der Ausgang des OPs mit seinem invertierenden Eingang verbunden
wird, geht die Ausgangsspannung auf die Offsetspannung. Dabei gilt es, einerseits dem
Einschwingvorgang auf die Nutzspannung möglichst viel Zeit zu geben und andererseits das
Ausgangssignal vor dem Abfall auf die Offsetspannung abzutasten. Diese optimalen
Abtastzeitpunkte sind in Bild 9.4-4 mit vertikalen Pfeilen gekennzeichnet. Diese
Abtastzeitpunkte zu treffen, verlangt eine sehr sorgfältige Taktgenerierung.
- SC / Seite 9.17 -
Prof. Dr. M. Schubert
Schaltungstechnik
FH Regensburg
Häufig verwendet man eine solche SC-Stufe der 3. Generation nur in Offset-kritischen
Eingangsstufen und lässt ihr eine SC-Stufe der 2. Generation folgen.
Hinweis: Die schnellen Bewegungen hoher Amplitude, welche die Ausgangsspannung in
dieser Schaltungsart vollziehen muss, legen es nahe die Kapazität C2 in Bild 9.4-2 mit der
virtuellen Masse (i.e. mit dem invertierenden Eingang des OPs) fest zu verbinden und sie
durch den Schalter S4 vom Ausgang zu trennen. Ein Vertauschen von C2 und S4 ergibt auf den
ersten Blick eine gleichwertige Schaltung. Diese würde jedoch beide Seiten der Kapazität C2
zwingen die Spannungsschwankungen der Ausgangsspannung gemäß Bild 9.4-4
nachzuvollziehen und dadurch störende Ladeströme in deren Parasiten verursachen.
Anwendungsbeispiel für SC-Integratoren der 3. Generation
Nach Erläuterung eines SC-Integrators trifft sehr auf die Frage: „Wofür kann man das
gebrauchen?“.
Bild 9.4-5 zeigt das Blockschaltbild eines Sigma-Delta-Modulators. Dabei sollte die
Übertragungsfunktion A(s) möglichst die eines Integrators sein.
Bild 9.4-5:
Prinzip des Sigma-Delta-Modulators, wobei
A(s) ein möglichst guter Integrator sein sollte.
(In der Praxis wird dieser oft mit einem RCTiefpaß angenähert.)
clk
x
xk
yout
A
ADC
k
DAC
Bild 9.4-6 zeigt die Realisierung von Bild 9.4-5 mit SC-Integrator. Man kann U1 konstant
halten und ein variables C1 messen oder C1 konstant halten und ein variables U1 messen. Uref,
und UTh sind konstante Spannungen.
Die Rückkopplung geschieht über x1 und x2. Für yout=0 ist x1=φ1 und x2=φ2, für yout=1 werden
x1 und x2 invertiert, wodurch das Vorzeichen von Uref negiert wirkt.
Der Komparator CP ist getaktet. Das bedeutet: er trifft eine Entscheidung im Zeitpunkt der
aktiven (hier positiven) Taktflanke und hält diese Entscheidung bis zur nächsten aktiven
Taktflanke. Dadurch ist yout zum Takt der nachfolgenden Logik synchron und kann von dieser
direkt übernommen werden.
- SC / Seite 9.18 -
Prof. Dr. M. Schubert
φ2
U1
Uref
φ1
Schaltungstechnik
C1
FH Regensburg
φ2
x1 = φ1 XOR yout
φ1
x2 = φ2 XOR yout
clk
C3
q
x1
x2
C2
op1
CP
U2
yout
(digital)
UTh
Bild 9.4-6: Realisierung eines Sigma-Delta-Modulators mit geschalteten Kapazitäten.
- SC / Seite 9.19 -