1 EINLEITUNG

1
Roth, Andreas
ENTWURF UND SIMULATION VON CMOS-ANALOG-GRUNDSTRUKTUREN MIT
PSPICE
eingereicht als
DIPLOMARBEIT
an der
HOCHSCHULE MITTWEIDA (FH)
UNIVERSITY OF APPLIED SCIENCES
Fachbereich Informationstechnik und Elektrotechnik
Mittweida, 2001
Erstprüfer:
Prof. Dr. Werner Günther
Zweitprüfer:
Dipl. Phys. Wilhelm Möller
vorgelegte Arbeit wurde verteidigt am:
28.Januar 2002
2
Roth, Andreas:
Entwurf und Simulation von CMOS-Analog-Grundstrukturen mit PSPICE. – 2001. – 95
S. Mittweida, Hochschule Mittweida (FH) – University of Applied Sciences, Fachbereich
Informationstechnik und Elektrotechnik, 2001
Referat:
Mit
der
Diplomarbeit
sollen
verschiedene
CMOS-Grundstrukturen
für
Differenzverstärker
in
verschiedenen
Abstraktionsstufen
hinsichtlich
ihrer
Übertragungs- und Verstärkungseigenschaften untersucht werden. Ausgehend von
den Eigenschaften der MOSFETs und deren Implementierung im PSPICE-Modell
erfolgte die Untersuchung der Grundstruktur des Differenzverstärkers mit passiven
Lasten und idealer Stromquelle und daraus ableitend die systematische Erweiterung
der
Schaltung
mit
aktiven
Lasten,
realer
Stromquelle
und
realer
Spannungsansteuerung. Zur Feststellung der elektrischen Eigenschaften wurden dann
zum einen die arbeitspunktrelevanten Parameter Konstantstrom, W/L-Verhältnis und
Lastwiderstand und zum anderen die technologisch bedingten Werte Maßtoleranz,
Schwellspannung, Kapazitäten und Kanallängen-Modulationsparameter variiert. Zuletzt
erfolgt die Beurteilung der verschiedenen Parameter hinsichtlich ihrer Bedeutung für
3
die elektrischen Eigenschaften Aussteuergrenze, Linearität, Grenzfrequenz, Differenzund Gleichtaktverstärkung sowie Offsetspannung.
Symbolverzeichnis........................................................................
Abbildungsverzeichnis ..................................................................
4
6
1
Einleitung und Aufgabenstellung...................................................
7
2
2.1
2.2
2.3
2.4
2.5
2.6
2.7
Elektronische Eigenschaften von MOSFET-Strukturen ..............
Grundlegende Wirkprinzipien und Eigenschaften .......................
Charakteristische Kenngrößen ....................................................
Kennlinienbeeinflussung durch verschiedene Effekte .................
Parasitäre Einflüsse .....................................................................
Großsignalbeschreibung und SPICE-Level .................................
Kleinsignalverhalten .....................................................................
Zusammenhang Modellparameter und Kenngrößen in PSPICE
9
9
11
14
16
19
21
23
3
3.1
3.2
Beschreibung analoger CMOS-Grundschaltungen .....................
Elementare Schaltkombinationen ................................................
Differenzverstärker ......................................................................
26
26
29
4
4.1
4.2
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.3.5
4.4
4.4.1
4.4.2
4.4.2.1
4.4.2.2
4.4.2.3
4.4.3
Untersuchung von Differenzverstärker-Grundschaltungen .........
Simulationsbedingungen .............................................................
Einstellung des Arbeitspunktes ...................................................
Gleichstromverhalten ..................................................................
Grundlagen ..................................................................................
Stromstärkeeinfluss ......................................................................
Widerstandseinfluss .....................................................................
Einfluss durch W/L-Verhältnis ......................................................
Offsetspannung.............................................................................
Wechselstromverhalten ...............................................................
Grundlagen .................................................................................
Differenzverstärkung ...................................................................
Einfluss des Arbeitspunktes ........................................................
Einfluss der Kapazitäten ...............................................................
Kanallängenmodulationsparameter ..............................................
Gleichtaktverstärkung ...................................................................
34
34
37
40
41
43
45
46
48
49
49
50
50
55
57
59
5
Zusammenfassung ......................................................................
63
Anlage 1 MOSFET-Modellparameter in PSPICE .......................
Anlage 2 Linearität und Aussteuerbereich ...................................
Anlage 3 Offsetspannung ...........................................................
Anlage 4 Differenzverstärkung ....................................................
Anlage 5 Kleinsignalersatzschaltbilder..........................................
Anlage 6 Grenzfrequenz in Abhängigkeit der Kapazität ..............
Anlage 7 Kanallängen-Modulationsparameter .............................
Anlage 8 Gleichtaktverstärkung ..................................................
64
67
80
82
87
91
92
93
Literaturverzeichnis ...................................................................
Selbständigkeitserklärung ...........................................................
94
95
4
SYMBOLVERZEICHNIS
CL
COX
CG
CW
CXY
dD,S
dSS
e
f
fT
fY21
G
G(j)
GBW
gd
gm
gmb
gX
ID
IDSS
IK
k
KP
LEFF
LK
NSS
ni
RG
RXX‘
rx
R
T1
tOX
ux
UB
UBD
UBS
UDS
UDSS
UFB
UGS
US
UT
UTH
vD
vGL
vi
vu
Xjl
ZA
ZE
ZL
ZS
Lastkapazität
Flächenbezogene Oxidschichtkapazität
Geometrieabhängigkeitsfaktor für die Nachbildung der Sperrschichtkapazität
Sperrschichtkapazitätsfaktor (von der Kanalweite abhängig)
Kapazität (x,y entsprechen Indizes der FET- Anschlussbezeichnungen)
Länge der Drain/Source-Elektrode
Sperrschichtdicke
Elementarladung (1,6E-19 As)
Frequenz
Transitfrequenz
Steilheitsgrenzfrequenz
Gleichtaktunterdrückung
Übertragungsfunktion
Verstärkung-Bandbreite-Produkt (gain-bandwidth-product)
Ausgangsleitwert
Übertragungssteilheit
Substratsteilheit
Leitwert, allgemein (x entspricht Indizes)
Drainstrom
Sättigungsdrainstrom ( UGS= UDS= UB )
Strom einer Konstantstromquelle
Boltzmannkonstante (1,38E-23 Ws/K)
Proportionalitätsfaktor der Übertragungsfunktion
effektive Kanallänge (im Pinch-off-Bereich)
Drainlänge
Grenzfächenzustandsdichte
Eigenleitungsdichte (für Si  1,51010 cm-3 bei 300K)
Gatebahnwiderstand
Bahnwiderstand (xx‘ entspricht Indizes für den FET-Anschluss)
differenzieller Widerstand (x entspricht Indizes)
Flächenwiderstand der Anschlussgebiete unter den Kontakten (ca. 30-500 )
Zeitkonstante der Übertragungsfunktion
Oxiddicke
differentielle Spannungsgröße (x entspricht Indizes)
Betriebs- bzw. Versorgungsspannung
Bulk-Drain-Spannung
Bulk-Source-Spannung
Drain-Source-Spannung
Drain-Source-Sättigungsspannung
Flachband-Spannung
Gate-Source-Spannung
Source-Spannung gegen Masse
Temperaturspannung bei 300 K (ca. 0,0259 V)
Schwellspannung
Differenzverstärkung
Gleichtaktverstärkung
Stromverstärkung
Spannungsverstärkung
Gate-Diffusionsüberlappung
Ausgangswiderstand
Eingangswiderstand
Lastwiderstand
Generatorwiderstand
5


S
v
O
OX
r
P
LDD
MS

K

E
Transistorkonstante
Substratsteuerungsfaktor
Abmessung der LDD-Schicht von Gate nach Drain
relative Änderung der Übertragungssteilheit
Permittivität des Vakuums (8,86E-14 As/Vcm)
Permittivität des Oxids
relative Permittivität (3,9 für SiO2 und 11,8 für Silizium)
Oberflächenpotential (Index P steht für p-dotiertes Si)
Implantationsdosis, Ausdruck für den durch das LDD-Gebiet bedingten Serienwiderstand,
der
bei
homogener
Dotierung
dem
Produkt
aus
Dotierstoffkonzentration und Schichtdicke entspricht
Differenz der Austrittspotentiale zwischen Gate-Material und n- bzw. p-Silizium
Kanallängen-Modulationsparameter
spezifischer Kontaktwiderstand
Kreisfrequenz
Kreisfrequenz bei 3 dB Verstärkungsabfall
6
ABBILDUNGSVERZEICHNIS
Bild 1
Bild 2
Bild 3
Bild 4
Bild 5
Bild 6
Bild 7
Bild 8
Bild 9
Bild 10
Bild 11
Bild 12
Bild 13
Bild 14
Bild 15
Bild 16
Bild 17
Bild 18
Bild 19
Bild 20
Bild 21
Bild 22
Bild 23
Bild 24
Bild 25
Bild 26
Bild 27
Bild 28
Bild 29
Bild 30
Bild 31
Bild 32
Bild 33
Idealisierte Transferkennlinie für einen n-Kanal-Enhancement-Transistor
Idealisiertes Ausgangskennlinienfeld eines n-Kanal-Enhancement-Transistors
Sättigungsstrom als Funktion der Gate-Länge
Subthreshold-Kennlinie
Substratsteuereffekt
Abhängigkeit der Gatekapazitäten von der Gate-Source-Spannung ohne
Überlappungskapazitäten
Abhängigkeit der Gatekapazitäten von der Drain-Source-Spannung ohne
Überlappungskapazitäten
Großsignalersatzschaltbild eines n-MOS-Transistors
Kleinsignalersatzschaltbild eines MOSFET
Aktiver Widerstand (M1 n-Kanal-MOSFET, M2 p-Kanal-MOSFET)
Aktiver Spannungsteiler
Stromspiegel (mit p-Kanal-MOSFET)
Gegentakt-CMOS-Inverter mit Kleinsignalersatzschaltbild
Grundschaltung eines Differenzverstärkers
Statische Stromübertragungskennlinie des Differenzverstärkers mit der
Stromstärke IK = {40 µA ... 200µA} als Parameter
Statische Spannungsübertragungskennlinie des Differenzverstärkers mit der
Stromstärke IK = {40 µA ... 200µA} als Parameter
Differenzverstärker mit idealer Stromquelle und passiver Last (Schaltung 1)
Differenzverstärker mit idealer Stromquelle und aktiver Last (Schaltung 2)
Differenzverstärker mit realer Stromquelle, idealer Spannungsreferenz und
Stromspiegellast (Schaltung 3)
Realer CMOS-Differenzverstärker (Schaltung 4)
Anstieg der Spannungsübertragungskennlinie Schaltung 1 mit der
Stromstärke als Parameter
Anstieg der Spannungsübertragungskennlinie Schaltung 4 mit der
Stromstärke als Parameter
Anstieg der Spannungsübertragungskennlinie der Schaltung 2 mit
unterschiedlichen Kanallängen an M3 und M4
Anstieg der Spannungsübertragungskennlinie Schaltung 1 mit dem W/LVerhältnis als Parameter (IK =50 µA)
Statisches Kleinsignalersatzschaltbild der Schaltung 1
Statisches Kleinsignalersatzschaltbild der Schaltung 2
Statisches Kleinsignalersatzschaltbild der Schaltung 3
Statisches Kleinsignalersatzschaltbild der Schaltung 4
Arbeitsbereich zweier MOSFET (n-Kanal und p-Kanal) in Reihenschaltung
Schaltung 1 mit Gleichtaktansteuerung
Frequenzgang der Gleichtaktverstärkung Schaltung 1
Frequenzgang der Gleichtaktverstärkung Schaltung 2
Frequenzgang der Gleichtaktverstärkung Schaltung 3
7
1 EINLEITUNG UND AUFGABENSTELLUNG
In der Fertigung von Mikroprozessoren, Speicher (SRAM und DRAM) und
anwenderspezifischen integrierten Schaltungen (ASICs) hat sich die CMOSTechnologie (Complementary Metal-Oxide Semiconductor) mittlerweile zur
beherrschenden Halbleitertechnik entwickelt. Der Marktanteil der CMOS-Technologie
beträgt mittlerweile über 75%, davon sind 10% Analogschaltungen.
Durch die äußerst geringe Stromaufnahme von CMOS-Gattern, welche gegenwärtig
eine Auflösung der geometrischen Strukturen bis unter 0,2 µm erlaubt, hat diese
Technologie ihre Hauptanwendung in der Digitaltechnik gefunden. Weitere Vorteile
gegenüber anderen Technologien sind die kleinere Rauschempfindlichkeit und das
einfache logische Design /1, S.98/. Mit der Entwicklung moderner Kommunikationssysteme im Hochfrequenzbereich haben aber auch integrierte, analoge Schaltungen
enorm an Bedeutung zugenommen. Der Druck hinsichtlich Bauteilminimierung und
Kostenoptimierung erfordert die Integration von digitalen Schaltungen mit analogen
Komponenten zum Beispiel für die Hochfrequenzsignalerzeugung. Das Entwerfen
analoger Schaltungen für den Hochfrequenzbereich in CMOS stellt daher ein
attraktives Forschungsgebiet dar. Natürlich werden auch integrierte Analogschaltungen
in CMOS-Technik als reine Analogbausteine, wie den Operationsverstärker, gefertigt
/2, S.1/.
Integrierte Analogschaltkreise sind in der Regel auf wenige Grundschaltungsstrukturen,
wie Inverter, Stromquellen, Stromspiegel, Spannungsquellen, Differenzverstärker,
Endstufen etc. reduzierbar. Daraus ergeben sich verschiedene Abstraktionsebenen
beim Design analoger Systeme. Das Verhalten komplexer Schaltungen lässt sich
daher funktionell mit Makromodellen, welche Schaltungsstrukturen mit abstrahierten
Modellparametern repräsentieren, und diese wiederum mit Netzwerkmodellen der
Bauelemente simulieren. Als gebräuchlichstes Simulationsprogramm für integrierte
Schaltungen hat sich SPICE (Simulation Program with Integrated Circuits Emphasis)
etabliert.
Im Rahmen dieser Arbeit wurden mit dem SPICE-Derivat PSPICE Version 8 die
elektrischen
Eigenschaften
von
CMOS-Differenzverstärkerschaltungen
mit
unterschiedlichem Abstraktionsniveau untersucht. Ausgegangen wurde dabei von der
Grundschaltung des Differenzverstärkers mit zwei MOSFETs, passiven Lasten und
einer idealen Konstantstromquelle. Daraus abgeleitet wurden in dieser Schaltung
zunächst die passiven Lasten gegen einen Stromspiegel ausgetauscht, im weiteren die
ideale
Konstantstromquelle
durch
einen
MOS-Transistor
mit
idealer
Spannungsreferenz ersetzt und zuletzt diese Spannungsreferenz durch einen
Stromspiegel in Kombination mit einer aktiven Last gebildet. Letztere entsprach damit
einer realen CMOS-Differenzverstärker-Grundschaltung.
Für die Modellierung der Schaltungen wurde der Level1 der SPICE-Modelle und
ausschließlich Enhancement-Transistoren einer 1,5 µm-Technologie verwendet. Die
Schaltungssimulationen wurden im Leerlaufbetrieb durchgeführt. Das thermische und
das Rauschverhalten wurde unberücksichtigt gelassen. Es galt die Unterschiede
zwischen den jeweiligen Schaltungsabstraktionen hinsichtlich der Wirkung auf die
jeweils untersuchten Differenzverstärkereigenschaften herauszuarbeiten.
Weiteres Ziel dieser Arbeit war es, die wichtigsten Differenzverstärkereigenschaften
Maximalverstärkung,
Grenzfrequenz,
Gleichtaktverstärkung,
Linearität,
Aussteuerbereich und Offsetspannung und deren Beeinflussung durch die CMOSParameter Kanalgeometrie, Schwellspannung und Kanallängen-Modulationsparameter
8
sowie durch Schwankungen der für die Arbeitspunkteinstellung entscheidenden
Parameter Stromstärke und Lastwiderstand zu betrachten. Zusätzlich wurde noch die
Wirkung der Überlappungs- und Sperrschichtkapazitäten innerhalb der MOSFETStrukturen auf das Frequenzverhalten des Differenzverstärkers analysiert.
Für die Untersuchung des Einflusses der Kanalgeometrie, der Widerstandslast und der
Stromquelle auf das Gleichstrom- und das Verstärkungsverhalten des
Differenzverstärkers wurde jeweils ein relevanter Parameter bestimmt. Dies war bei
Transistoren mit Widerstandsfunktion die Kanallänge, bei Transistoren mit
Verstärkerfunktion die Kanalweite, sowie bei den idealisierten Bauelementen
Stromstärke, ohmscher Widerstand bzw. Referenzspannung.
Als
Vergleichsgrundlage
dafür
wurden
hauptsächlich
die
Spannungsübertragungskennlinie bzw. deren differentielle Ableitung hinsichtlich der
Linearität und des Aussteuerbereiches und der Frequenzgang hinsichtlich der
Verstärkung und der Grenzfrequenz genutzt. Die Ausbildung der Offsetspannung
wurde ebenfalls mit Hilfe der Spannungsübertragungskennlinie festgestellt.
Für die Schaltungen erfolgte die Festlegung eines Arbeitspunktes mit vergleichbaren
Spannungsverhältnissen
an
den
Drainund
Sourceelektroden
der
Verstärkungstransistoren und gleichem Konstantstrom. Eine Optimierung der
Schaltungen in Bezug auf Verstärkung, Grenzfrequenz oder andere Eigenschaften
wurde damit außer Acht gelassen.
Im Vorfeld der Untersuchungen der Differenzverstärkerschaltungen wurden außerdem
die wesentlichsten Eigenschaften der MOSFET-Strukturen und deren Implementierung
in der PSPICE-Simulation zusammengefasst. Die dabei für die Demonstration von
Parametereinflüssen dokumentierten Diagramme und Kennwerte wurden bereits mit
den
Arbeitspunktkenngrößen
und
den
Modellparametern
der
in
den
Differenzverstärkerschaltungen verwendeten Transistoren erzeugt.
Das Ergebnis dieser Arbeit soll in der Lehre und in der lehrbegleitenden Forschung
Verwendung finden.
9
2 ELEKTRONISCHE EIGENSCHAFTEN VON MOSFET-STRUKTUREN
2.1 Grundlegende Wirkprinzipien und Eigenschaften
Von den beiden Gundstrukturen der MOSFETs, den selbstleitenden Verarmungs- oder
auch Depletion-Transistor und dem selbstsperrenden Anreicherungs- oder auch
Enhancement-Transistor, beide mit den einander komplementären n-Kanal- und pKanal-Strukturvarianten, erlangte letzterer wegen der gleichartigen Polarität der DrainSource- und der Gate-Source-Spannung für die integrierte Schaltkreistechnik
besondere Bedeutung. Daneben gibt es noch Übergangstypen zwischen
selbstleitenden und selbstsperrenden MOSFETs bei denen bei einer Gatespannung
von Null ein mittlerer Drainstrom fließt.
Wegen der sich zwischen Gate und dem Kanal befindlichen Oxidschicht haben
MOSFETs sehr hohe Eingangswiderstände (zwischen 1010 und 1013 ) und damit
äußerst geringe Gateströme (zwischen 1pA und 1nA). Auf die Darstellung einer
Stromübertragungskennlinie kann somit verzichtet werden /3, S.83f./. Die
Transferkennlinie und das Ausgangskennlinienfeld sind die wichtigsten Charakteristika
für das Verhalten von MOSFET-Strukturen und dienen u.a. auch dem Vergleich der
gemessenen mit simulierten Werten. Die Transferkennlinie (s. Bild 1) wie auch die
meisten anderen Kennlinien für einen p-Kanaltyp enthalten die analogen Werte für
Spannung und Stromstärke des n-Kanaltyps nur mit entgegen gesetztem Vorzeichen.
Die Depletion-MOSFETs zeigen eine zum Enhancementtyp analoge Transferkennlinie,
welche bei n-Kanal-Transistoren in Richtung negativer Schwellspannung und bei pKanal-Transistoren in Richtung positiver Schwellspannung verschoben ist.
800µA
Uds=3,0V
400µA
Uds=2,0V
Uds=1,0V
Uds=0,5V
0A
1.0V
0V
ID(M1)
2.0V
3.0V
4.0V
V_Ugs
Bild 1 Idealisierte Transferkennlinie für einen n-Kanal-Enhancement-Transistor /4,
S.46/
10
Das Ausgangskennlinienfeld ID = f(UDS) (s. Bild 2) mit dem Parameter UGS zeigt die
verschiedenen Betriebszustände des MOSFET.

Sperrbereich ( UGS < UTH )
Der Transistor ist fast ideal gesperrt, es fließt nur ein Reststrom im pA-Bereich.
Verwendung findet dieser Bereich für den Schalterbetrieb (OFF).

Ohmscher oder Anlauf-Bereich ( UGS > UTH und UDS < UGS - UTH )
Der Transistor verhält sich wie ein nichtlinearer Widerstand. Dieser Bereich wird für
den Schalterbetrieb (ON) verwendet. In einfachster Näherung gilt:
ID =  ∙ ( U GS - UTH - UDS / 2 ) UDS
(1)
Die Transistorkonstante  ergibt sich aus Gl. (36).

Sättigungsbereich ( UGS > UTH und UDS > UGS - UTH )
Der Kanal verengt sich vom drainseitigen Ende her (Abschnürung, pinch off) und
der Transistor verhält sich annähernd wie eine von UGS gesteuerte Stromquelle. Die
Anwendung liegt in analogen Verstärkerschaltungen. Ebenfalls in grober Näherung
gilt:
ID =  / 2∙ ( U GS - UTH ) ²
(2)

Durchbruchbereich
Steigt UDS über einen Grenzwert, erfolgt ein Lawinendurchbruch auf der DrainSource-Strecke, d.h. durch äußere Beschaltung muss der dabei mögliche große
Strom ID begrenzt werden.
800µA
Ugs=4V
400µA
Ugs=3V
Ugs=2V
0A
0V
ID(M1)
2.0V
60u*PWR(V_Uds,2)
4.0V
6.0V
V_Uds
Bild 2 Idealisiertes Ausgangskennlinienfeld eines n-Kanal-Enhancement-Transistors
/5, S.167/
Im Bereich von UTH - 2P bis UTH für die Gate-Source-Spannung UGS definiert man
noch den Bereich der schwachen Vorspannung oder auch Subthresholdbereich,
welcher in Abschnitt 2.2 kurz erläutert wird, aber im Rahmen dieser Arbeit aufgrund
des ausschließlichen Arbeitens im Sättigungsbereich der MOSFETs keine Rolle spielt
/5, S.196/. Ergänzend zu Bild 2 sei darauf hingewiesen, dass der
11
Ausgangskennlinienverlauf für den Depletion- und den Enhancementtyp qualitativ
gleich ist.
2.2
Charakteristische Kenngrößen
Aus den beiden Transistorkennlinien (s. Bild 1 und Bild 2) ergeben sich die wichtigsten
Kenngrößen des MOSFET, wie Schwellspannung UTH, maximaler oder
Sättigungsdrainstrom IDSS, sowie die verschiedenen Kennliniensteilheiten. Als
Bauteilkennwerte kommen hinzu: Kanallänge L, Kanalweite W, Oxiddicke tOX,
Substratdotierung NA bzw. ND, Si/SiO2-Schichtgüte und Gatematerial.

Schwellspannung
Die Schwellspannung, auch als Threshold- oder Einsatzspannung bezeichnet, ist eine
der wichtigsten Kenngröße bei MOSFETs. Sie ist definiert als die Gate-SourceSpannung, bei der an der Halbleiter-Oxid-Grenzfläche Ladungsträgerinversion auftritt
und ist aus der Transferkennlinie (s. Bild 1) leicht abzuleiten.
Pragmatische Bestimmungsmethoden für die Schwellspannung basieren auf der
Bestimmung der Gate-Source-Spannung bei einem bestimmten Drainstromwert oder
am Schnittpunkt der Kennlinie ID = f(UGS) auf der Abszisse entweder abhängig oder
unabhängig von der Transistorgeometrie. Wichtig für die technologische Entwicklung
ist, dass Messung, Simulation und die Parameterextraktion für die Verifikation der
Schaltung auf derselben Methode zur Bestimmung der Schwellspannung basieren
müssen.
Die technologiebedingten Einflussgrößen auf die Schwellspannung sind
-
der Gatetyp (Aluminium oder Polysilizium),
die effektive Oberflächenladungsdichte (NSS), beschreibt die Güte der
Si/SiO2-Schicht,
die Substratdotierungsdichte (NA bzw. ND) und
die Oxiddicke (tOX)
und finden sich in Gl. (3) wieder, wobei die Zusammenhänge zwischen den obigen
Parametern und denen in der Gleichung verwendeten in Abschnitt 2.7 aufgezeigt
werden.
UTH = UTH0 +  ∙ ( 2P  UBS   2P )
(3)
Im Arbeitsbereich des MOSFET sind zusätzlich noch die Bulk-Source-Spannung,
Geometrieeinflüsse, speziell im Kurzkanalbereich unter 20 m, ungleichmäßige
Dotierungen und die Arbeitstemperatur zu berücksichtigen /6, S.238f., S. 264/. Auf
einige dieser Einflüsse soll im Abschnitt 2.3 eingegangen werden.
Bei der Bestimmung der Oxiddicke kann sich der systematische Fehler von wenigen
Nanometern bei Oxiddicken zwischen 12 und 18 nm im Vergleich der optischen
gegenüber der elektrischen Meßmethode als problematisch erweisen. Dazu ist noch
die Fertigungs-Toleranzvorgabe von üblicherweise ±5% zu berücksichtigen.
Die bei der Si/SiO2-Kombination positiv geladenen festen Oxidschichten sitzen
ortsgebunden in der Grenzschicht zwischen Halbleiter und Oxidschicht. Durch sie
verschiebt sich die Schwellspannung hin zu negativeren Werten. Die ständige
Verbesserung der Fertigungsanlagen und –technologie hat die Werte der
12
Oxidladungsdichte in den Bereich zwischen 1∙1010 und 5∙1010 einfach geladene
Störstellen je cm2 reduziert.
Speziell beim p-Kanal-Transistor ist beim Gate-Material zwischen p+ - oder n+ dotiertem Polysilizium zu unterscheiden. Die Differenz der Austrittsarbeit gegenüber
Silizium beträgt ca. –0.55 V für p+ -dotiertes und ca. 0.55 V für n+ -dotiertes
Polysilizium wodurch sich ein Schwellspannungsunterschied von immerhin 1,1 V
ergeben kann /4, S.36ff./.
Durch Kanalimplantation lässt sich die Schwellspannung UTH auch unabhängig von der
Austrittsarbeit der Gate-Elektrode einstellen. Die Einsatzspannung wird dann nur noch
unwesentlich durch die Substratdotierung bestimmt. Bei n-Kanal-Transistoren wird dies
mittels Implantation einer sehr flachen Borschicht praktiziert, um die Schwellspannung,
die bei üblichen Substratdotierungen von 1015 cm─3 einen Wert um 0 V besitzt, in den
gewünschten Bereich zu verschieben /7, S.196/.

Sättigungsdrainstrom
Von großer Bedeutung für die Beurteilung eines MOSFET ist der maximale Drainstrom
oder auch Sättigungsstrom IDSS, den ein einzelner MOSFET zu treiben vermag, wenn
Drain-Source- und Gate-Source-Spannung gleich der Versorgungsspannung sind. Die
einfache Näherung für den Drainstrom im Sättigungsbereich
IDSS = /2 ∙ UDSS²
(4)
lässt sich leicht aus Gl. (2) ermitteln. Die im Bild 2 ersichtliche Parabelform der Kurve,
welche den ohmschen und den Sättigungsbereich voneinander trennt, findet sich im
quadratischen Ausdruck der Gleichung wieder. Bevor man also in der Simulation auf
den Sättigungsstrom eingeht, sollte die Schwellspannung hinreichend mit den
Messungen übereinstimmen. Bild 3 verdeutlicht in doppelt-logarithmischer Darstellung
hinreichend den fast idealen Zusammenhang zwischen dem Sättigungstrom und der
Kanallänge.
1.0mA
300uA
100uA
30uA
10uA
1.0µm
ID(M1)
3.0µm
L
5.0µm
Bild 3 Sättigungsstrom als Funktion der Gate-Länge /4, S. 44/
7.0µm
13
Allerdings ergibt sich hier durch das Absinken der Schwellspannung bei kleinen
Kanallängen eine überproportionale Abweichung des Sättigungsstromes von der
idealisierten Geraden. Eine Abweichung um 10% vom Geradenverlauf gilt daher als
Kriterium für den Übergang vom Langkanal- zum Kurzkanalverhalten.
Besonders bei kleinen Transistorstrukturen spielt der Subthreshold- oder auch
Unterschwellspannungsbereich, dies umfasst den Bereich mit Gatespannungen kleiner
als die Schwellspannung, eine wichtige Rolle. Die dabei fließenden Ströme unterteilen
sich wie folgt:
-
Ströme im schwachen Inversionsbereich durch die Anreicherung eines
schwach leitenden Kanals
Punchthrough-Ströme treten bei großen Drainspannungen und kurzen Kanälen
auf, als Folge der gegenseitigen Berührung der Raumladungszonen
Leckströme der pn-Übergänge analog der normalen Sperrströme bei Dioden
Der fließende Subthresholdstrom hängt expotentiell von der Spannung UGS ab /7, S.
207/. Zur Charakterisierung dieses Zusammenhanges wird der Gate Voltage Swing S
angegeben, welcher die Spannungsänderung UGS angibt, die eine Subthresholdstromänderung um eine Dekade bewirkt. Dieser Reststrom führt zu statischer
Verlustleistung. Typische Werte für S sind 80 mV/dec bei Raumtemperatur und 100
mV/dec bei 85°C /8, S. 702/.
Mit der Subthresholdkennlinie (s. Bild 4) wird der Bereich schwacher Inversion
(Weakinversion) untersucht. Dazu wird der Drainstrom ID logarithmisch über der GateSource-Spannung UGS aufgetragen. Dabei wählt man für die Drain-Source-Spannung
UDS als Parameter meist 100 mV (500 mV bei hohen Versorgungsspannungen) und für
eine zweite Kurve den Wert der Versorgungsspannung UB. Die Darstellung in Bild 4 ist
allerdings nur ab dem SPICE-Level 2 mit dem Parameter NFS möglich.
Uds = 5,0 V
1.0uA
Uds = 0,1 V
10nA
100pA
1.0pA
100fA
0.4V
0.5V
0.6V
ID(M1)
0.7V
0.8V
V_Ugs
0.9V
1.0V
1.1V
1.2V
14
Bild 4 Subthreshold-Kennlinie /4, S. 41/
Die Verschiebungen der beiden Kennlinien gegeneinander repräsentieren den DIBLund den Punchthrough-Effekt, auf die im folgenden Abschnitt noch eingegangen wird.
2.3 Kennlinienbeeinflussung durch verschiedene Effekte
Aufgrund von physikalischen Erscheinungen in den unterschiedlichsten Bereichen der
CMOS-Kennlinien sind Simulationen in Abhängigkeit des verwendeten Modells immer
nur innerhalb eines bestimmten Parameterbereiches sinnvoll verwendbar. Dies muss
besonders bei der Skalierung von CMOS-Strukturen beachtet werden. Die wichtigsten
dieser Effekte sollen im Folgenden kurz dargestellt werden. Im Abschnitt 2.7 werden
dann einige der wichtigsten SPICE-Modellparameter zur Charakterisierung dieser
Effekte aufgeführt.

Kurz- und Schmalkanaleffekt
Mit kleiner werdenden Kanallängen, welche sich durch die Skalierung der MOSFETs
ergeben, sind die Eigenschaften der vertikalen Gate-Kanal-Steuerung mehr und mehr
von lateralen Feldkomponenten beeinflusst. Dies sind
-
Kanallängenmodulation und
Geschwindigkeitssättigung.
Im Mikrometerbereich vermindert sich die Schwellspannung mit kürzerer Kanallänge
(Kurzkanaleffekt) und mit schmalerer Kanalbreite erhöht sie sich (Schmalkanaleffekt).
Die Ursache dafür sind die Raumladungszonen vor der Drain- und Sourceelektrode,
welche zum einen durch ihr Zusammenrücken den Einfluss der Substratladung auf die
Gateladung verringern (beim Kurzkanaleffekt) und zum anderen mit ihren Randfeldern
den Einfluss der auf die Gateladung wirkenden Substratladung über die Kanalweite
hinaus erhöhen (beim Schmalkanaleffekt) /8, S. 703/. Bei Strukturen mit
Trenchisolation tritt ein inverser Schmalkanaleffekt auf /7, S. 206/.
Bei Strukturverkleinerung führt hauptsächlich die Geschwindigkeitssättigung zu
deutlichen Abweichungen im Kennlinienverlauf. Die abnehmende Kanallänge erhöht
die Feldstärke in Stromflussrichtung, welche wiederum zu geringerer
Elektronenbeweglichkeit infolge der Geschwindigkeitssättigung führt. Daher wächst der
Strom bei Kurzkanaltransistoren im Sättigungsbereich nicht mehr quadratisch mit der
angelegten Steuerspannung, sondern zeigt eher lineare Abhängigkeit von UGS /8, S.
699/.

DIBL-Effekt
Durch die von UDS abhängige Ausdehnung der Raumladungszone vor der
Drainelektrode kommt es darüber hinaus zu einer Abnahme der Schwellspannung mit
zunehmendem UDS. Dieser als drain induced barrier lowering (DIBL) bezeichnete Effekt
bestimmt
bei
Submikrometertransistoren
maßgeblich
die
Steigung
des
Ausgangskennlinienfelds im Sättigungsbereich. Die Kanalladung und der Drainstrom
werden in diesem Fall zunehmend von der Drain-Source-Spannung beeinflusst.
Erkennbar wird der DIBL-Effekt in der Darstellung der Subthreshold-Kennlinie durch
die Parallelverschiebung der beiden Kennlinien /4, S. 41/9, S.11/.
15

Punchthrough-Effekt
Ist dagegen die Subthreshold-Kennlinie für UDS= UB deutlich flacher als die 100 mVbzw. 500 mV-Kennlinie, so tritt zum DIBL-Effekt noch der Punchthrough-Effekt auf.
Dabei dehnen sich die Raumladungszonen der beiden pn-Übergänge durch die DrainSourcespannung so weit aus, dass sie sich nahe kommen oder gar berühren. Das
bewirkt, dass bei einer Gate-Source-Spannung UGS= 0 ein Leckstrom zwischen Drain
und Source fließt, dessen Obergrenze in der Praxis mit dem Richtwert von 10 pA pro
µm Kanalweite angegeben wird. Bei Überschreiten dieser Obergrenze hat das Gate die
Kontrolle über den Drainstrom weitgehend verloren. Der Punchthrough-Strom steigt mit
sinkender Gate-Länge expotentiell an, wodurch in manchen Technologien die minimale
verwendbare Gate-Länge bei der Bauelementskalierung bestimmt ist /4, S. 41/.

Substratsteuereffekt
Durch Anlegen einer Sperrspannung zwischen Substrat und Source vergrößert sich die
Einsatzspannung, weil die von den Elektronen zu überwindende Potentialbarriere
zwischen der Drain- und Sourceelektrode vergrößert wird. Dies wird als
Substratsteuereffekt, Body-Effekt oder auch substrate current induced body effekt
(SCBE) bezeichnet und mit dem Substratsteuerungsfaktor
 =  2 Si e NA / COX
(5)
modelliert /6, S. 238/8, S. 661/10, S. 22/.
In der Transferkennlinie (s. Bild 5) bewirken größer werdende Bulk-SourceSpannungen eine Verschiebung der Kennlinie in Richtung größerer Gate-SourceSpannungen /8, S. 662/. Wegen des negativen Einflusses auf das Kurzkanal- und
DIBL-Verhalten ist der Substrateffekt unerwünscht, wird aber dennoch in einigen
integrierten Schaltkreisen zur Anhebung der Threshold-Spannung bei kürzeren
Transistoren auf die Werte der Langkanaltransistoren eingesetzt /4, S. 43/.
Häufig wird der Substrateffekt auch zusammen mit dem Kurzkanaleffekt dargestellt,
indem neben UBS = 0 ein zweiter Bulk-Source-Spannungswert als Parameter in der
Kennlinie UTH= f (L) erscheint.
16
500µA
Ubs=0V
400µA
300µA
200µA
Ubs=-2V
100µA
0A
0.5V
1.0V
ID(M1)
1.5V
2.0V
2.5V
V_Ugs
3.0V
3.5V
4.0V
Bild 5 Substratsteuereffekt /4, S. 43/
Neben den bisher erläuterten Effekten, welche im Bereich der technologischen
Anwendung auftreten, sind noch Erscheinungen zu berücksichtigen, die während des
Betriebes keinesfalls auftreten dürfen und somit eine weitere Eingrenzung für die
Anwendungsbreite darstellen bzw. besondere technologische Vorkehrungen erfordern.

Avalancheeffekt
Durchbrucherscheinungen entstehen bei Überschreiten der kritischen Feldstärke von
ca. 5∙106 V/cm für den Gatedurchbruch (bei SiO2-Schicht) und von ca. 3∙105 V/cm für
den Draindurchbruch. Durch die hohe elektrische Feldstärke werden z.B. im pinch-offBereich die Elektronen so hoch beschleunigt, dass sie die Barriere zwischen Kanal und
Gate überwinden und ein Gatestrom fließt. Um die Durchbruchspannung zu erhöhen
und damit der Zerstörung des MOSFET entgegenzuwirken, werden die Draingebiete
schwach dotiert (LDD-Transistoren, d.h. lightly doped drain) und die Eingänge mit
einem Gateschutz beschaltet /7, S.198f./.

Latch-up-Effekt
Integrierte CMOS-Schaltungen im Submikrometerbereich mit n- und p-Transistoren
bilden infolge des engen Beieinander von Drain- und Sourcebereich eine
Thyristorstruktur.
Dadurch
können
kurzzeitige
Störspitzen
an
der
Versorgungsspannung oder an den Eingängen zur Zündung und somit zur lokalen
Zerstörung der Schaltung führen. Folgende Maßnahmen dienen der Verhinderung des
Latch-up-Effektes:
-
Einhaltung des technologischen Mindestabstandes zwischen benachbarten p+ und n+ -Gebieten
Vorspannung im Substrat (negative Vorspannung bei Verwendung von nWannen)
Verwendung eines p+ - Substrats mit p-Epitaxie-Schicht (bei Verwendung von
n-Wannen)
Verwendung von retrograden Wannen
17
-
Möglichst viele Wannenkontakte
Die Ströme sollten an allen Schaltkreisanschlüssen unter 10 mA begrenzt und die
maximalen Spannungen unter den angegebenen Grenzwert gehalten werden /9, S.
10/11, S. 278/.
2.4 Parasitäre Einflüsse
Durch die Bauweise der MOSFET-Strukturen ergeben sich Einflussfaktoren, die für die
Funktionsweise meist unerwünscht sind. Es handelt sich hierbei um Bahnwiderstände
und Kapazitäten, welche speziell im Bereich höherer Frequenzen in Erscheinung
treten.

Bahnwiderstände
Im Submikrometerbereich der MOSFETs wird der Kennlinienverlauf zunehmend durch
die Bahnwiderstände beeinflusst. Sie sind bedingt durch den jeweiligen
Kontaktwiderstand, den Ausbreitungswiderstand in der darunterliegenden diffundierten
Schicht und bei LDD-Transistoren durch den Widerstand des niedrig dotierten
Drainbahngebiets. Für Source- und Drainbahnwiderstand gilt näherungsweise /8, S 701f./:
RDD‘ = RSS‘=  K R
R
...
K
LDD
...
...
LK
S
...
...
/ W ∙ coth( LK  K /R ) + 1/en ∙ S/W ∙ 1/LDD
(6)
Flächenwiderstand der Anschlussgebiete unter den Kontakten,
liegt zwischen 30 und 500 
spezifischer Kontaktwiderstand, zwischen 10 und 100 µm²
Implantationsdosis
für
durch
das
LDD-Gebiet
bedingten
Serienwiderstand, zwischen 5∙1012 cm-2 und 3∙1013 cm-2
Drainlänge
Länge des LDD-Gebietes
In PSPICE werden die Bahnwiderstände über das Produkt aus dem Schichtwiderstand der
Drain-Source-Diffusion RSH und der Anzahl der Quadrate der Breite W (Kanalbreite) NRD
für Drain und NRS für Source errechnet /6 S. 239/.

Kapazitäten
Bei der Modellierung des MOSFET müssen folgende Kapazitäten beachtet werden
CGS Gate-Source-Kapazität
CBS Source-Substrat-Kapazität
CGB Gate-Substrat-Kapazität.
CGD Gate-Drain-Kapazität
CBD Drain-Substrat-Kapazität
Bei CBS und CBD handelt es sich im wesentlichen um die Sperrschichtkapazitäten der
jeweiligen pn-Übergänge. Deren Ermittlung wird im Abschnitt 2.7 näher beschrieben.
Die Kapazitäten CGS und CGD setzen sich im ohmschen Bereich aus einem spannungsunabhängigen und einem spannungsabhängigen Anteil zusammen. Die
spannungsunabhängigen Anteile, auch Überlappungskapazitäten, ergeben sich durch
die Streufelder zwischen Drain- und Gateelektrode bzw. zwischen Source- und
Gateelektrode, während die spannungsabhängigen Anteile zum Kanal hin wirken /7, S.
18
213f./. Die Gatefläche die außerhalb des Kanalbereiches wirkt, wird durch das Produkt
aus dem Modellparameter CGBO und der effektiven Kanallänge errechnet. In PSPICE
wird bei der Berechnung entsprechend den Bereichen der Ausgangskennlinie
unterschieden /5, S. 196f./.
-
Sperrbereich
CGS = CGSO ∙ W = OX ∙ Xjl ∙ W / tOX
CGD = CGDO ∙ W = OX ∙ Xjl ∙ W / tOX
CGB = COX ∙ W ∙ LEFF + CGBO ∙ LEFF
-
Ohmscher Bereich
CGS= 2/3 COX ∙ W ∙ LEFF ∙ (1 (UDSS ─ UDS)² / (2UDSS ─ UDS)² ) + CGSO ∙ W
CGD= 2/3 COX ∙ W ∙ LEFF ∙ (1 ─ UDSS² / ( 2UDSS ─ UDS)² ) + CGDO ∙ W
CGB= CGBO ∙ LEFF
-
(7)
(8)
(9)
(10)
(11)
(12)
Sättigungsbereich
CGS = 2/3 COX ∙ W ∙ LEFF + CGSO ∙ W
CGD = CGDO ∙ W
CGB = CGBO ∙ LEFF
(13)
(14)
(15)
Darin ist COX die flächenbezogene Oxidschichtkapazität mit
COX = O ∙ r / tOX ,
(16)
wobei für r die relative Permittivität des Oxidmatarials, meistens SiO2, zu setzen ist.
Die effektive Kanallänge LEFF ergibt sich aus:
LEFF = L ─ 2 Xjl
(17)
/5, S. 197/6, S. 240/10, S. 28/.
Bild 6 und Bild 7 zeigen die Abhängigkeiten der Gate-Drain- und Gate-SourceKanalkapazität von der Drain-Source- bzw. Gate-Source-Spannung. Die Gate-SourceKapazität schwankt danach zwischen 0.5 COX im aktiven Bereich und 0.67 COX ∙ W ∙
LEFF im Abschnürbereich. Die Gate-Drain-Kapazität ist im aktiven Bereich ebenfalls 0.5
COX ∙ W ∙ LEFF fällt aber im Abschnürbereich auf Null /7, S. 216/. Die Ermittlung der
Kapazitätswerte in PSPICE erfolgte über die durch die Simulation erzeugte OutputDatei, welche CGS und CGD als die entsprechenden Ausgabeparameter enthält.
5,00
Kapazität in fF
4,00
3,00
2,00
1,00
0,00
19
5
Kapazität in fF
4,5
4
3,5
3
2,5
2
1,5
1
0,5
0
0
0,1 0,2
CGS
0,3 0,4
CGD
0,5
0,6
0,7
0,8
0,9
1
1,1
1,2
Uds in V
Bild 7 Abhängigkeit der Gatekapazitäten von der Drain-Source-Spannung ohne
Überlappungskapazitäten (W=L=2µm; UGS =1,9V)
2.5 Großsignalbeschreibung und SPICE-Level
Bild 8 zeigt das von SPICE verwendete Großsignalmodell eines n-Kanal-MOSFET
nach Shichman und Hodges sowie Meyer, welches sich aus dem Aufbau der
Transistorstruktur ergibt. Die Widerstände an den vier Anschlüssen modellieren die
Bahnwiderstände, die Kapazitäten CG’B‘ ,CG’D‘ und CG’S‘ die Summe der Überlappungsund spannungsabhängigen Kapazitäten, die Kapazitäten CB’D‘ und CB’S‘ in
Zusammenhang mit den beiden Dioden modellieren die Sperrschichtkapazitäten und
20
die Modellierung des durch den Kanal fließenden Transferstromes erfolgt durch die
spannungsgesteuerte Stromquelle.
Beim p-Kanal-MOSFET ist das Ersatzschaltbild identisch bis auf die Dioden, welche
natürlich in entgegengesetzter Richtung wirken. Zu beachten ist, dass dieses
Ersatzschaltbild die Ladungserhaltung verletzt, was bei MOS-Schaltungen mit
Ladungen als Signalgröße, wie z.B. DRAM-Bausteinen und Switched-capacitor-Filtern,
zu fehlerhaften Simulationsergebnissen führt /8, S. 764/.
Für die Modellierung von MOSFET-Strukturen in SPICE wurden verschiedene
Modellklassifikationen entwickelt, die die beschriebenen Eigenschaften und Effekte
unterschiedlich berücksichtigen. In /12, S.216/ werden drei Modellgenerationen
unterschieden.
- Erste Modellgeneration
Es zählen hierzu Modelle mit Betonung auf der analytischen Beschreibung des
Bauteilverhaltens mit einer relativ geringen Zahl von Modellparametern. Die University
of California in Berkeley entwickelte dazu die Level 1 bis 3.
Level 1: Zugrunde gelegt wird ein sehr einfaches Modell von Shichman und Hodges
für lange Kanäle und für grobe Abschätzungen. Es wird das Meyer-Kapazitätsmodell
verwendet. Es schließt nicht den Subthresholdbereich ein. Level 1 ist geeignet für
Kanallängen über 20µm und ist das Standardmodell in PSPICE /14, S. 8/.
Bild 8 Großsignalersatzschaltbild eines n-MOS-Transistors /13, S. 25/
Level 2: Zusätzlich zu Level 1 werden die Geschwindigkeitssättigung, der Kurz- und
Schmalkanaleffekt, der Subthresholdbereich und die Schwellspannungserniedrigung
bei hohen Drainspannungen berücksichtigt. Es wird ein modifiziertes Meyer-Modell auf
der Grundlage einer physikalischen Modellierung verwendet /6, S. 247/8, S. 769/. Level
21
2 ist gut geeignet für Kanallängen zwischen 2µm und 10µm, beschreibt allerdings
Kleinsignalgrößen im allgemeinen nicht sehr genau, wodurch eine Anwendung auf
analoge Schaltungen eingeschränkt ist /14, S. 8/.
Level 3: Dieses Modell enthält sowohl das Meyer als auch das Ward-Dutton
Kapazitäts-Modell und verwendet ein modifiziertes Geschwindigkeitssättigungs-Modell.
Level 3 erfasst die gleichen Effekte wie Level 2 mittels parametrisierter Abhängigkeiten
aus Kennlinienanpassungen (Parameter ETA, DELTA, KAPPA und THETA) und hat
daher schnellere Rechenzeiten. Es gilt für Geometrien mit Kanallängen unter 2µm /6,
S. 254/10, S. 25 u. 45/15, S. 9/.
- Zweite Modellgeneration
Modelle in dieser Kategorie arbeiten auf der Basis einer effizienten
Schaltungssimulation mit einer großen Zahl an Parametern, welche allerdings schwer
zu extrahieren sind. Von der University of California in Berkeley wurden hierzu das
BSIM-Modell, welches identisch ist mit Level 4, und das BSIM2 entwickelt und von
MetaSoft die Level 13 und Level 28 /12, S. 216/. Mit dem Level 4-Modell werden die
Transistorkennlinien gegenüber Level 2 und 3 besser beschrieben, sofern die
Transistorabmessungen nur in einem geringen Bereich variieren. Es basiert auf der
Geometrieabhängigkeit aller Bauteilparameter, weshalb ein physikalischer Bezug kaum
herzustellen und die Auswirkungen von Prozessschwankungen auf den Parametersatz
nicht mit der erforderlichen Genauigkeit abzuschätzen ist /8, S. 780/.
- Dritte Modellgeneration
Grundlage für diese Modelle ist die analytische Beschreibung des Bauteilverhaltens
und die effiziente Schaltungssimulation mit einer moderaten Anzahl von Parametern,
welche sich auch relativ leicht extrahieren lassen. Bekanntester Vertreter ist das
BSIM3, welches in der Version 1 dem Level 5 entspricht, der wiederum von der
Version 2 als Level 6 abgelöst wurde. Weitere Modelle sind Level 49 von MetaSoft,
Level 9 von Philip Electronics, Power-Lane, PCIM von Digital Equipment Corp. und
EKU von Enz-Krummenacher-Vittoz /12, S.216/. Mit dem Level 6-Modell können
Leistungs- und Skalierungseffekte bei der MOSFET-Herstellung vorhergesagt werden,
weil von den gegenüber dem BSIM2 auf 45 verringerten Parametern jeder eine
physikalische Bedeutung hat. Die zwar etwas verringerte Genauigkeit wird daher in
Kauf genommen /6, S. 264/.
2.6 Kleinsignalverhalten
Aus dem Großsignalersatzschaltbild (s. Bild 8) erhält man durch Linearisieren der
einzelnen Elemente das in Bild 9 dargestellte Kleinsignalersatzschaltbild, welches als
Näherung für den niederfrequenten Bereich zu verstehen ist. Ab Frequenzen mit
f > 0,1 fT0
und
fT0 = gm / (2  cOX )
(18)
ist der Kanal des MOS-Transistors als inhomogene RC-Leitung zu betrachten und
demzufolge mit einem komplexen und frequenzabhängigen Übertragungsleitwert zu
rechnen. Die Ersatzschaltung wird für die Beschreibung des Hochfrequenzverhaltens
üblicherweise mit drei gesteuerten Quellen mit kapazitivem Verhalten, sogenannten
Transkapazitäten, ergänzt /8, S. 785/.
22
Der Übertragungsleitwert gm und die Substratsteilheit gmb sowie der Ausgangsleitwert
gd sind für den Arbeitspunkt unter Vernachlässigung der Bahnwiderstände wie folgt zu
ermitteln /6, S. 243/:
gm =  ID /  UGS
gmb =  ID /  UBS
gd =  ID /  UDS
(19)
(20)
(21)
Analog erhält man dazu die sehr kleinen Leitwerte der Sperrschichten gB’D‘ und gB’S‘ mit
gB‘D‘ =  IB’D‘ /  UD’S‘
gB’S‘ =  IB’S‘ /  UB’S‘.
(22)
(23)
Gl. (19), (20) und (21) lassen sich auf der Grundlage der entsprechenden Gleichungen
für den Drainstrom im jeweiligen Arbeitsbereich (s. Gl. (1) und (2)) lösen und die
Ergebnisse für Überschlagsrechnungen im niederfrequenten Bereich verwenden.
- Sperrbereich:
Da das Level1-Modell im Subthresholdbereich mit einem
Drainstrom ID von Null arbeitet, ist zu beachten, dass die
Werte gm, gmb und gd in der Nähe der Schwellspannung
ebenfalls Null werden, was durch die expotentielle StromSpannungsbeziehung in diesem Bereich nicht gegeben ist /8,
S. 667/.
Bild 9 Kleinsignalersatzschaltbild eines MOSFET
- Widerstandsbereich:
gm =  ∙ UDS
gd =  ∙ ( UGS – UTH – UDS )
gmb = gm ∙  / ( 2 ∙  2P  UBS )
(24)
(25)
(26)
23
- Sättigungsbereich:
gm =  ∙ (UGS – UTH)
gd = 0
gmb =  ∙ UDSS ∙  / ( 2 ∙  2P  UBS )
(27)
(28)
(29)
Unter Berücksichtigung der Kanallängenmodulation gilt:
gm =  ∙ (UGS – UTH) ∙ (1+ ∙ UDS)
gd = /2 ∙  ∙ (UGS – UTH) ²
(30)
(31)
Gl. (24) bis (31) liefern allerdings bei Kurzkanaltransistoren relativ ungenaue
Ergebnisse. Die Ursache dafür liegt in der ungenügenden Berücksichtigung der
Feldstärkeabhängigkeit
der
Ladungsträgerbeweglichkeit
und
der
Geschwindigkeitssättigung. Bei Einbeziehung der repräsentativen Größen erhält man
für Kurzkanaltransistoren einen Übertragungsleitwert, welcher nahezu unabhängig von
der Kanallänge ist.
Für praktische Überschlagsrechnungen im dynamischen Bereich vereinfacht man das
vollständige Kleinsignalmodell insoweit, dass nur noch der Widerstand RG der
Ausgangsleitwert gd sowie die Kapazitäten CG’D‘ , CG’S‘ und CD’S‘ und die Stromquelle
gm uG’S‘ betrachtet werden, vorausgesetzt, Source und Bulk sind miteinander
verbunden /16, S.242/.
Mit diesem Modell lassen sich dann die oft auch in den Datenblättern von FETTransistoren angegeben Parameter Transitfrequenz f T und Steilheitsgrenzfrequenz fY21
für den Abschnürbereich rechnerisch ermitteln /18, S. 242f./. Sie betragen angenähert
2  fY21  1 / (RG (CGS + CGD ))
(32)
2  fT
 gm / (CGS + CGD)
(33)
Bei kleineren Strukturen verringert sich allerdings die Zunahme der Transitfrequenz
wegen der Abnahme der umgekehrten Proportionalität des Übertragungsleitwertes zur
Kanallänge, d.h. mit kleineren Kanallängen steigt die Transitfrequenz weniger, als bei
der Abhängigkeit von 1 / L² zu erwarten wäre /8, S. 785/7, S. 220/.
Wird ein MOSFET mit Spannungssteuerung betrieben, wird die Grenzfrequenz der
Schaltung durch die Steilheitsgrenzfrequenz nach oben begrenzt /3, S. 243/.
2.7 Zusammenhang Modellparameter und Kenngrößen in PSPICE
Eine Übersicht über die von den SPICE-Levels 1 bis 3 verwendeten MOSFET-ModellParameter und ihren Standard- sowie typischen Werten befindet sich in der Anlage 1. Die
Temperaturabhängigkeit der Modellparameter wird in /6, S. 244/ formelmäßig dargestellt
und soll, wie eingangs schon erwähnt, hier nicht weiter betrachtet werden.
Das Level 1 SPICE Modell (auch Simple Charge Control Model) verwendet für die
Modellierung eines MOSFET die bereits angeführten Gl. (1), (2) und (3). Zusätzlich
wurde in Gl. (1) und (2) der bereits in Gl. (30) und (31) verwendete KanallängenModulations-Parameter  eingeführt. Mit dem Faktor (1+ UDS) wird der
Ausgangswiderstand zu einer endlichen Größe. Jedoch wird der Stromwert nicht nur
im Sättigungsbereich sondern auch im Widerstandsbereich vergrößert. Der SubstratSchwellspannungspara-meter  wurde bereits mit Gl. (5) erläutert.
24
Der in Gl. (3) verwendete Parameter P für das Oberflächenpotential wird wie folgt
ermittelt:
P = UT ln (NA / ni)
(34)
Darin ist UT die Temperaturspannung mit
UT = k ∙ T / e
(35)
Die in Gl. (5), (13) und (16) benutzte flächenbezogene Oxidkapazität COX fließt direkt
oder indirekt in Berechnungsformeln für UTHO,  und  ein /6, S. 238f./.
Die Transistorkonstante  wird folgendermaßen berechnet:
 = 0 ∙ COX ∙ W / LEFF
(36)
Die Null-Schwellspannung UTHO aus Gl. (3) ergibt sich aus
UTHO = UFB + 2 ∙ P +  2 ∙ Si ∙ e ∙ NA ∙ 2 ∙ P / COX
/10, S.22/ mit der Flachbandspannung
(37)
UFB
UFB = MS  e ∙ NSS / COX .
(38)
Die Differenz der Austrittspotentiale zwischen dem Gate-Material und n- bzw. pSilizium MS (s. Gl. (38)) wird durch den SPICE-Parameter TPG bestimmt. Infolge der
Verkettung der verschiedenen Parameter ist zu beachten, dass bei Nichtangabe der
Parameter , P und  diese aus NA berechnet werden /8, S.768/. Das heißt, die das
elektrische Verhalten bestimmenden Parameter , , UTHO und 2P können sowohl
direkt angegeben oder auch von SPICE berechnet werden. Bei Nichtangabe der dafür
notwendigen Werte benutzt SPICE die Standardwerte. Bei Konflikten infolge Angabe
des elektrischen und der geometrischen, physikalischen bzw. technologischen
Parameter werden die in der Modellanweisung festgelegten elektrischen Parameter
benutzt und nicht die berechneten /5, S.176/.
Die Berechnung der Parameter für die Gate-Überlappungskapazitäten wurde schon in
Gl. (7) bis (15) des Abschnittes 2.4 in der vom Level 1 verwendeten Form dargestellt.
Die Sperrschichtkapazitäten zwischen Bulk und Drain CBD sowie zwischen Bulk und
Source CBS werden in SPICE Level 1-3 mit zwei Fallunterscheidungen ermittelt. Zuerst
wird das Vorhandensein der Null-Sperrschichtkapazitäten CBD und CBS geprüft. Sind
diese direkt als Modellparameter angegeben, ergibt sich
bzw.
CBS = CBS ∙ Cbsj + PS ∙ CJSW ∙ Cbss + TT ∙ gBS
(39)
CBD = CBD ∙ Cbdj + PD ∙ CJSW ∙ Cbds + TT ∙ gDS
(40)
worin die Leitfähigkeiten gBS und gDS aus den partiellen Ableitungen
und
gBS =  IBS / UBS
gDS =  IDS / UDS
(41)
(42)
bestimmt werden. Sind CBD bzw. CBS nicht angegeben oder Null, erfolgt die
Berechnung nach
CBS = AS ∙ CJ ∙ Cbsj + PS ∙ CJSW ∙ Cbss + TT ∙ gBS
(43)
25
CBD = AD ∙ CJ ∙ Cbdj + PD ∙ CJSW ∙ Cbds + TT ∙ gDS
und
(44)
Die Diffusionsflächen für Drain AD und Source AS sowie die entsprechenden
Sperrschichtumfänge PD und PS ergeben sich aus der Geometrie, die Null-SubstratKapazitäten für die Bodenfläche CJ und für die Seitenwände CJSW der Drain- bzw.
Source-Elektrode und die Sperrschicht-Transitzeit TT sind Materialwerte (s. Anlage 1)
/6, S.240/17, S.200/.
Die zweite Fallunterscheidung erfolgt mit der Ermittlung der Parameter Cbsj und Cbdj
bzw. Cbds und Cbss, welche in den Gl. (39), (40), (43) und (44) benötigt werden.
Wenn gilt
UBD  FC ∙ PB
(45)
bzw.
UBS  FC ∙ PB
(46)
ergibt sich
Cbdj = ( 1 ─ UBD /PB) ─ MJ
Cbsj = ( 1 ─ UBS /PB) ─ MJ
Cbds = ( 1 ─ UBD /PBSW) ─ MJSW
Cbss = ( 1 ─ UBS /PBSW) ─ MJSW.
bzw.
Und wenn
bzw.
UBD > FC ∙ PB
UBS > FC ∙ PB
(47)
(48)
(49)
(50)
(51)
(52)
ergibt sich
Cbdj = ( 1 ─ FC) ─ (1+MJ) ∙ [1─ FC∙ (1+MJ)+MJ ∙ UBD /PB ]
Cbsj = ( 1 ─ FC) ─ (1+MJ) ∙ [1─ FC∙ (1+MJ)+MJ ∙ UBS /PB ]
Cbds = ( 1 ─ FC) ─ (1+MJSW) ∙ [1─ FC∙ (1+MJSW) ]
Cbss = ( 1 ─ FC) ─ (1+MJSW) ∙ [1─ FC∙ (1+MJSW)+MJSW ∙ UBS /PBSW ].
(53)
(54)
(55)
(56)
Auf nähere Erläuterungen der in den vorgenannten Gleichungen widergespiegelten
Sperrschichteigenschaften soll hier verzichtet werden.
26
3 BESCHREIBUNG ANALOGER CMOS-GRUNDSCHALTUNGEN
Nachfolgend sollen zum einen elementare Teilschaltungen, welche in CMOS-Schaltungen
meist mehrfach vorkommen, und zum anderen die Grundschaltung des
Differenzverstärkers betrachtet werden.
3.1 Elementare Schaltkombinationen
Entsprechend dem Anschluss, welcher sowohl direkt am Ein- und Ausgang liegt,
unterscheidet man Source- Gate- und Drainschaltung. Da dies analog den
Grundschaltungen der Bipolartransistoren entspricht, wird auf die Schaltbilder und die
Niederfrequenzersatzschaltungen verzichtet und in Tabelle 1 nur die
Verstärkungseigenschaften in Abhängigkeit des Übertragungs- und des
Ausgangsleitwertes sowie des Last- und des Generatorwiderstandes (s. Abschnitt 2.6)
dargestellt /6, S.358/.
Sourceschaltung
Drainschaltung
Gateschaltung
 gm ZL
1+ gd ZL
gm ZL
1+ (gm + gd) ZL
(gm + gd) ZL
1+ gd ZL
Stromverstärkung vi


1
Eingangswiderstand ZE


1 + gd ZL
gm+ gd
Ausgangswiderstand ZA
1
gd
1
(gm + gd)
1 + (gm + gd) ZS
gd
Spannungsverstärkung vu
Tabelle 1 Eigenschaften der Source-, Drain- und Gateschaltung
Die unendlichen Größen Stromverstärkung und Eingangswiderstand bei SourceDrainschaltung resultieren aus der Idealisierung des Gatestromes von Null. Aus
einzelnen Zusammenhängen ist zu erkennen, dass der Ausgangswiderstand
Drainschaltung wesentlich kleiner als der der Sourceschaltung ist und bei
Gateschaltung dieser vom Generatorwiderstand abhängig ist.
und
den
der
der
Interessant ist noch der Vergleich der Verstärkung bei sehr großen Lastwiderständen.
Bei der Gateschaltung ist in diesem Fall die Spannungsverstärkung gerade um eins
größer als bei der Sourceschaltung. Dagegen geht die Verstärkung bei der
Drainschaltung, mit der Näherung gm  gd gegen eins. Mit der Gateschaltung lassen
sich bei großem gm /gd -Verhältnis, welches der Spannungsverstärkung bei hohen
Lastwiderständen entspricht, kleine Eingangs- und große Ausgangswiderstände
erzielen. Sie findet aber kaum Anwendung, da der hohe Gate-Kanal-Widerstand hier
nicht zur Geltung kommt. Aufgrund der günstigeren Klirrfaktoren wird die
Sourceschaltung häufig in schmalbandigen HF-Verstärkern eingesetzt. Mit
entsprechender Arbeitspunkteinstellung eignen sich Source- und Drainschaltung als
spannungsgesteuerte Konstantstromquellen /3, S.93/6, S.356f./.
27
Die zunächst einfachste Form der Beschaltung eines MOSFET ist die aktive Last,
welche durch die Verbindung des Gateanschlusses bei n-Kanal-Transistoren mit dem
höchsten Potential und bei p-Kanal-Transistoren mit dem niedrigsten Potential gebildet
wird (s. Bild 10). Somit gilt UGS = UDS .
Bild 10 Aktiver Widerstand (M1 n-Kanal-MOSFET, M2 p-Kanal-MOSFET) /18, S.157/
Zwei aktive Widerstände wie in Bild 11 in Reihe geschalten und im Sättigungsbereich
betrieben, bilden somit einen Spannungsteiler. Wiederum durch Verwenden von Gl. (2)
erhält man durch Gleichsetzen der zwei Drainstromgleichungen für einen
Ausgangsleitwert von Null die Beziehung
(W 1 / L1) (UDSS1 ─ UTH1)² = (W 2 / L 2 ) (UDSS2 ─ UTH2)²
(57)
womit deutlich wird, dass das Spannungsverhältnis durch die Geometrie der
Transistoren einzustellen ist.
Bild 11 Aktiver Spannungsteiler /18, S. 158/
Für die Einstellung des Arbeitspunktes und für den Ersatz hochohmiger Widerstände
werden in integrierten Schaltungen Stromspiegel, oder auch stromgesteuerte
Stromquellen verwendet (s. Bild 12). Das Prinzip besteht in der Ansteuerung zweier
MOSFETs, welche sich im Normalbetrieb in Sättigung befinden, mit der gleichen GateSource-Spannung. Wenn beide MOSFETs identisch sind, fließt durch beide auch der
gleiche Strom, da sie mit gleicher Gate-Source-Spannung betrieben werden. Das
stimmt allerdings nur exakt, wenn auch die Drain-Source-Spannungen
übereinstimmen.
Sonst
weicht
der
Ausgangsstrom
ID2
gemäß
dem
Ausgangswiderstand von M2 vom Eingangsstrom ID1 ab /3, S. 96/.
28
Es gilt
ID1
ID2
.
W 1 / L1
W 2 / L2
(58)
Damit lassen sich fast beliebige Stromverhältnisse durch geometrische
Dimensionierung einstellen. Zur praktischen Realisierung von Stromspiegeln gibt es
mehrere Varianten, z.B. mit Kaskode am Ausgang oder der Wilson-Sromspiegel. Die
Einstellung von ID1 als Referenzstrom erfolgt über die Betriebsspannung und einen
Vorwiderstand /8, S. 725/18, S.160/. Stromspiegel besitzen im Allgemeinen eine sehr
hohe Grenzfrequenz /16, S.410/.
Bild 12 Stromspiegel (mit p-Kanal-MOSFET) /8, S. 725/
In monolithischen CMOS-Analogschaltungen werden für einfache Verstärkerstufen oft
Inverter- bzw. Sourceschaltungen in verschiedenen Varianten verwendet, welche sich
im Typ der eingesetzten MOSFETs und durch das aktive Lastelement unterscheiden.
In /18, S. 162ff./ sind entsprechende häufig angewandte Verstärkergrundschaltungen
aufgeführt.
Der vom Aufbau her auch aus der Digitaltechnik bekannte CMOS-Inverter im Bild 13
besitzt eine sehr hohe Spannungsverstärkung mit
dem Ausgangswiderstand
vD =  ( gm1 + gm2 ) / ( gd1 + gd2 ),
(59)
ra = 1 / (gd1 + gd2 ),
(60)
und dem größtmöglichen Ausgangsaussteuerbereich von UB+ bis UB. Der Arbeitspunkt
muss natürlich wegen der sehr hohen Verstärkung mit einer Gegenkopplung stabilisiert
werden.
Eine Erweiterung der bisherigen Schaltungen stellen Kaskodeschaltungen dar, bei
denen ein Transistor in Sourceschaltung, einer in Gateschaltung geschaltet ist und
einer als Lastelement dient. Die Vorteile liegen in dem besserem Verhalten bei hohen
Frequenzen, im höheren Ausgangswiderstand als bei der Sourceschaltung und der
dadurch viel höheren Spannungsverstärkung.
29
Bild 13 Gegentakt-CMOS-Inverter mit Kleinsignalersatzschaltbild
3.2 Differenzverstärker
Der Differenzverstärker ist eine der wichtigsten Schaltungen in der integrierten
Schaltungstechnik. Ihr Anwendungsfeld liegt in Verstärkern, Komparatoren, ECLLogikschaltungen, Spannungsreglern, aktiven Mischern und in vielen weiteren
Schaltungen. Er vereint die Baugruppen des Subtrahierers und des Regelverstärkers
in einem Regelkreis und bildet somit auch die Basis für die Operationsverstärker /16,
S.425/.
Der Differenzverstärker besitzt einen symmetrischen Aufbau mit zwei Eingängen. Ein
weiteres Kennzeichen ist eine Konstantstromquelle in der von zwei MOSFETs
gebildeten gemeinsamen Sourceleitung. Somit bleibt die Summe der Drainströme
konstant, bei gleichen Eingangsspannungen teilt sich daher der Strom IK der
Konstantstromquelle gleichmäßig auf die beiden MOSFETs auf. Bei unterschiedlichen
Eingangsspannungen teilt sich dieser Strom dagegen entsprechend der Differenz in
einem
anderen
Verhältnis
auf
und
verursacht
damit
auch
eine
Ausgangsspannungsänderung. Differenzverstärker haben folgende Eigenschaften /18,
S.108/:
-
Gleichtaktstörsignale werden gegenüber Differenzsignalen unterdrückt
-
Besondere Eignung zur Verstärkung von Gleichgrößen, vor allem in integrierten
Schaltungen, da bei diesen große Koppelkondensatoren nicht integrierbar sind
und eine Anpassung der Gleichspannungspegel innerhalb eines
Gleichtaktaussteuerbereiches nicht erforderlich ist
-
Realisierbarkeit
von
sehr
einfachen
gegengekoppelten Verstärkerschaltungen
-
Sehr gute Driftunterdrückung (temperatur- oder bauteiltoleranzbedingt)
Schaltungsstrukturen
bei
Um die wichtigsten Kenngrößen für das Kleinsignalverhalten abzuleiten, ist es sinnvoll,
die Eingangsspannungen in die Größen Differenzeingangsspannung uD und
Gleichtakteingangsspannung uGL zu zerlegen. Die Differenzverstärkergrundschaltung
mit den entsprechenden Symbolbezeichnungen dazu zeigt Bild 14.
30
Bild 14 Grundschaltung eines Differenzverstärkers
Es wird definiert:
uD = ue1  ue2
(61)
uGL = (ue1 + ue2)/2
(62)
Bei der Messung der Ausgangsspannungen unterscheidet
symmetrischen Ausgang mit der Differenzausgangsspannung
ua = ua1  ua2
man
zwischen
(63)
und unsymmetrischen Ausgang mit der Abnahme der Ausgangsspannung zwischen
Ausgang und Masse. Mit diesen Größen werden folgende Betriebskenngrößen des
Differenzverstärkers definiert /3, S.97/:
Differenzverstärkung
vD = ua / uD
(64)
Gleichtaktverstärkung
vGL = ua / uGL
(65)
Gleichtaktunterdrückung
G
(66)
= vD / vGL
Bei Differenzansteuerung liegen die Signalquelle und die beiden Gateelektroden von
M1 und M2 in Reihe, so dass der Eingangswiderstand doppelt so groß und die
Eingangskapazität halb so groß wie die analogen Werte der Sourceschaltung sind.
Genau umgekehrt verhält es sich bei Gleichtaktansteuerung. Hier wird der
Innenwiderstand der Stromquelle IK als Gegenkopplung wirksam und verringert somit
die Spannungsverstärkung /18, S.112/.
Beim Vergleich von mathematischen Zusammenhängen, in denen der Konstantstrom
an den Sourceanschlüssen eingeht, muss die teilweise unterschiedliche
Betrachtungsweise beachtet werden. Zum einen wird der Konstantstrom als IK gesetzt
und in den beiden Zweigen demzufolge mit IK /2 weiter gearbeitet und zum anderen ist
es auch häufig üblich, den Konstantstrom 2IO zu setzen und somit in den Zweigen IO
zu verwenden. Im weiteren wird die erste Variante angewandt.
31
Die in dB angegebene Gleichtaktunterdrückung wird auch als common mode rejection
ratio CMRR bezeichnet. Um eine hohe Gleichtaktunterdrückung zu erhalten, werden
Stromquellen mit hohem differentiellen Innenwiderstand, Stromspiegelschaltungen
anstelle der Widerstände R1 und R2 oder auch Differenzverstärkerkettenschaltungen
angewandt /18, S. 111/. Damit sind für CMRR Werte zwischen 60 und 80 dB erreichbar
und die Differenzverstärkung kann um etwa eine Größenordnung auf ca. –100 bis –
1000 gesteigert werden /1, S. 107/.
Zur Abschätzung des linearen Aussteuerbereiches bei Differenzansteuerung ermittelt
man die statischen Übertragungskennlinien ID1,2 = f(UD) und Ua1,2 = f(UD). Unter der
Voraussetzung, dass die Transistoren M1 und M2 und die Widerstände R1 und R2
identisch sind, lassen sich aus Gl. (2), der Übertragung von Gl. (61) und (62) auf
Gleichstromgrößen und den Zusammenhängen
Ua1,2 = UB  ID1,2 R1,2
(67)
Ue1,2 =  2 ID1,2 / + UTH + US
(68)
IK = ID1 + ID2
(69)
die Kennliniengleichungen für Differenzspannungsansteuerung herleiten:
ID1,2 = IK / 2  UD / 2   IK  ( UD / 2) ²
(70)
Ua1,2 = UB  IK R / 2  UD R / 2   IK  ( UD / 2) ²
(71)
Die in Gl. (68) verwendete Spannung US ist die Spannung an den Sourceelektroden,
welche durch
US = UG   IK /  (UD/2)²  UTH
(72)
ausgedrückt werden kann. Darin ist die Spannung UG die Arbeitspunktspannung an
den Gateelektroden. Diese Zusammenhänge sind für die Betrachtung der
Aussteuerbereiche bedeutsam, worauf noch im Abschnitt 4.3 eingegangen wird.
Im Bild 15 ist die entsprechende Stromkennlinie und im Bild 16 die Spannungskennlinie
dargestellt /16, S. 373/. Aus den Gl. (70) und (71) lässt sich ablesen, dass mit der
Transistorkonstante , welche sich aus dem Produkt von KP und dem W/L-Verhältnis
ergibt, mit der Stromstärke der Konstantstromquelle IK und dem Lastwiderstand R die
Kennlinien gezielt einstellbar sind. Natürlich sind die Verhältnisse bei realen
Differenzverstärkern mit z. B. der Verwendung von aktiven Lastwiderständen nicht so
einfach darstellbar, jedoch entsprechen die qualitativen Kurvenverläufe denen der hier
dargestellten.
Damit Differenzeingangsspannungen, welche von Gleichtaktspannungen überlagert
sind, möglichst unabhängig von der Gleichtaktansteuerung linear verstärkt werden,
wird
von
Differenzverstärkern
ein
großer
Aussteuerbereich
für
Gleichtakteingangsspannungen gefordert.
Ein weiteres wichtiges Gütekriterium für den Differenzverstärker ist die maximale
Spannungsanstiegsgeschwindigkeit der Ausgangsspannung, welche sich bei linearer
Kleinsignal- und Großsignalaussteuerung erheblich unterscheidet. So besteht bei
Kleinsignalaussteuerung ein Zusammenhang zwischen der Anstiegszeit und der
oberen Grenzfrequenz. Die maximale Anstiegsgeschwindigkeit der Ausgangsspannung
32
bei Großsignalaussteuerung, auch als Slew Rate bezeichnet, ist im Vergleich
Kleinsignalaussteuerung wesentlich kleiner und unabhängig von der Amplitude
Eingangssignals /18, S.116/. Ermittelt wird die Zeit, die benötigt wird, um
Ausgangsspannung zwischen 10% und 90% zu ändern. Daraus kann dann
Anstiegsgeschwindigkeit errechnet werden /19, S. 256/.
zur
des
die
die
120µA
0A
-5.0V
0.0V
ID(M1)
5.0V
V_Ue
Bild 15 Statische Stromübertragungskennlinie des Differenzverstärkers mit der
Stromstärke Ik = {40 µA ... 200 µA} als Parameter
10V
0V
-7V
-5V
V(a1)-V(a2)
0V
V_Ue
5V
Bild 16 Statische Spannungsübertragungskennlinie des Differenzverstärkers mit der
Stromstärke Ik = {40 µA ... 200 µA} als Parameter
Durch die Gleichtaktunterdrückung in einer Differenzverstärkerschaltung gibt es
natürlich auch eine große Driftunterdrückung, die die gleichzeitig auf beide
Transistoren
wirkenden
Größen,
wie
Temperaturdrift,
Betriebsspannungsschwankungen
und
gleichsinnig
auftretende
Geometrieabweichungen, wie eine Gleichtaktaussteuerung behandelt.
33
Differenzverstärker mit MOSFET liefern gegenüber Schaltungen mit Bipolartransistoren
bezüglich Eingangsstrom, Bandbreite und Rauschverhalten wesentlich bessere
Ergebnisse. Man betreibt die Differenzverstärker zweckmäßigerweise in dem
Strombereich wo der Temperaturkoeffzient nahezu Null ist. So schwankt auch die
Offsetspannung, deren Ursache in unvermeidbaren Unsymmetrien bzw.
Paarungstoleranzen der MOSFETs liegt, in Abhängigkeit von der Temperatur /3 S.
97f./. Diese Schwankungen betragen etwa bis zu 100 µV/K und für den
Eingangsoffsetruhestrom liegen sie unter 1 pA/K. Zur Korrektur des Offsets sind
verschiedene Maßnahmen üblich, wie das Legen einer Korrekturspannung auf einen
Eingang oder einen Kollektorwiderstand oder einen gemeinsamen Emitterwiderstand
als Potentiometer. Gute Differenzverstärker haben Offsetspannungen kleiner 1mV und
Temperaturdrifts kleiner 1µV/K. Zur Charakterisierung der Offsetspannung wird oft ein
Bereich angegeben, in dem die Offsetspannung mit einer bestimmten
Wahrscheinlichkeit (z.B. 99%) liegt /16, S.379/.
Hohe Verstärkung erzielt man mit hohen Lastwiderständen, weshalb in integrierten
Schaltungen häufig anstelle eines Lastwiderstandes ein Transistor in Sourceschaltung
oder ein Stromspiegel Verwendung findet. Darauf soll im Abschnitt 4 noch näher
eingegangen werden.
Kommen in einer Differenzverstärkerschaltung sowohl n-Kanal-Transistoren als auch
p-Kanal-Transistoren zum Einsatz, ist auf das Verhältnis der jeweiligen -Parameter zu
achten. Haben z.B. die p-Kanal-Transistoren einen deutlich größeren -Wert als die nKanal-Transistoren lässt sich nur eine unzureichende Verstärkung erreichen. Um dies
zu umgehen werden Kaskode-Stromquellen in den Differenzverstärkern realisiert /16,
S.392/.
Entscheidend für die Qualität von Verstärkerstufen ist natürlich auch deren
Hochfrequenzverhalten. Dazu müssen die mit dem Kleinsignalmodell aus Abschnitt 2.6
bereits aufgeführten Transistorkapazitäten bei der Ermittlung der Verstärkung
Berücksichtigung finden. Des weiteren spielen auch die Lastkapazitäten vor- und
nachgeschalteter Stufen eine Rolle.
In /7, S.219f./ wird mit der Vernachlässigung des Ausgangsleitwertes gegenüber der
Größe des Lastwiderstandes die komplexe Verstärkung durch
vD = ua /ue  ─gm RL / (1+jCLRL)
(73)
und die 3 dB-Grenzfrequenz fG durch
fG = 1/(2RLCL )
(74)
angegeben. Daraus lässt sich wiederum das Verstärkung-Bandbreite-Produkt bzw.
näherungsweise die Transitfrequenz T als wichtiges Gütemaß für die
Frequenzeigenschaften des Verstärkers ermitteln.
T = gm /CL
Es ist leicht abzuleiten, dass für hohe Verstärkeranforderungen
Transistorsteilheiten und kleine Lastkapazitäten notwendig sind.
(75)
große
34
4 UNTERSUCHUNG VON DIFFERENZVERSTÄRKER-GRUNDSCHALTUNGEN
4.1 Simulationsbedingungen
Die Grundschaltung des Differenzverstärkers mit n-Kanal-MOSFETs wurde in den
verschiedenen Abstraktionsebenen




Schaltung mit idealer Stromquelle und passiver Last
Schaltung mit idealer Stromquelle und aktiver Last
Schaltung mit realer Stromquelle und idealer Spannungsreferenz
reale CMOS-Differenzverstärkerschaltung
untersucht. Diese Unterteilung dient vordergründig der Darstellung der Unterschiede
zwischen den realen und den idealisierten Verhältnissen in Abhängigkeit der
verschiedener Parameter. Die Bilder 17 bis 20 zeigen die hier verwendeten
Schaltungen mit Differenzansteuerung.
Bild 17 Differenzverstärker mit idealer Stromquelle und passiver Last (Schaltung 1)
Bild 18 Differenzverstärker mit idealer Stromquelle und aktiver Last (Schaltung 2)
35
Bild 19 Differenzverstärker mit realer Stromquelle, idealer Spannungsreferenz und
Stromspiegellast (Schaltung 3)
Bild 20 Realer CMOS-Differenzverstärker (Schaltung 4)
Der Modellierung und der Simulation liegen die Technologie-Parameter einer 1,5 µmCMOS-Technologie, dargestellt in Tabelle 2, zugrunde /20/.
Die Sperrschichtkapazitäten zwischen dem Substrat und Drain bzw. Source werden
durch das Einfügen von Kondensatoren in die Schaltung simuliert. Damit ist eine
bessere Übersichtlichkeit bei der Beurteilung der jeweiligen Kapazitätseinflüsse
gegeben. Im PSPICE-Modell werden die Sperrschichtkapazitäten über die Seitenwandund Bodenflächen modelliert (siehe Abschnitt 2.7). Auf die Darstellung der Schaltungen
mit den dafür eingefügten Kondensatoren soll hier verzichtet werden.
36
Parameter
Bezeichnung
n-Kanal
p-Kanal
Maßeinheit
0.8
120
-0.8
40
V
µA/V²
VTO
KP
Null-Schwellspannung
Transistorkonstante
TOX
NSUB
Dicke des Gate-Isolators
Substrat- (Wannen-) Dotierung
20
5E+16
20
1E+16
nm
cm-3
UO
Kanalbeweglichkeit
konstante Gate-Source-Überlappungskapazität
konstante
Gate-Drain-Überlappungskapazität
Kanallängenmodulationsparameter
700
230
cm²/Vs
0.34
0.34
nF/m
0.34
0.34
nF/m
0.02
0.02
1/V
CGSO
CGDO
LAMBDA
Tabelle 2 Technologie-Parameter
Die im Bild 14 gezeigte Grundschaltung wurde dahingehend abgewandelt, dass in die
Schaltungen 1 bis 4 zwei symmetrische Betriebsspannungsquellen UB1 und UB2
eingesetzt werden, um Signalquellen ohne Gleichspannungsanteil verwenden zu
können und die Arbeitspunkteinstellung der Differenzstufe zu vereinfachen. Dies
entspricht auch dem realen Aufbau eines Operationsverstärkers.
Mit der Erweiterung der Schaltung durch weitere MOS-Elemente wurde von den
Bedingungen integrierter Schaltungen ausgegangen, mit der Konsequenz, dass die
Bulk-anschlüsse der n-Kanal-Transistoren mit dem niedrigsten Potential und die pKanal-Transistoren mit dem höchsten Potential verbunden sein müssen. Zur
Vereinfachung wurde weiter von symmetrischen Schaltungszweigen, d.h. gleiche
Transistoren und Widerstände in beiden Zweigen, ausgegangen.
Da mit teilweise unsymmetrischen Schaltungen gearbeitet wird, wie das bei Einsatz
eines Stromspiegels als Lastelement der Fall ist, muss beachtet werden, dass die
Vergleichbarkeit der abgegriffenen Spannungswerte an den Ausgängen gegeben ist.
Das heißt symmetrischer Abgriff zwischen zwei Ausgängen ua1 und ua2 bzw. zwei
Eingängen ue1 und ue2 gegenüber dem unsymmetrischen Abgriff zwischen Ausgang
bzw. Eingang und Masse.
Der Vergleich der verschiedenen Schaltungen erfolgt auf der Basis gleicher
einzustellender Arbeitspunktwerte, auf die die Schaltungen dimensioniert werden. Die
Untersuchung der Schaltungen erfolgt im Leerlaufbetrieb, d.h. ohne kapazitive und
ohmsche Lasten. An Hand der im Abschnitt 4.2 festgelegten Arbeitspunkte werden die
Parameter für Strom, Widerstand, Spannung und Kanalweite nach den in Tabelle 3
zusammengefassten Grenzen und Schrittweiten variiert.
Wenn nicht gesondert definiert, wird die Kanallänge und die Kanalweite auf
L = W = 2 µm
festgelegt. Die aus der Simulation errechneten und für die Weiterberechnung
festgehaltenen Werte wurden auf vier signifikante Stellen gerundet.
37
Parameter
Konstantstrom IK
passiver Widerstand R
aktiver Widerstand über die
Kanallänge von M3 und M4
W/L-Verhältnis
über
Kanalweite von M1 und M2
Kanalweite
bei
Unsymmetrieuntersuchunge
n
Schwellspannung
bei
Unsymmetrieuntersuchunge
n
Kanallänge von M7 zur
Einstellung der Stromstärke
IK
Referenzspannung für M5
untere Grenze
50 µA
obere Grenze
150 µA
Schrittweite
10 µA
20 k
80 k
5 k
1 µm
17 µm
2 µm
2 µm
28 µm
2 µm
1,95 µm
2,05 µm
0,01 µm
0,78 V
0,82V
0,005V
5,9 µm
20,9 µm
1,5 µm
-3,35 V
-2,65 V
0,07 V
Tabelle 3 Parameterbereiche
Es wurde davon ausgegangen, dass die MOS-Transistoren in den hier untersuchten
Schaltungen nicht in den Bereich des Avalanche- und Latch-up-Effektes geraten,
zumal dies im verwendeten Level 1-Modell von PSPICE ohnehin nicht berücksichtigt
ist. Ebenso wurden DIBL- und Punchthrougheffekt vernachlässigt, da von einer
Technologie ausgegangen wird, bei der diese Effekte aufgrund der Strukturgröße noch
keine Rolle spielen. Des Weiteren wurde die Wirkung der Bahnwiderstände, welche
speziell für das Frequenzverhalten eine Rolle spielen, außer Acht gelassen.
4.2 Einstellung des Arbeitspunktes
Maßgebend für die Wahl des Arbeitspunktes sind die geforderten Werte der jeweiligen
Verstärkerschaltung, wie
- Betriebsspannung
- Grenzwerte
- Lastwiderstand
- Klirrfaktor
- Aussteuerbereich
- Bandbreite
- FET-Parameter
- Verlustleistung
- Verstärkung
- Bauteilstreuungen
Die Betriebsspannung UB und der Drainstrom ID = IK / 2 werden meist zuerst festgelegt.
Aus der Kennliniengleichung bzw. dem Kennlinienfeld lässt sich dann die Gate-SourceSpannung UGS ermitteln und dann weiter die Widerstände für die Einstellung der
Ruhepotentiale. Zuletzt wird die Erfüllung der übrigen Forderungen überprüft und ggf.
der Arbeitspunkt korrigiert /18, S. 57/.
Zur Berechnung des Arbeitspunktes der verwendeten Schaltungen 1 bis 4 wird von der
Differenzverstärkerschaltung mit idealer Stromquelle und passiver Last, Schaltung 1,
ausgegangen. Mit UIk, dem Spannungsabfall über der Stromquelle, gilt
2 UB = UR1,2 + UDS1,2 + UIk .
(76)
Durch die Symmetriebedingung ergibt sich aus den Parametern am Arbeitspunkt
38
R = 2 ∙ ( UB + UGS  UDS ) / IK .
(77)
Als praktische Grenze erhält man den über dem Widerstand R auftretenden
Gleichspannungsabfall im Zusammenhang mit der verfügbaren Betriebsspannung.
Des Weiteren ist der Betrieb im schwellspannungsnahen Bereich durch die Vorgabe
eines Mindestwertes UGSmin für die Gate-Source-Spannung und der Betrieb außerhalb
des Sättigungsbereiches auszuschließen. Unter Einhaltung der daraus folgenden
Bedingungen
IK ∙ R  2 ∙ ( UB + UTH ) ,
und
(78)
UGS
 UGSmin
(79)
UDS
 UGS ─ UTH
(80)
wird die Schaltung dimensioniert. Ungeachtet der hier gesetzten Bedingung des
Ausschlusses des schwellspannungsnahen Bereiches gibt es mittlerweile integrierte
Schaltungen, die in diesem Bereich und z.T. im Subthresholdbereich mit besonders
niedriger Stromaufnahme arbeiten (siehe auch 2.2) /9, S.239/. Im Rahmen dieser
Arbeit soll darauf jedoch nicht weiter eingegangen werden.
Für die Betriebsspannung wird
und als Grenzwert
UB1,2 = 5 V
UGSmin = 1,8 V
festgelegt. Nach der Bedingung in Gl. (78) ist das Produkt aus Strom und Widerstand
begrenzt. Mit den oben festgesetzten Werten und mit
gilt für diese Schaltung
UTH
= 0,8 V
IK ∙ R
 11,6 V
Um eine ausreichende Großsignalfestigkeit bei möglichst großer Verstärkung zu
erhalten, wird die Dimensionierung der Schaltungsparameter etwas unterhalb dessen
mit den Werten
IK = 150 µA
R = 60 k
vorgenommen. Da die als Verstärker wirkenden Transistoren M1 und M2 bei allen
Differenzverstärkerschaltungen durch die Verbindung der Bulkanschlüsse mit dem
niedrigsten Potential, hier -5 V, eine Bulk-Source-Spannung aufweisen, ist der Einfluss
der Substratsteuerung zu berücksichtigen. Die entsprechenden Veränderungen der
Spannungswerte im Vergleich zur Schaltung ohne Substratsteuerungseinfluss zeigt die
Tabelle 4.
Spannungswert
UTH
UBS
UGS
ohne Substratsteuerung
0,80 V
0,00 V
1,89 V
UDS
2,39 V
Tabelle 4 Substratsteuerungseinfluss
mit Substratsteuerung
1,48 V
─2,44 V
2,56 V
3,06 V
39
Der Ersatz der passiven Last durch einen p-Kanal-Transistor als aktive Last ab
Schaltung 2, ließe sich einfach durch Verbinden der jeweiligen Gateelektrode mit der
Drainelektrode realisieren (s. Bild 10) und der Widerstandswert durch die Kanallänge
einstellen. Dabei entfiele auch eine aufwendige Spannungsansteuerung.
Zur Einhaltung der Sättigungsbetriebsbedingung für die Transistoren M1 und M2 mit
Ue1,2 =0 bei den hier verwendeten Schaltungen muss
Ua1,2  ─UTH1,2
(81)
garantiert sein. Die p-Kanal-Enhancementtransistoren M3 und M4 arbeiten bei dieser
Schaltung
in
jedem
Fall
im
Sättigungsbereich,
jedoch
muss
das
Kanallängen/Kanalweiten-Verhältnis der Bedingung aus Gl. (81) angepasst werden,
woraus sich ein minimal mögliches W/L-Verhältnis ergibt.
W3,4 / L3,4  IK / (KP3,4 ∙ UB²)
(82)
Mit den bisher festgelegten Größen und mit
KP3,4 = 40 µA/V²
erhält man
W3,4 / L3,4  0,15
Um den Spannungsabfall von 4,5 V über den passiven Lasten der Schaltung 1 hier
analog zu erzielen, wird das notwendige W/L-Verhältnis aus der Gl. (2) ermittelt. Es
beträgt
W3,4 / L3,4 = 0,274
woraus sich mit W 3,4 = 2 µm rechnerisch eine Kanallänge für die Transistoren M3 und
M4 von
L3,4 = 7,3 µm
ergibt. Die Simulation zeigt jedoch, dass sich der gewünschte Spannungswert damit
nicht genau einstellt. Dies liegt in der hier vereinfachten Herangehensweise begründet,
welche eine Reihe von PSPICE verwendeten Parametern vernachlässigt. Die
Bestimmung der Kanallänge erfolgte daraus weiter ableitend empirisch und wird mit
L3,4 = 7,95 µm
festgelegt. Diese Werte werden für die Dimensionierung des Stromspiegels der
Schaltungen 2 bis 4 analog verwendet. Da im Stromspiegel jedoch die Bedingung für
das Arbeiten im Sättigungsbereich nicht in jedem Fall gegeben ist, ist diese zusätzlich
zu beachten. In Tabelle 5 sind diese Bedingungen für die Transistoren M1, M2 und M4
unter Einbeziehung der Bedingung für das Arbeiten außerhalb des Sperrbereiches
zusammengefasst.
Transistor
M1
Sperrbereich
Ue1 > US + UTH1
M2
M4
Ue2 > US + UTH2
Ua1 < UB + UTH4
Sättigungsbereich
Ua1 > Ue1  UTH1
Ua2 > Ue2  UTH2
Ua2 < Ua1  UTH4
40
Tabelle 5 Bedingungen für die Differenzverstärkerschaltungen mit Stromspiegel
(Schaltung 2 bis 4)
Mit den Parametern
UTH1 = UTH2 = UTH4 = 0,8 V
Ue1 = Ue2 = 0 V
erhält man folgende Arbeitspunktbedingungen:
 0,8 V < Ua1 < 4,2 V
und
 0,8 V < Ua2 < 1,3 V ,
welche durch die Wahl mit Ua1 = Ua2 = 0,5 V erfüllt sind. Für die Prüfung der
Bedingungen, ob M1 und M2 außerhalb des Sperrbereiches arbeiten, wäre die
Berechnung von US notwendig. Darauf wurde hier verzichtet und dies mit der
Simulation bestätigt.
Die Einstellung des Konstantstromes IK mittels eines n-Kanal-Transistors in Schaltung
3 erfolgt durch die Beschaltung der Gateelektrode mit einer idealen Spannungsquelle.
Der erforderliche Spannungswert UGS ist leicht aus der Gl. (2) ggf. unter Einbeziehung
des Kanallängen-Modulationsparameters  zu bestimmen und beträgt unter
Beibehaltung der bereits ermittelten Arbeitspunktparameter
UGS = 2,33 V
Bei der Schaltung 4 wurde gegenüber der Schaltung 3 die ideale Spannungsreferenz
durch einen Stromspiegel (s. Bild 12) ersetzt. Zur Einstellung des Stromes am
Arbeitspunkt ist außerdem eine weitere aktive Last, hier M7 in Form der
Grundschaltung aus Bild 10, notwendig. Um die Referenzspannung von 2,33 V am
Gate von M5 einzustellen, ist ein geeignetes W/L-Verhältnis der Transistoren M6 und
M7 erforderlich. Da beide den gleichen Drainstrom aufnehmen, ist die Bestimmung
über Gl. (2) relativ einfach. Für die Simulation der Schaltung wurden M6 und M7 wie
folgt dimensioniert
L6 = 2 µm
L7 = 5,9 µm
W6 = 5 µm
W7 = 2 µm
Dabei ist zu beachten, dass es sich bei M6 um einen n-Kanal-Transistor und bei M 7
um einen p-Kanal-Transistor handelt.
Um eine Vergleichbarkeit zwischen den verschiedenen Schaltungen zu ermöglichen,
wurde für die Schaltungen 3 bzw. 4 der folgende Zusammenhang ermittelt:
Konstantstrom IK = f (Referenzspannung am Gate von M5 , Kanallänge von M7)
und in Anlage 2m grafisch dargestellt. Damit sind die Schaltungen und die
Parametereinflüsse
innerhalb
eines
Arbeitsbereiches
mit
identischen
Arbeitspunktwerten qualitativ vergleichbar.
4.3
Gleichstromverhalten
41
Die Zusammenhänge von Spannungsübertragungskennlinie und deren Beeinflussung
wurden bereits kurz im Abschnitt 3.2 angeschnitten. In diesem Abschnitt soll nun das
konkrete Gleichstromverhalten der vier Schaltungsabstraktionen mit den
Kennlinienparametern



Stromstärke
Lastwiderstand
W/L-Verhältnis
bewertet werden.
4.3.1 Grundlagen
Die Simulationen wurden mit den in Abschnitt 4.1 festgelegten Parametern
durchgeführt. Als entscheidende Bewertungskriterien für das Gleichstromverhalten
wurden
-
Linearität und
Aussteuerbereich
herangezogen. Dazu wurde der Anstieg der Spannungsübertragungskennlinie mit der

PSPICE-Differentialfunktion D(y)/D(x) mit
y = Ua1 Ua2
x = Ue

und
und der
Schrittweite für Ue :
25 mV bei Schaltung 1
1 mV bei den Schaltungen 2 bis 4
ermittelt. Ideale Anstiegsdiagramme der Schaltungen 1 und 4 zeigen Bild 21 und Bild
22. Die Schaltungen zu Bild 21 und 22 wurden gegenüber den Arbeitspunktdaten und
den Parametern der Tabelle 3 verändert.
Schaltung 1: Widerstand
Stromstärkebereich
R = 20 k
50 µA < IK < 100 µA
Schaltung 4: Stromstärkebereich
47 µA < IK < 77 µA
Mit diesen Eingrenzungen wurden Kennlinienbereiche ausgeschlossen, bei denen
Transistoren den Sättigungsbereich verlassen.
Als Maß für die Linearität wurde die relative Änderung der Übertragungssteilheit bzw.
Verstärkung v herangezogen, welche für diese Untersuchungen festgelegt wurde mit
v = (vmax – vmin) / (Umax – Umin ) .
(83)
Niedriges v repräsentiert dabei eine gute Linearität und damit auch gutes
Klirrverhalten. Damit kann die Linearität und der Aussteuerbereich aus der gleichen
Kennlinie ermittelt werden.
42
Zur Untersuchung der Linearität wäre es natürlich sinnvoll, mit dem in der Praxis
allgemein üblichen Klirrfaktor eine Analogie herzustellen. PSPICE errechnet jedoch nur
die in Europa eher selten verwendete „Harmonische Störung“ (Total Harmonic
Distortion) als Verzerrungsmaß. Im Unterschied zum Klirrfaktor, der das Verhältnis der
Effektivwerte der Oberschwingungen zur Wechselgröße repräsentiert, drückt die
Harmonische Störung das Verhältnis der Effektivwerte der Oberschwingungen zum
Effektivwert der Grundschwingung aus. Nach /19, S.187/ kann man bei normalen
Verstärkerschaltungen, d.h. mit einer Harmonischen Störung kleiner als 10%, davon
ausgehen, dass Klirrfaktor und Harmonische Störung wertmäßig nahezu gleich groß
sind.
0
-1.0
-2.0
-3.0
-2.0V
...
-1.0V
D(V(a1)-V(a2)) / D(V_Ue)
-0.0V
1.0V
2.0V
V_Ue
Bild 21 Anstieg der Spannungsübertragungskennlinie
Stromstärke als Parameter
Schaltung
1
mit
der
-0
-20
-40
-60
-80
-100
-60mV
-50mV
-40mV
-30mV
-20mV
... D(V(a1)- V(a2))/ D(V1(Ue))
-10mV
-0mV
10mV
20mV
30mV
40mV
V_Ue
Bild 22 Anstieg der Spannungsübertragungskennlinie
Stromstärke als Parameter
Schaltung
4
mit
der
Die Ermittlung des Klirrfaktors mit der entsprechenden Transientenanalyse in PSPICE
gestaltet sich aber als relativ aufwendig und ergibt in Abhängigkeit der gewählten
43
Simulationsbedingungen, wie Anzahl der untersuchten Schwingungen, Dichte der
Datenpunkte und Amplitudenwert eine außerordentlich große Streuung der
Simulationsergebnisse, so dass eine Verwertung der Ergebnisse in diesem Fall nicht
möglich ist.
Die Bestimmung des Aussteuerbereiches ist bei den Schaltungen 2 bis 4 relativ
einfach, da die Kurven an den Aussteuergrenzen Knickpunkte aufweisen (s. Bild 22).
Für die Schaltung 1 macht es dagegen wenig Sinn, die Linearität zu bestimmen, da
kein linearer Kurvenverlauf zwischen den Aussteuergrenzen vorliegt. Bei der
Beurteilung dieser Schaltung ist mit der Vergrößerung des Aussteuerbereiches hier die
Streckung der Kennlinie in beide Richtungen der Eingangsspannung gewertet worden.
Eine Beurteilung der Linearität bei der Schaltung 1 erfolgt nicht, da mit dem eben
definierten Aussteuerbereich auch der Kurvenverlauf festliegt. Es besteht der
Zusammenhang, dass ein großer Aussteuerbereich einen hohen Maximalwert der
Verstärkung besitzt.
Allgemein lassen sich die Unterschiede in der Spannungsübertragung der einzelnen
Schaltungen (s. Anlage 2) wie folgt beschreiben:
-
Der Aussteuerbereich ist bei den Schaltungen 2 bis 4 unsymmetrisch in
seinen oberen und unteren Grenzen.
-
In Schaltung 1 geht jeweils ein Transistor mit Verlassen des
Aussteuerbereiches in den Sperrbereich über, zu erkennen am
horizontalem Kurvenverlauf (s. Bild15).
-
Schaltung 2 bis 4 zeigen in den angrenzenden Abschnitten des
Aussteuerbereiches unterschiedliches Verhalten. Im rechten Teil der Kurve
wird der Aussteuerbereich vom Transistor M4 begrenzt, welcher in den
Widerstandsbereich übergeht. Im linken Teil der Kurve arbeitet M2 im
Widerstandsbereich.
Eine Simulation der Schaltung 2 mit einfachen aktiven Lasten (s. Bild 10) anstelle des
Stromspiegels, welche zum Vergleich durchgeführt wurde, ergibt eine fast ideale Kurve
mit linearem Verlauf im gesamten Aussteuerbereich bis zum Übergang eines der
Transistoren M1 oder M2 in den Sperrbereich. Allerdings weist diese Art der
Differenzverstärkerschaltung mit den gleichen Parametern einen viel geringeren
Kurvenanstieg und damit auch eine deutlich geringe Verstärkung auf.
4.3.2 Stromstärkeeinfluss
Die Beeinflussung der Spannungsübertragungskennlinie durch die Stromstärke der
Konstantstromquelle der einzelnen Schaltungen wird in den Anlagen 2a bis 2d mit den
Anstiegsdiagrammen dokumentiert. Die Parameterbereiche entsprechen der Tabelle 3.
Für den Stromstärkeeinfluss lassen sich folgende qualitative Aussagen ableiten:
-
In Schaltung 1 wird der Kurvenanstieg mit steigender Stromstärke größer.
-
In den Schaltungen 2 bis 4 wird der Kurvenanstieg mit steigender
Stromstärke geringer.
44
-
Der Aussteuerbereich vergrößert sich nur bis etwa 100 µA, danach wird er
wegen des Übergangs in den Widerstandsbereich eingeengt.
-
Die Kurven unterscheiden sich zwischen den Schaltungen 2 bis 4 nur
minimal.
-
Der Vergleich der Anstiegsdiagramme der Schaltung 1 in Anlage 2a mit Bild 21 lässt
erkennen, dass ab einer Stromstärke von
IK = 100 µA
die Kennlinien nicht mehr den typischen Verlauf annehmen, sondern beim Übergang
vom
Arbeitspunkt
zum
Sperrbereich
nach
beiden
Seiten
sich
die
Ausgangsspannungswerte Ua1 Ua2 nahezu linear zur Eingangsspannung Ue ändern.
Nach der Kennliniengleichung Gl. (71) muss deren Gültigkeit, d. h. nicht negative
Werte des Wurzelausdrucks, gegeben sein. Dies wird erfüllt mit der Bedingung
2  IK /  > UD .
(84)
Das bedeutet, dass der Aussteuerbereich der Differenzspannung durch die
Stromstärke am Arbeitspunkt vorgegeben ist. Andererseits muss natürlich darauf
geachtet werden, dass die Transistoren innerhalb dieses Bereiches nicht in den aktiven
Betriebszustand geraten. Dies ist bei den genannten Kurven der Schaltung 1 ab 100
µA jedoch geschehen. Der Aussteuerbereich wird in diesem Fall gegenüber dem
rechnerisch ermittelten Aussteuerbereich auf beiden Seiten eingeengt.
-
Innenwiderstand der Stromquelle
Bei den Schaltungen 1 und 2 wurde von idealen Stromquellen ausgegangen, d.h. der
Innenwiderstand ist unendlich groß. Für die praktische Realisierung interessiert
natürlich der Einfluss des Innenwiderstandes auf das Differenzverstärkerverhalten und
damit die Aussage, inwieweit die Modellierung mit der idealen Stromquelle sinnvoll
anzuwenden ist.
Dies zu ermitteln, wurde in den Schaltungen 1 und 2 parallel zur Stromquelle mit einem
Innenwiderstand simuliert und dessen Einfluss auf den Aussteuerbereich und die
Linearität bewertet.
►
In Schaltung 2 sind Aussteuerbereich und Linearität über einen großen Bereich
relativ unabhängig vom Innenwiderstand der Stromquelle. Unterhalb eines
Innenwiderstands,
hier
ca.
100-200
k,
werden
die
untere
Aussteuerbereichsgrenze und die Verstärkung verringert.
►
In Schaltung 1 muss unterschieden werden, ob die Aussteuerbereichsgrenzen
durch den Übergang in den Sperrbereich oder in den Widerstandsbereich zustande
kommen (s. auch Anlage 2a):
-
Erfolgt der Übergang in den Sperrbereich
Innenwiderstand der Aussteuerbereich erweitert.
wird
mit
kleinerem
-
Erfolgt der Übergang in den Widerstandsbereich verkleinert sich der
Aussteuerbereich mit kleinerem Innenwiderstand der Stromquelle
45
►
In Schaltung 1 entspricht somit die Verkleinerung der Innenwiderstände qualitativ
einer Vergrößerung der Konstantstromstärke.
►
In Schaltung 3 und 4 ist der Innenwiderstand des Transistors M5 durch die
Arbeitspunkteinstellung vorgegeben. Es besteht ein nahezu linearer
Zusammenhang zwischen Stromstärke und Innenwiderstand.
4.3.3 Widerstandseinfluss
Die Beeinflussung der Spannungsübertragungskennlinie durch den Lastwiderstand an
den Drainelektroden von M1 und M2 der einzelnen Schaltungen wird in den Anlagen
2e bis 2h mit den Anstiegsdiagrammen dokumentiert. Die verwendeten
Parameterbereiche entsprechen wieder den Werten der Tabelle 3.
Für den Einfluss des Widerstandes lassen sich folgende qualitativen Aussagen
ableiten:
-
Der Widerstand beeinflusst nur bei der Schaltung 1 den Kurvenanstieg im
Aussteuerbereich. Dabei führen größere Widerstände auch zu größeren
Anstiegen.
-
In Schaltung 1 bleibt der Aussteuerbereich mit größeren Widerständen
nahezu gleich, in den Schaltungen 2 bis 4 wird dieser über die untere
Aussteuergrenze verkleinert.
-
Die Kurven der Schaltung 2,3 und 4 sind nahezu identisch.
-
Die Linearität und Anstieg werden bei den Schaltungen 2 bis 4 durch die
Widerstände kaum beeinflusst.
Untersucht man die Wirkung von unsymmetrischen Werten bei den Kanallängen von
M3 und M4 zeigt sich folgendes (siehe auch Bild 23):
-
Bei den Schaltungen 2 bis 4 werden die Kurven mit größerer Kanallänge an
M4 horizontal verschoben.
-
Bei der Schaltung 1 werden die Kurven mit kleinerem Widerstand an R1
oder R2 flacher und damit der Nullpunkt verschoben.
46
4.0V
3.0V
2.0V
1.0V
0V
-1.0V
-2.0V
-60mV
-50mV
-40mV
V(a1)- V(a2)
-30mV
-20mV
-10mV
0mV
10mV
20mV
30mV
40mV
V_Ue
Bild 23 Spannungsübertragungskennlinie der Schaltung 2 mit unterschiedlichen
Kanallängen an M3 und M4; L4 = { 7,8µm; 7,9µm; 8,0µm; 8,1µm; 8,2µm; 8,3µm }
Diese Unsymmetrie in der Schaltung führt zu einer Offsetspannung, auf die im
Abschnitt 4.3.5 noch eingegangen wird.
4.3.4 Einfluss des W/L-Verhältnisses
Die Beeinflussung der Spannungsübertragungskennlinie durch das W/L-Verhältnis der
einzelnen Schaltungen mit den Parameterbereichen der Tabelle 3 wird in den Anlagen
2i bis 2l dokumentiert.
Für den Einfluss des W/L-Verhältnisses lassen sich folgende qualitativen Aussagen
ableiten:
-
Schaltung 2 bis 4 haben wiederum fast identischen Kurvenverlauf.
-
Schaltung 1 besitzt mit steigendem W/L-Verhältnis eine
Verstärkung und einen kleiner werdenden Aussteuerbereich.
-
Schaltung 2 bis 4 haben mit steigendem W/L-Verhältnis eine größere
Verstärkung, einen größeren Aussteuerbereich und geringere Linearität.
größere
Da mit den hier vorgegeben Simulationsbedingungen in der Schaltung 1 jeweils ein
Transistor an den Aussteuergrenzen in den Widerstandsbereich übergeht (s. Anlage
2i), wird in Bild 24 das Anstiegsdiagramm dieser Schaltung mit einem verringertem
Konstantstrom am Arbeitspunkt von
IK = 50 µA
dargestellt. Hier erfolgt der Übergang an den Aussteuergrenzen in den Sperrbereich.
47
0
-4
-8
-12
-16
-20
-1.0V
-0.8V
-0.6V
-0.4V
-0.2V
... D(V(a1)-V(a2)) / D(V_Ue)
0.0V
0.2V
0.4V
0.6V
0.8V
1.0V
V_Ue
Bild 24 Anstieg der Spannungsübertragungskennlinie Schaltung 1 mit dem W/LVerhältnis als Parameter (IK = 50 µA)
Des Weiteren wurde auch schon auf die unsymmetrischen Aussteuerbereichsgrenzen
bei den Schaltungen 2 bis 4 hingewiesen. Diese kommen durch die Unsymmetrie der
Schaltungen mit Stromspiegel wie folgt zustande:
·
·
·
·
Die Spannungsübertragungskennlinie durchläuft bei Schaltung 1 den Übergang
vom Sättigungs- zum Sperrbereich der Transistoren M1 und M2.
Die Spannungsübertragungskennlinie bei den Schaltungen 2 bis 4 dagegen
durchläuft den Übergang vom Sättigungs- zum Widerstandsbereich der
Transistoren M2 und M4. Die Transistoren haben unterschiedliche Kennwerte für .
Durch den Stromspiegel wird der Spannungsanstieg beim Durchlaufen des
Kennlinienbereiches nur von einem Ausgang (hier Ua2) realisiert, während am
anderen Ausgang (hier Ua1) die Spannung nahezu konstant bleibt.
Durch die Schwellspannungsverschiebung infolge Substratsteuerung an den
Transistoren M1 und M2 wird die untere Aussteuergrenze hier zusätzlich um ca. 12
mV herabgesetzt und verstärkt damit die Unsymmetrie des Aussteuerbereiches.
Tabelle 6 fasst die Wirkung der Parameter Stromstärke, Widerstand und W/LVerhältnis auf die Größen Linearität, Aussteuerbereich und Verstärkung um den
Arbeitspunkt als lineare Abhängigkeit zusammen. Die Ergebnisse sind daher nur für
qualitative Aussagen anwendbar.
Mit dem Simulationsergebnis, dass die Modellierungen der Stromquelle in den
Schaltungen 2 und 3 keine messbare Veränderung im Gleichstromverhalten erzeugen,
genügt es, die gemittelten Simulationsergebnisse für die Schaltungen 2 bis 4
zusammen darzustellen. Zu beachten ist das Vorzeichen der Verstärkung und die
Relation der Kennziffer Linearität (s. Gl. (83)). Die Einstellung der Stromstärke mittels
der Referenzspannung UREF bei Schaltung 3 und der Kanallänge L7 bei Schaltung 4
wurde an Hand der Umrechnung der Anlage 2m einbezogen.
Parameter
Arbeitspunkt
Konstantstrom IK
- Einstellung mit UREF
- Einstellung mit L7
Verstärkung
 49,55
0,37 / µA
55 / V
 2,36 / µm
Linearität v
 23,35 / V
 0,31 / VµA
 59,8 / V²
2,92 / Vµm
Aussteuerbereich U
55 mV
0,12 mV / µA
23,2 mV / V
 0,571 mV / µm
48
Widerstand (L3,4)
W/L-Verhältnis (W 1,2)
0,10 / µm
10,09 / µm
0,30 / Vµm
11,3 / Vµm
 4 mV / µm
 8,5 mV /µm
Tabelle 6 Zusammenfassung Parametereinfluss auf das Gleichstromverhalten der
Schaltung 2 bis 4
Daraus abgeleitet ergeben sich für die Schaltungen 2 bis 4 die Forderungen

Großes W/L-Verhältnis und geringer Strom für hohe Verstärkung

Kleines W/L-Verhältnis für hohe Linearität

Kleines W/L-Verhältnis und geringer Widerstand für großen Aussteuerbereich
wogegen für die Schaltung 1 gilt

Großes W/L-Verhältnis, großer Widerstand und großer Strom für hohe
Verstärkung

Geringes W/L-Verhältnis, und großer Strom für großen Aussteuerbereich
Die Grenzen der Dimensionierung nach diesen Gesichtspunkten sind bei allen
Schaltungen hauptsächlich durch die Bedingungen zum Sättigungsbetrieb der
Transistoren gegeben.
49
4.3.5 Offsetspannung
Bei der bisher angewandten Modellierung wurde meist davon ausgegangen, dass die
Differenzverstärkerschaltungen geometrisch streng symmetrisch aufgebaut sind. Dies
ist in der Praxis jedoch nicht realisierbar. Somit ist bei den MOS-Transistoren mit
Abweichungen hinsichtlich der Geometrieverhältnisse und den elektrischen
Kennwerten zu rechnen. Die Auswirkungen der Unsymmetrien hinsichtlich Kanalweite
und Schwellspannung auf das Entstehen von Offsetspannung sollen deshalb
untersucht werden.
Die Offsetspannung setzt sich aus einem systematischen durch die Schaltung
verursachten Anteil und einen Anteil verursacht durch Toleranzen zusammen. Da hier
nur mit symmetrischen Differenzverstärkerschaltungen, d.h. W/L-Verhältnis,
Transistorkonstante und Arbeitspunkt der korrespondierenden Transistoren M1 und M2
bzw. M3 und M4 sind gleich groß, gearbeitet wird, entfällt die Betrachtung des
systematischen Anteils. Die zu untersuchenden Toleranzen ergeben sich aus der
MOSFET-Fertigung, welche hauptsächlich durch unterschiedliche Kanalabmessungen
und durch ungleiche Dotierungen oder Oxiddicken zustande kommen. Die Ermittlung in
der Simulation erfolgt mittels der Spannungsübertragungskennlinie.
Als Parameter für die Simulation wurden Kanalweitenabweichungen und
Schwellspannungstoleranzen zwischen M1 und M2 bzw. zwischen M3 und M4
gewählt. Die Ergebnisse der Simulation, siehe dazu Anlage 3, zeigen nahezu lineare
Zusammenhänge, so dass für die Charakterisierung der Offsetspannungsabhängigkeit
der Geraden-anstiegswert ausreichend ist. In Tabelle 7 sind die ermittelten
Anstiegswerte für die Offsetspannung Ua1 Ua2 zusammengefasst.
─1 mV / mV
Schwellspannungsdifferenz zwischen M1 und M2
0,29 mV / mV
265 mV / µm
67 mV / µm
Schwellspannungsdifferenz zwischen M3 und M4
Kanalweitendifferenz zwischen M1 und M2
Kanallängendifferenz zwischen M3 und M4
Tabelle 7 Offsetspannung in Abhängigkeit von Unsymmetrien
In Abschnitt 4.3.3 wurde bereits auf die Auswirkung der Kanallängendifferenz zwischen
M3 und M4 im Zusammenhang mit dem Widerstandseinfluss auf das
Gleichstromverhalten eingegangen (s. dazu Bild 23). Es lässt sich schlussfolgern

Abweichungen zwischen M1 und M2 wirken aufgrund der höheren
Transistorkonstante deutlich stärker auf die Offsetspannung als
Abweichungen zwischen M3 und M4
Da Geometrieabweichungen in der behandelten Größenordnung technologisch
unvermeidlich sind, wird bei Differenzverstärkeranwendungen, wie dem
Operationsverstärker, oft eine Offsetspannungskompensation notwendig.
50
4.4
Wechselstromverhalten
4.4.1 Grundlagen
Das Verstärkungsverhalten soll wiederum aus der Perspektive der Änderung der
Arbeitspunktparameter Konstantstrom, Lastwiderstand und W/L-Verhältnis und aus der
Sicht des Einflusses der verschiedenen Transistorkapazitäten, wie Überlappungs- und
Sperrschichtkapazitäten untersucht werden. Des Weiteren ist der KanallängenModulationsparameter wegen seines großen Einflusses auf die Verstärkung untersucht
worden. Das Wechselstromverhalten wurde weiter nach dem Differenzverstärkungsund Gleichtaktverstärkungsverhalten unterschieden.
Als Bewertungsgrößen für das Wechselstromverhalten wurden die Größen

3 dB-Grenzfrequenz fG mit der PSPICE-Funktion LPBW(V(a1)-V(a2),3),

Verstärkung v(0) mit der PSPICE-Funktion YatX(V(a1)-V(a2),10) und

Produkt von Verstärkung v(0) und Grenzfrequenz f G, im weiteren als
Verstärkung-Bandbreite-Produkt GBW bezeichnet,
herangezogen. Die obigen PSPICE-Funktionsausdrücke werden auch für die
Darstellung der Ergebnisse der Simulation in den Anlagen 4b bis 4e für die
Differenzverstärkung verwendet.
Das Verstärkung-Bandbreite-Produkt entspricht bei Tiefpässen erster Ordnung der
Transitfrequenz fT . Da die hier verwendeten Schaltungen höherer Ordnung sind,
ergeben sich z.T. sehr erhebliche Abweichungen. Wegen der besseren
Aussagefähigkeit des Verstärkung-Bandbreite-Produktes GBW bezüglich der
Verstärkerqualität wurde diesem gegenüber der Transitfrequenz hier der Vorzug
gegeben.
Bei der Beurteilung der Ergebnisse muss man beachten, dass das hier verwendete
PSPICE Level 1-Modell nur für den niederfrequenten Bereich brauchbar anzuwenden
ist. Mit dem Zusammenhang aus Gl. (18) und den in den Schaltungen verwendeten
Kanalgeometrien ergibt sich als Grenzwert für den Bereich, innerhalb dessen noch
ohne komplexem Übertragungsleitwert gerechnet werden kann, eine Frequenz von
f < 320 MHz.
Dieser Wert fällt bei der Variation der Abmessungsparameter W und L noch
entsprechend niedriger aus. Speziell bei der Untersuchung der quantitativen Wertigkeit
der einzelnen Kapazitäten in Schaltung 1 wird dieser Bereich verlassen. Da die übrigen
Schaltungen, welche mit aktiven Lasten arbeiten, obige Grenzbedingung aber
einhalten, wird wegen der Vergleichbarkeit der Schaltungen dieser Umstand außer
Acht gelassen.
Der Verstärkerbetrieb ist sinnvoll nur mit Differenzeingangsspannungen weniger als ca.
25 mV realisierbar, da die Linearität der Kennlinie außerhalb dieses Bereiches
zunehmend Abweichungen unterliegt und dies zu Verzerrungen führt /16, S.368/. Da
aber die PSPICE-Analyse AC Sweep am Arbeitspunkt mit linearen Zusammenhängen
arbeitet, können die Simulationen der Einfachheit halber mit einer AC-Spannung von 1
V durchgeführt werden, so dass mit dem jeweiligen Ausgangsspannungswert direkt die
Verstärkung angegeben wird.
51
Tabelle 4 im Abschnitt 4.2 zeigt die erheblichen Abweichungen der Schwellspannung
durch die Substratsteuerung. Trotzdem wird für die Verstärkung vD nur mit einer
geringfügigen Änderung zu rechnen sein, da die Verstärkung nur von der
Spannungsdifferenz UGS  UTH in der Übertragungsleitwertberechnung beeinflusst wird
und diese wiederum sich kaum ändert. Daher wird bei der Untersuchung der
Differenzverstärkung auf eine Betrachtung des Substratsteuerungseinflusses
verzichtet.
4.4.2 Differenzverstärkung
4.4.2.1 Einfluss des Arbeitspunktes
Im Abschnitt 4.2 wurde herausgearbeitet, dass der Arbeitspunkt in erster Linie durch
den Lastwiderstand und den Konstantstrom gegeben ist. Die sich dabei einstellenden
Spannungswerte bestimmen wiederum direkt die MOS-Steilheiten (s. Gl. (24) bis (31)).
Es ist somit hinreichend, den Zusammenhang von Verstärkung und
Transistorsteilheiten aus dem statischen Kleinsignalersatzschaltbild aufzuzeigen, um
Aussagen über den Arbeitspunkteinfluss zu treffen.

Schaltung mit idealer Stromquelle und passiver Last (Schaltung 1)
Aus dem zur Schaltung 1 (s. Bild 17) entsprechenden statischen
Kleinsignalersatzschaltbild, dargestellt im Bild 25, wird der Zusammenhang zwischen
Eingangsund
Ausgangsspannung
über
die
üblichen
Knotenund
Maschenbeziehungen abgeleitet. Auf die Einbeziehung der Substratsteilheit wurde hier
verzichtet.
Bild 25 Statisches Kleinsignalersatzschaltbild der Schaltung 1
Ausgehend von
 ua1,2 / R1,2 = gm1,2 ∙ ( ue1,2  us ) + gd1,2 ∙ ( ua1,2  us )
gm1 ∙ (ue1  us) + gd1 ∙ (ua1  us) = gm2 ∙ (ue2  us)  gd2 ∙ (ua2  us)
(85)
(86)
52
und Gl. (61) und (62) erhält man die allgemeine Form.
(gm1+gd1)
(gm1+gd1)
uGL [ gm2 (gm2+gd2)  gm1 ]  uD/2 [ gm2 (gm2+gd2) + gm1 ]
ua1 =
(87)
1
(gm1+gd1) (R2 gd2 + 1)
R1 + gd1 + (gm2+gd2)
R1
Zwischen symmetrischem und unsymmetrischem Spannungsabgriff besteht dazu noch
der Zusammenhang
ua1  ua2 = (1+R2 / R1) ua1
(88)
Die Spannung der Source-Elektrode gegen Masse us wurde hier als Hilfsgröße
verwendet, ohne dass diese einen Einfluss auf das Ergebnis hat. Aus der allgemeinen
Formel lässt sich für den symmetrisch aufgebauten Differenzverstärker, d.h. R1=R2 und
M1=M2, ableiten
die Differenzspannungsverstärkung mit uGL=0
vD = (ua1 ua2) / ud = ─ gm ∙ R / (R ∙ gd + 1)
(89)
bzw. mit einem idealisierten Ausgangsleitwert gd der Transistoren von Null
vD = ─ gm ∙ R = R ∙  KP ∙ W/L ∙ IK
(90)
Die Simulationsergebnisse in Anlage 4b bestätigen den Zusammenhang zwischen
Verstärkung und den Parametern IK, R und W/L. Maximale Verstärkung lässt sich also
bei dieser Schaltung durch
-
große Widerstände,
große Stromstärke (unter Beachtung von Gl. (78)) und
großes W/L-Verhältnis
erzielen. Dies bestätigt damit auch die Ergebnisse aus den Untersuchungen zum
Gleichstromverhalten.
Aus Gl. (88) erkennt man außerdem, dass die symmetrisch abgegriffenen
Spannungswerte das Doppelte der unsymmetrischen Spannungswerte betragen.
Mit der Unterscheidung von Differenz- und Gleichtaktansteuerung lässt sich das
Kleinsignalersatzschaltbild entsprechend anpassen. Bei Differenzansteuerung mit
Ue1 = Ue2
liegt der Knoten S1, S2 an Masse und bei Gleichtaktansteuerung mit
Ue1 = Ue2
wirkt der Innenwiderstand der Stromquelle, welcher bei Schaltung 1 jedoch mit der
idealen Stromquelle unendlich ist. Aus diesem Grunde besitzt die oben verwendete
Spannungsgröße uS Nullpotential und hat keinen Einfluss auf die Differenzverstärkung.
53
Da die mathematische Ableitung des Frequenzverhaltens der Differenzverstärker
äußerst aufwendig ist, wurden die Parametereinflüsse auf die Grenzfrequenz f G und
damit
auf
das
Verstärkung-Bandbreite-Produkt
GBW
nur
aus
den
Simulationsergebnissen in Anlage 4b beurteilt. Zusammenfassend lässt sich
feststellen:

-
Größere Stromstärken bewirken
Verstärkung-Bandbreite-Produkt
höhere
Grenzfrequenz
und
höheres
-
Größere Widerstände führen zu niedrigeren Grenzfrequenzen und auch zu
niedrigerem Verstärkung-Bandbreite-Produkt
-
Ein größeres W/L-Verhältnis bewirkt ebenfalls eine
Grenzfrequenz und dem Verstärkung-Bandbreite-Produkt
Absenkung
der
Schaltung mit idealer Stromquelle und aktiver Last (Schaltung 2)
Das Kleinsignalersatzschaltbild dieser Schaltung mit dem Stromspiegel aus p-KanalTransistoren zeigt Bild 26. Als Ausgangsgleichung für der Berechnung der
Verstärkergrößen kann Gl. (86) der Schaltung1 übernommen werden. Gl. (85) wird um
die Stromwerte der aktiven Lasten korrigiert.
 gm3,4 ua1  gd3,4 ua1,2 = gm1,2 ∙ ( ue1,2  us ) + gd1,2 ∙ (ua1,2  us)
(91)
Durch Auflösen des Gleichungssystems erhält man wieder den allgemeinen
Zusammenhang mit der Vereinfachung, dass die Substratsteilheit unberücksichtigt ist.
(gm1+gd1)
(gm1+gd1)
uGL [ gm2 (gm2+gd2)  gm1 ]  uD/2 [ gm2 (gm2+gd2) + gm1 ]
ua1 =
(92)
gm3 + gd3 + gd1 + (gm1+gd1) [gm3 + gd3 + gd2 (gm3 + gd3 + gm4 )]
(gm2+gd2)
gd4
Der
Zusammenhang
zwischen
symmetrischem
Ausgangsspannungsabgriff beträgt dazu
und
ua1  ua2 = (1+ (gm3 + gd3 + gm4)/gd4 ) ua1
unsymmetrischem
(93)
54
Bild 26 Statisches Kleinsignalersatzschaltbild der Schaltung 2
Für die symmetrische Schaltung mit gm1 = gm2 und gd1 = gd2 sowie gm3 = gm4 und gd3 =
gd4 und der Näherung gm  gd vereinfacht sich die Beziehung
vD = ─ gm1 / (gd1 + gd3 )
(94)
Eine gute Näherung für die Differenzverstärkung in Abhängigkeit von den
Arbeitspunktparametern lässt sich aus Gl. (94) mit den Gl. (30) und (31) herleiten:
vD =  1/IK ∙(1/ + UB + IK /1 ─ IK /3) .
Man erhält damit aus den Arbeitspunktwerten:
und aus der Simulation der Schaltung 2:
(95)
vD = 46,74
vD = 49,55.
Die aus der Gl. (95) ableitbaren Zusammenhänge:
-
größere Stromstärke vermindert die Verstärkung,
-
größerer Widerstand vermindert die Verstärkung nur in geringem Maße,
-
ein großes W/L-Verhältnis hat den entscheidendsten Einfluss auf größere
Verstärkung
werden bestätigt durch die Simulationsergebnisse (s. Anlage 4c) aus denen außerdem
zu schlussfolgern ist:
-
Mit der Stromstärke werden Grenzfrequenz und Verstärkung-BandbreiteProdukt erhöht.
-
Größere Widerstände senken Grenzfrequenz und Verstärkung-BandbreiteProdukt.
-
Ein größeres W/L-Verhältnis führt zu kleineren Grenzfrequenzen.
-
Für den Zusammenhang von W/L-Verhältnis und Verstärkung-BandbreiteProdukt ergibt sich ein Optimum bei
55
W1,2 = 4,5 µm und GBW = 7,28 GHz
Wegen der Bedeutung des Verstärkung-Bandbreite-Produkt als wichtiges
Beurteilungskriterium für den Verstärker sollte der letztgenannte Zusammenhang bei
der Dimensionierung Beachtung finden.

Schaltung mit realer Stromquelle und idealer Spannungsreferenz (Schaltung 3)
Gegenüber Schaltung 2 ist hier zusätzlich der Ausgangsleitwert der
Konstantstromquelle
M5,
welcher
zwischen
Kleinsignalmasse
und
den
Sourceelektroden von M1 und M2 eingebunden ist, aufzunehmen. Dies bedeutet, dass
der Strom durch M5 sich auf M1 und M2 aufteilt. Die Übertragungssteilheit von M5 hat
wegen der idealen Spannungsreferenz, die kleinsignalmäßig eine Verbindung von
Gate und Source des Transistors M5 darstellt, keinen Einfluss auf die Verstärkung.
Das statische Kleinsignalersatzschaltbild der Schaltung 3 ist im Bild 27 dargestellt.
Bild 27 Kleinsignalersatzschaltbild der Schaltung 3
Ohne Näherungen, wie gmgd und gm1 = gm2 bzw. gm3 = gm4 , welche bereits während
der Berechnung von Schaltung1 angewandt wurden, erreichen die jeweiligen
Gleichungen einen solchen Umfang, dass eine überschaubare Darstellung unmöglich
ist. Da die Näherungen wieder die Form der Gl. (111) ergeben, soll auf die
formelmäßige Darstellung für diese Schaltung und auch für die Schaltung 4 verzichtet
werden.
Die Simulationsergebnisse (s. Anlage 4d) zeigen nahezu quantitative Übereinstimmung
mit den Ergebnissen der Schaltung 2.

Realer CMOS-Differenzverstärker (Schaltung 4)
Aus dem Kleinsignalersatzschaltbild im Bild 28 ist erkennbar, dass gegenüber
Schaltung 3 nur noch die gesteuerte Stromquelle von M5 zusätzlich zu betrachten ist.
Als Parameter fließt die für die Arbeitspunkteinstellung benötigte Drain/Gate-SourceSpannung von M6 ein.
56
Bild 28 Kleinsignalersatzschaltbild des realen CMOS-Differenzverstärkers
(Schaltung4)
Die Simulationsergebnisse (s. Anlage 4e) zeigen ebenfalls nahezu quantitative
Übereinstimmung mit den Ergebnissen der Schaltung 2 und 3.
Die Werte für den Konstantstrom, welcher in Schaltung 3 über die Referenzspannung
und in Schaltung 4 über die Kanallänge von M7 eingestellt wird, sowie für den
Lastwiderstand von M3 und M4, welcher sich durch die Kanallänge einstellt, wurden
aus der Anlage 2m übernommen.
4.4.2.2 Einfluss der Kapazitäten
Der Einfluss der MOSFET-Kapazitäten wurde bereits in den Abschnitten 2.7 und 3.3
kurz erläutert. Als Kernpunkt dieses Abschnittes soll die unterschiedliche Wirkung der
verschiedenen Kapazitäten auf das Verstärkerverhalten aufgezeigt werden. Die
dynamischen Kleinsignalersatzschaltbilder der jeweiligen Schaltungen mit den hier
betrachteten Kapazitäten sind in der Anlage 5 aufgeführt. Die im allgemein übliche
Zusammenfassung von parallelen Kapazitäten und Widerständen wurde darin nicht
vorgenommen.
Wie bereits in Abschnitt 4.1 definiert, werden die Überlappungskapazitäten durch die
Modellparameter CGDO und CGSO sowie W und LEFF in PSPICE errechnet. Zur
vereinfachten Betrachtung des Anteils der Gate-Source-Kapazität, welche zum Kanal
wirkt, wird auf die Angabe von LD verzichtet, so dass LEFF gleich L wird. Dieser Anteil
der Gate-Source-Kapazität wurde außerdem separat von der Gate-SourceÜberlappungskapazität dargestellt. Weiter wird die Gate-Bulk-Kapazität, welche
außerhalb des Kanalbereiches wirkt und im PSPICE-Modell durch CGBO
charakterisiert wird, vernachlässigt.
Da alle Transistoren ausschließlich im Sättigungsbereich arbeiten sollen, entfällt somit
auch die Betrachtung der Kanalkapazität zwischen der Gate- und der Drainelektrode,
da diese, wie in 2.4 bereits gezeigt, im Sättigungsbereich Null wird.
Aufgrund der Schaltungsanordnung entfallen bei den jeweiligen Schaltungen folgende
Kapazitäten:
Schaltung 2: CGD3, CBS3, CBS4
Schaltung 3: CGD3, CBS3, CBS4, CBS5, CGSK5, CGSÜ5
Schaltung 4: CGD3, CBS3, CBS4, CBS5, CGD6, CBS6, CGD7, CBS7
57
Mit den in 4.1 festgelegten Technologie-Parametern und Gl. (16) ergibt sich für die
Gate-Drain/Source-Überlappung eine Überlappungsbreite von
d = 0,2 µm.
Für die Ermittlung der Sperrschichtkapazitäten wird von der allgemeinen
Plattenkondensatorgleichung ausgegangen und mit dem geometrieabhängigen Faktor
CG = 0,1 fF/µm²
gerechnet, was einer Sperrschichtdicke von
dSS = 1 µm
entspricht. Bei einer angenommenen festen Drain/Source-Elektrodenlänge von
dD,S = 2 µm
ergibt sich ein nur von der Kanalweite abhängiger Faktor von
CW = 0,2 fF/µm = 0.2 nF/m.
Dies kann relativ einfach mit PSPICE in die Schaltung eingebunden werden.
Parallele Kapazitäten in den Kleinsignalersatzschaltbildern können wegen ihrer
gleichen Wirkung auf das Verstärkerverhalten zu Gruppen zusammengefasst werden,
was in der Tabelle 8 dargestellt ist.
Gruppe
1
2
3
4
5
Schaltung 1
Schaltung 2
CGS2 , CBS1 , CBS2
CBD1
6
7
8
9
Schaltung 3
Schaltung 4
CGD1
CGS1
CGS2 , CBS1 , CBS2
CGS2 , CBS1 , CBS2 CBD5
CBD5 , CGD5
CBD2 , CGD2
CBD1 , CBD3 , CGS3 , CGS4
CBD4
CGD4
CGS5 , CGS6 , CGS7 CGD6 ,
CBD7
CGD5
Tabelle 8 Zusammenfassung der Kapazitäten am Differenzverstärker
Die Bewertung des Einflusses der jeweiligen Kapazität erfolgt über die Ermittlung der
3dB-Grenzfrequenz. Dazu werden die jeweiligen Parameter CGDO/CGSO bzw. der
oben festgelegte Sperrschichtkapazitätsfaktor um ca. ±10% für eine beliebige
Kapazität der zu untersuchenden Kapazitätsgruppe verändert. Dies entspricht den
Werten
für den Sperrschichtkapazitätsfaktor CW
0,18 und 0,22 nF/m
58
und für CGDO und CGSO
0,30 und 0,37 nF/m.
Unter der idealisierten Annahme, dass es sich bei den zu untersuchenden
Differenzverstärkern um Tiefpässe 1. Ordnung handelt, gilt für deren
Übertragungsverhalten
G(j) = KP /(1+jT1)
(96)
mit der Eckfrequenz bei 3 dB-Verstärkungsabfall
E
= 1 / T1 = 1/RC
(97)
Mit der relativen Änderung der Grenzfrequenz in Abhängigkeit der jeweiligen
Kapazitätsänderung erhält man so ein Maß für die Beeinflussung dieses
Tiefpassverhaltens. Große Werte der Änderung weisen auf eine maßgebliche
Beeinflussung des Tiefpassverhaltens hin, während kleine und negative Werte darauf
hindeuten, dass die Kapazitäten entweder in Reihenschaltung zu anderen Kapazitäten
wirken und die resultierende Gesamtkapazität verringern oder Hochpassverhalten
vorliegt.
Zu beachten ist ferner, dass das Verhältnis aus Grenzfrequenz- und
Kapazitätsänderung proportional mit dem Quadrat der Eckfrequenz ansteigt, was sich
relativ einfach aus der näherungsweisen Umstellung der Beziehung
nach
E + E = 1 / [ R∙( C + C ) ]
(98)
E / C   R E²
(99)
ableiten lässt. Die ermittelten Grenzfrequenzen sind in Anlage 6 zusammengefasst.
Die errechneten Werte für die relative Änderung der Grenzfrequenz in Bezug auf die
jeweilige Kapazitätsänderung zeigen augenscheinlich, dass die Kapazitäten der
Gruppen 4, 6 und 7 der Schaltungen 2 bis 4 verantwortlich für das Tiefpassverhalten
der Differenzverstärker sind. Da die Werte relativ schaltungsunabhängig sind, lässt
sich schlussfolgern, dass analog zum arbeitspunktabhängigen Verstärkungsverhalten
die idealisierte Konstantstromquelle kaum zu Abweichungen im kapazitätsabhängigem
Verstärkerverhalten gegenüber dem realen CMOS-Differenzverstärker führt. Das
Tiefpassverhalten der hier untersuchten Differenzverstärker wird somit ausschließlich
von den Drainkapazitäten der Transistoren M2 und M4 verursacht.
Analog verhält es sich bei Schaltung 1. Nur die Drainkapazitäten bewirken die
Absenkung der Grenzfrequenz und dies mit etwa gleichem Anteil.
Die Gate-Source-Kapazität und die Bulk-Source-Kapazität der Transistoren M1 und M2
beeinflussen zwar das Tiefpassverhalten des Verstärkers nicht, bilden aber
gemeinsam in einer Reihen-/Parallelschaltung eine Eingangskapazität in den
Schaltungen 1 bis 4, welche sich als Last bei der Kombination mit weiteren
Schaltungselementen am Differenzverstärkereingang bemerkbar macht. Analog dazu
wirken natürlich Lastkapazitäten am Ausgang der Verstärkerstufe maßgeblich auf die
Verringerung der Grenzfrequenz.
4.4.2.3 Kanallängen-Modulationsparameter
59
Der
Kanallängen-Modulationsparameter

charakterisiert
den
endlichen
Ausgangswiderstand des MOSFET und wird über den Anstieg der Ausgangskennlinie
bestimmt. Es besteht kein direkter Bezug zu Material-,
Abmessungs- oder
Spannungsgrößen. In der Literatur wird für  in der Regel ein Wert um 0.02 1/V
angegeben.
Trotz dem innerhalb einer integrierten Schaltung nicht mit messbaren Abweichungen
vom technologisch vorgegeben Wert zu rechnen ist, soll in diesem Abschnitt der
Einfluss von  auf die Verstärkerkennwerte untersucht werden.
Der Vergleich von Gl. (30), (31) und (89) sowie Gl. (95) zeigt den wesentlichen
Unterschied zwischen der Schaltung 1 und den Schaltungen 2 bis 4 bei der Wirkung
des Kanallängen-Modulationsparameters.
Schaltung 1:
Mit zunehmenden  kommt es durch den Einfluss auf den
Übertragungsleitwert gm und Ausgangsleitwert gd zu einer relativ
geringen Verstärkungsminderung.
Schaltung 2 bis 4:
Mit zunehmenden  verringert sich die Verstärkung angenähert
proportional.
Der Zusammenhang zwischen  und den Verstärkerkennwerten v(0), f G, GBW ist
angenähert linear, so dass es ausreichend ist, die Schaltungen mit zwei verschiedenen
-Werten zu simulieren. Dafür wurde
U = 0,01 1/V
O = 0,03 1/V
gewählt. Die entsprechenden Verstärkerkennwerte sind
zusammengefasst. Die Beurteilung der Ergebnisse ergibt:
in
der
Anlage
7

Der oben abgeleitete Einfluss auf die Verstärkung bestätigt sich.

Zwischen  und der Grenzfrequenz besteht dagegen angenähert direkte
Proportionalität.

Die Schaltung 2 bis 4 zeigen fast gleiche Simulationsergebnisse.

Mit zunehmendem -Wert wird das Verstärkung-Bandbreite-Produkt
verringert.

Nur die -Werte von M1, M2, M3 und M4 beeinflussen das
Verstärkerverhalten wesentlich.
Bild 29 zeigt noch eine weitere Wirkung des Kanallängen-Modulationsparameters.
Dargestellt sind die Ausgangskennlinien der verwendeten Transistoren M1 und M3 an
ihren Arbeitspunkten. Die zwei Kennlinien von M1 repräsentieren den
Aussteuerbereich für
 40 mV < Ue1 < 10 mV.
Die sich ergebenden Schnittpunkte zwischen den Ausgangskennlinien bestimmen also
den Arbeitspunkt und den Aussteuerbereich. Daraus folgt, dass  als Parameter für die
Kennliniensteigung auch mit für Arbeitspunktbereich und Aussteuerbereich
verantwortlich ist. Es besteht der Zusammenhang
60


Größerer -Wert führt zu größerem Aussteuerbereich
Größerer -Wert ermöglicht größeren Spielraum für den Arbeitspunkt
Wie bereits festgestellt, gibt es praktisch jedoch keine technologische Möglichkeit für
die Anwendung des Kanallängen-Modulationsparameters zur Dimensionierung der
Schaltungen.
100uA
80uA
60uA
40uA
20uA
0A
0
1.0
-ID(M1)
2.0
3.0
4.0
5.0
6.0
7.0
8.0
ID(M2)
Uds
Bild 29 Arbeitsbereich zweier MOSFET (n-Kanal und p-Kanal) in Reihenschaltung
4.4.3
Gleichtaktverstärkung
Aus der allgemeinen Gleichung für die Ermittlung der Verstärkung aus den Transistorleitwerten (s. Gl. (87) und (92)) ist erkennbar, dass bei unterschiedlichen
Übertragungs- und Ausgangsleitwerten der MOSFETs M1 und M2 eine beim
Differenzverstärker unerwünschte Gleichtaktverstärkung vGL auftritt.
In den für die Betrachtung der Differenzspannungsverstärkung verwendeten
Schaltbildern kann keine Gleichtaktverstärkung auftreten, da Ue2 stets Null ist. Deshalb
wird für die Messung der Gleichtaktverstärkung die Schaltung so verändert, dass Ue1
und Ue2 gemeinsam durch eine Wechselstromquelle angesteuert werden. Bild 30 zeigt
dies für die Schaltung 1.
61
Bild 30 Schaltung 1 mit Gleichtaktansteuerung
Bei
der
Betrachtung
der
Differenzverstärkung
wurde
aus
dem
Kleinsignalersatzschaltbild geschlussfolgert, dass bei Gleichtaktansteuerung der
Innenwiderstand der Stromquelle wirksam wird. Dieser ergibt sich bei den Schaltungen
3 und 4 durch die Arbeitspunkteinstellung über die gewählte Stromstärke.
Außerdem hängen bei integrierten MOSFETs die Bulk-Source-Spannung UBS und
demzufolge die Substratsteilheit gmb von der Gleichtaktspannung UGL ab. Mit
zunehmendem UGL verschieben sich die UBS-Werte in den negativen Bereich. Analog
zu den Untersuchungen der Differenzverstärkung wurde hier von einer Gate-Spannung
von Null am Arbeitspunkt ausgegangen.
Abgeleitet daraus wurden die folgenden die Gleichtaktverstärkung am wesentlichsten
beeinflussenden Parameter untersucht:

Unterschiede in der Kanalweite zwischen M1 und M2 mit
 0,1 µm < W 1  W 2 < 0,1 µm

Unterschiede in der Kanallänge zwischen M3 und M4 mit
0,4 µm < L3  L4 < 0,4 µm

Innenwiderstand der Stromquelle M5 durch die Stromstärke (der
Bereich von 50 µA bis 150 µA entspricht einem Leitwertbereich von
0.87 µS < gd5 < 2,88 µS) mit einer Unsymmetrie von 0,01 µm
zwischen den Kanalweiten von M1 und M2

Unterschiede in der Schwellspannung zwischen M1 und M2 und M3
und M4 mit  20 mV < UTH < 20 mV
Als Bewertungsgrößen für das Verhalten bei Kleinsignal-Gleichtaktansteuerung wurden
die Größen

Verstärkung v(0) mit der PSPICE-Funktion YatX(V(a1)-V(a2),10),
62

3dB-Grenzfrequenz fG mit der PSPICE-Funktion HPBW(V(a1)-V(a2),3) und

Maximum der Gleichtaktverstärkung
MAX(V(a1)-V(a2))
vmax
mit
der
PSPICE-Funktion
herangezogen.
Bild 31 zeigt den Frequenzgang der Gleichtaktverstärkung der Schaltung 1 mit den
Unsymmetrien
Kanalweitendifferenz
5 nm < W 1  W 2 < 20 nm
und der Schwellspannungsdifferenz
UTH1 UTH2 =  10 mV.
Mit einer Kanalweitendifferenz unter 12 nm ist der Frequenzgang der
Gleichtaktverstärkung mit der PSPICE-Hochpassbandbreiten-Funktion HPBW wegen
des niedrigen Maximums des Frequenzganges nicht mehr ermittelbar. Da die
Frequenzgänge in diesem Bereich Tiefpasscharakteristik zeigen, kann fG auch nur mit
der Funktion LPBW bestimmt werden Die mit LPBW ermittelten Grenzfrequenzen sind
allerdings um ein vielfaches höher als die mit HPBW ermittelten. In den hier
verwendeten Simulationsschrittweiten kommen diese Fälle allerdings nicht vor.
2.0mV
1.6mV
1.2mV
0.8mV
0.4mV
0V
10MHz
30MHz
100MHz
... V(a1)- V(a2)
300MHz
1.0GHz
3.0GHz
10GHz
30GHz
100GHz
Frequency
Bild 31 Frequenzgang der Gleichtaktverstärkung Schaltung 1
Im Bild 32 ist der Fall des Übergangs eines MOSFET in den Widerstandsbereich
infolge der Unsymmetrie dargestellt. Dies tritt bei den hier angewandten Schaltungen
z.B. bei einer Kanalweitendifferenz zwischen M1 und M2 von über 60 nm auf. Die
Maxima der Gleichtaktverstärkungswerte werden dadurch abgesenkt.
63
300mV
250mV
200mV
150mV
100mV
50mV
0V
1.0MHz
3.0MHz
10MHz
30MHz
... V(a1)- V(a2)
100MHz
300MHz
1.0GHz
3.0GHz
10GHz
30GHz
100GHz
Frequency
Bild 32 Frequenzgang der Gleichtaktverstärkung Schaltung 2
Die Schaltungen 3 und 4 weisen im hochfrequenten Bereich ein zusätzliches
Kurvenmaximum auf. Der Maximalwert der Gleichtaktverstärkung ist nahezu gleich
gegenüber der Schaltung 2, jedoch ist die entsprechende Grenzfrequenz in den
Bereich über 1 GHz verschoben. Die Ursache dafür ist in den Kapazitäten des
Transistors M5 zu suchen, welche in der Übertragungsfunktion des
Differenzverstärkers bei Gleichtaktansteuerung eine Polstelle hervorbringen. Bild 33
mit dem Frequenzgang der Schaltung 3 und der Stromstärke als Parameter
verdeutlicht diesen Umstand.
Bei diesen Schaltungen wurde im Weiteren die Grenzfrequenz auf der Basis des
ersten Maximums bestimmt. Dazu ist es natürlich erforderlich, den darüber liegenden
Frequenzbereich im AC Sweep auszuschließen.
300mV
250mV
200mV
150mV
100mV
50mV
0V
100KHz
1.0MHz
10MHz
... V(a1)- V(a2)
100MHz
1.0GHz
10GHz
100GHz
Frequency
Bild 33 Frequenzgang der Gleichtaktverstärkung Schaltung 3
Die Simulationsergebnisse sind in der Anlage 8 zusammengefasst. Folgende
Schlussfolgerungen lassen sich ziehen:

Die Gleichtaktverstärkung erhöht sich nahezu linear mit dem Ansteigen der
Unsymmetriewerte.
64

Kanalweitendifferenzen zwischen M1 und M2 führen zu einer um ein
Vielfaches höheren Gleichtaktverstärkung als Kanallängendifferenzen
zwischen M3 und M4.

Die Grenzfrequenz wird maßgeblich von der Stromquelle beeinflusst.
Leitwert und Kapazitäten der Stromquelle sind dafür die maßgeblichen
Größen.

Mit zunehmender Stromstärke erhöht sich die Grenzfrequenz bei den
Schaltungen 2 bis 4.

Bei Schaltung 1 wird die Grenzfrequenz und der Maximalwert der
Gleichtaktverstärkung mit zunehmender Stromstärke geringfügig abgesenkt.
Der Vergleich der Grenzfrequenzen von Gleichtakt- und Differenzverstärkung ergibt,
dass diese bei realen Schaltungen erheblich voneinander abweichen können. Für die
Qualität der Differenzverstärkerschaltung ist es daher erforderlich, die Parameter der
Stromquelle so anzupassen, dass der Arbeitsbereich der Differenzverstärkung
möglichst wenig durch hohe Gleichtaktverstärkung eingeschränkt wird.
Mit dem Differenzverstärker der Schaltung 4 erzielt man z. B. unter folgender
Annahme:
Kanalweitendifferenz zwischen M1 und M2
Kanallängendifferenz zwischen M3 und M4
Schwellspannungsdifferenz zwischen M1 und M2
Schwellspannungsdifferenz zwischen M3 und M4
W1  W 2
L3  L4
UTH1 UTH2
UTH3 UTH4
= 10 nm
= 10 nm
= 10 mV
= 10 mV
bis zu etwa 1 MHz eine Gleichtaktunterdrückung von
G = 3.864
während diese bei der Differenzverstärkungs-Grenzfrequenz von 131,7 MHz bereits
auf
G = 170
abgefallen ist.
65
5. ZUSAMMENFASSUNG
Ausgehend von den grundlegenden Eigenschaften der MOSFET-Struktur und den
Grundschaltungen mit diesen Transistoren wurden Differenzverstärkerschaltungen mit
verschiedenen Idealisierungen der Stromquelle und mit sowohl passiven als auch mit
aktiven Lastwiderständen untersucht. Für letztere wurde die Stromspiegelschaltung
gewählt.
Die wichtigste Eigenschaft des Differenzverstärkers, Differenzspannungen in einem
möglichst großem Frequenzbereich zu verstärken, wird durch die Parameter
Stromstärke der Konstantstromquelle, Lastwiderstand, W/L-Verhältnis der Transistoren
und Kanallängen-Modulationsparameter unterschiedlich beeinflusst. Des Weiteren
wirken in erster Linie die Kapazitäten an den Drainelektroden in Richtung
Verminderung der Grenzfrequenz.
Linearität und Aussteuerbereich des Differenzverstärkers ergeben sich aus dem
Verlauf der Spannungsübertragungskennlinie. Sie erfahren ebenso wie die
Verstärkung eine unterschiedliche Wirkung durch die Schaltungsparameter. Die
Schaltungen mit Stromspiegellast besitzen wegen ihres unsymmetrischen
Schaltungsaufbaus auch einen unsymmetrischen Aussteuerbereich.
Bei der Dimensionierung einer Differenzverstärkerschaltung muss neben der
Differenzverstärkung auch auf den Aspekt der Gleichtaktverstärkung geachtet werden,
da sich zum einen die Grenzfrequenzen beider erheblich unterscheiden können und
die Gleichtaktunterdrückung ein entscheidendes Qualitätskriterium ist. Den stärksten
Einfluss üben hier die fertigungsbedingten Toleranzen und die Stromquelle mit ihrem
Leitwert und den Transistorkapazitäten aus.
Unsymmetrische Schaltungsparameter verursachen beim Differenzverstärker Offsetspannung und Gleichtaktverstärkung. Die Wirkung der Parameter der verstärkenden
Transistoren ist dabei die entscheidendste.
Zwischen
der
realen
Differenzverstärkerschaltung
und
den
Stromquellenidealisierungen ergeben sich bis auf den Einfluss auf die Grenzfrequenz
der Gleichtaktverstärkung kaum messbare Unterschiede hinsichtlich der Wirkung der
untersuchten Parameter. Die Grundschaltung des Differenzverstärkers zeigt dagegen
bei fast allen Zusammenhängen ein deutlich anderes Verhalten. Dies liegt zum einen in
den passiven Lasten und zum anderen in der symmetrischen Schaltungsanordnung.
Der Zusammenhang, dass mit höherer Spannungsverstärkung eine niedrigere
Grenzfrequenz und eine geringere Linearität einhergeht, konnte mit der Simulation der
Schaltungen aufgezeigt werden.
Mit den durchgeführten Untersuchungen konnten natürlich nicht alle Zusammenhänge
zwischen Parametern und Eigenschaften des Differenzverstärkers dargestellt werden.
Als weiterführende Arbeiten ergeben sich z. B. die Untersuchung der
Parametereinflüsse auf das Temperatur- und Rauschverhalten und die Slew Rate, die
Auswirkung von Bahnwiderständen im Zusammenhang mit den Transistorkapazitäten,
das Phasenverhalten des Differenzverstärkers und die Betrachtung von
Differenzverstärkern mit Transistoren im Submikrometerbereich mit höherem Level der
PSPICE-Modelle.
66
ANLAGE 1 MOSFET-Modellparameter in PSPICE
Parameter
Draindiffusionsfläche
Funkelrauschexponent
Sourcediffusionsfläche
Null-Bulk-DrainSperrschichtkapazität
Null-Bulk-SourceSperrschichtkapazität
Gate-Bulk-Überlappungskapazität
pro Länge
Gate-Drain-Überlappungskapazität
pro Länge
Gate-SourceÜberlappungskapazität pro Länge
Null-Substrat-Bodenkapazität pro
Sperrschichtfläche
Null-Substrat-Seitenwandkapazität
pro Sperrschichtumfang
Kanalweitenfaktor
Statische Rückkopplung
Koeffizient für nicht ideale
Sperrschichtkapazitäten bei
Vorwärtsansteuerung
Substrateffekt-Parameter
Schrotrauschkoeffizient ( bei
NLEV=3)
Substrat-Sperrsättigungsstrom
SubstratSperrsättigungsstromdichte
SubstratSeitenwandsperrsättigungsstrom
pro Länge
Sättigungsfeldfaktor
Funkelrauschkoefizient
Transistorkonstante
Zeichen
Level
AD
AF
AS
alle
alle
alle
m²
m²
1,2
1
CBD
alle
F
2E-15
0
CBS
alle
F
2E-15
0
CGBO
alle
F/m
2E-10
0
CGDO
alle
F/m
3E-11
0
CGSO
alle
F/m
3E-11
0
CJ
alle
F/m²
2E-4
0
CJSW
alle
F/m
1E-9
0
DELTA
ETA
1,2,3
3
-
1
1
0
0
FC
alle
-
0,5
0,5
GAMMA
1,2,3
V
0,35
0
GDSNOI
alle
-
IS
alle
A
1E-15
1E-14
JS
alle
A/m²
1E-8
0
JSSW
alle
A/m
KAPPA
KF
KP
3
alle
1,2,3
A/V²
1
1E-26
3E-5
0,2
0
2E-5
alle
1,2
m
1/V
<1E-4
0,02
1E-4
0
LD
LEVEL
1,2,3
alle
m
-
8E-7
1
0
1
MJ
alle
-
0,5
0,5
MJSW
alle
-
0,33
0,33
Kanallänge
L
Kanallängen-Modulationsparameter LAMBDA
Laterale Diffusionslänge
Modellindex
Substratboden-SperrschichtGradationsexponent
Exponent der
Sperrschichtberandungskapazität
typischer Stand
Wert
ard
wert
Einhei
t
1
0
67
SubstratSperrschichtemissionskoeffizient
Kanalladungs-Koeffizient
Umladbare
Grenzflächenzustandsdichte
Rauschgleichungsselektor
Anzahl der Quadrate der Breite W
für die Drain-Fläche
Anzahl der Quadrate der Breite W
für die Source-Fläche
Grenzflächenzustandsdichte
Substratdotierungsdichte
SubstratSperrschichtdiffusionsspannung
SubstratSperrschichtdiffusionsspannung der
Seitenwand
Umfang der Drainsperrschicht
Oberflächenpotential bei starker
Inversion
Umfang der Source-Sperrschicht
Substrat-Bahnwiderstand
Drain-Bahnwiderstand
Drain-SourceVerschiebungswiderstand
Gate-Bahnwiderstand
Source-Bahnwiderstand
Schichtwiderstand der DrainSource-Diffusion
Beweglichkeits-Reduktionsfaktor
Gateoxiddicke
Typ des Gatematerials
0 = Aluminium
±1= Polysilizium
+1 = zum Substrat
entgegengesetzter Typ
-1 = zum Substrat gleicher
Dotierungstyp
Substrat-Sperrschicht-Transitzeit
Kritische Feldstärke für die
Beweglichkeitsreduzierung
BeweglichkeitsreduzierungsExponent
Oberflächenbeweglichkeit
N
alle
-
1
1
NEFF
2
-
5
1
NFS
2,3
1/cm²
1E+10
0
NLEV
alle
-
NRD
alle
-
NRS
alle
-
NSS
NSUB
1,2,3
1,2,3
1/cm²
1/cm³
1E+10
<1E+15
-
PB
alle
V
0,8
0,8
PBSW
alle
V
0,8
PB
PD
alle
m
PHI
1,2,3
V
0,65
0,6
PS
RB
RD
alle
alle
alle
m
10
0
0
RDS
alle


RG
alle
0
RS
alle


10
0
RSH
alle
/m
30
0
THETA
3
1/V
0,05
TOX
1,2,3
m
1E-7
0
1E-7
(nur
bei
Level
2 und
3)
TPG
1,2,3
-
-
TT
alle
s
UCRIT
2
V/cm
1E+4
1E+4
UEXP
2
-
0,1
0
UO
1,2,3
cm²/
Vs
700
600


2
+1
0
68
Beweglichkeitskoeffizient im
Transversalfeld
LadungsträgerMaximalgeschwindigkeit
extrapolierte Schwellspannung
Kanalweite
Laterale Diffusionsweite
Technologische pn-Eindringtiefe
Drain-Verteilungskoeffizient der
Kanalladung
UTRA
1,2,3
-
0,5
0
VMAX
2,3
m/s
5E+4
0
VTO
W
1,2,3
alle
V
m
1
<1E-4
1
1E-4
WD
XJ
1,2,3
2,3
m
m
1E-6
0
0
XQC
2,3
-
0,4
1
/ 6, S. 238ff./ 15, S. 24 / 20, S.184 / 25 / 7, S. 164f./
Parameter
Laterale Diffusionslänge
Oberflächenpotential bei starker Inversion
Kanallängen-Modulationsparameter
Substrateffekt-Parameter
Transistorkonstante
extrapolierte Schwellspannung
Oberflächenbeweglichkeit
Gateoxiddicke
Grenzflächenzustandsdichte
Substratdotierungsdichte
/5, S.164f./
Formelzeichen
Xjl
2P



UTH0
0
tOX
NSS
NA bzw. ND
PSPICE-Name
LD
PHI
LAMBDA
GAMMA
KP ∙ W/L
VTO
UO
TOX
NSS
NSUB
69
ANLAGE 2 Linearität und Aussteuerbereich
-8.0
-3.0V
-6.0
-4.0
-2.0
0
-2.5V
-2.0V
-1.5V
-1.0V
... D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-0.5V
0V
0.5V
1.0V
1.5V
2.0V
Anlage 2a
Anstieg der Spannungsübertragungskennlinie Schaltung1 in Abhängigkeit von der
Stromstärke
70
-100
-60mV
-80
-60
-40
-20
-0
-50mV
-40mV
-30mV
-20mV
... D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-10mV
0V
10mV
20mV
30mV
40mV
Anlage 2b
Anstieg der Spannungsübertragungskennlinie Schaltung 2 in Abhängigkeit von der
Stromstärke
71
-100
-60mV
-80
-60
-40
-20
-0
-50mV
-40mV
-30mV
-20mV
... D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-10mV
0V
10mV
20mV
30mV
40mV
Anlage 2c
Anstieg der Spannungsübertragungskennlinie Schaltung 3 in Abhängigkeit von der
Stromstärke
72
-100
-60mV
-80
-60
-40
-20
-0
-50mV
-40mV
-30mV
-20mV
... D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-10mV
0V
10mV
20mV
30mV
40mV
Anlage 2d
Anstieg der Spannungsübertragungskennlinie Schaltung 4 in Abhängigkeit von der
Stromstärke
73
-8.0
-3.0V
-6.0
-4.0
-2.0
0
-2.5V
-2.0V
-1.5V
-1.0V
D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-0.5V
0V
0.5V
1.0V
1.5V
2.0V
Anlage 2e
Anstieg der Spannungsübertragungskennlinie Schaltung 1 in Abhängigkeit vom
Widerstand
74
-60
-120mV
-50
-40
-30
-20
-10
0
-100mV
-80mV
-60mV
D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-40mV
-20mV
0V
20mV
40mV
Anlage 2f
Anstieg der Spannungsübertragungskennlinie Schaltung 2 in Abhängigkeit vom
Widerstand
75
-60
-120mV
-50
-40
-30
-20
-10
0
-100mV
-80mV
-60mV
D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-40mV
-20mV
0V
20mV
40mV
Anlage 2g
Anstieg der Spannungsübertragungskennlinie Schaltung 3 in Abhängigkeit vom
Widerstand
76
-60
-120mV
-50
-40
-30
-20
-10
0
-100mV
-80mV
-60mV
D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-40mV
-20mV
0V
20mV
40mV
Anlage 2h
Anstieg der Spannungsübertragungskennlinie Schaltung 4 in Abhängigkeit vom
Widerstand
77
-30
-1.0V
-25
-20
-15
-10
-5
0
-0.8V
-0.6V
-0.4V
-0.2V
... d(V(a1)- V(a2))/d(V_Ue)
V_Ue
0.0V
0.2V
0.4V
0.6V
0.8V
1.0V
Anlage 2i
Anstieg der Spannungsübertragungskennlinie Schaltung 1 in Abhängigkeit vom W/LVerhältnis
-200
-60mV
-160
-120
-80
-40
-0
-50mV
-40mV
-30mV
-20mV
... d(V(a1)- V(a2))/d(V_Ue)
V_Ue
-10mV
-0mV
10mV
20mV
30mV
40mV
78
Anlage 2j
Anstieg der Spannungsübertragungskennlinie Schaltung 2 in Abhängigkeit vom W/LVerhältnis
-200
-60mV
-160
-120
-80
-40
-0
-50mV
-40mV
-30mV
... D(V(a1)-V(a2))
-20mV
/ D(V_Ue)
V_Ue
-10mV
-0mV
10mV
20mV
30mV
40mV
79
Anlage 2k
Anstieg der Spannungsübertragungskennlinie Schaltung 3 in Abhängigkeit vom W/LVerhältnis
-200
-60mV
-160
-120
-80
-40
-0
-50mV
-40mV
-30mV
-20mV
... D(V(a1)-V(a2)) / D(V_Ue)
V_Ue
-10mV
-0mV
10mV
20mV
30mV
40mV
80
Anlage 2l
Anstieg der Spannungsübertragungskennlinie Schaltung 4 in Abhängigkeit vom W/LVerhältnis
81
Anlage 2m Zusammenhang Modellparameter und Stromstärke
151,16
145
Stromstärke Ik in µA
137,93
125,29
125
113,24
105
85
65
101,8
90,96
80,72
71,09
62,06
53,63
45
-3,4 -3,3 -3,2 -3,1 -3,1 -3 -2,9 -2,9 -2,8 -2,7 -2,7
Referenzspannung Uref in V
147,82
Stromstärke Ik in µA
145
123,28
125
106,04
105
93,20
83,25
85
75,29
65
68,77
63,33
54,75
58,72
45
20,9 19,4 17,9 16,4 14,9 13,4 11,9 10,4
Kanallänge L7 in µm
8,9
7,4
5,9
82
ANLAGE 3 Offsetspannung
Offsetspannung aus Schwellspannungsabweichungen zwischen M1 und M2
Schwellspannung von M2
in V
0,780
0,785
0,790
0,795
0,800
0,805
0,810
0,815
0,820
Offsetspannung Schaltung 1 bis 4
in mV
20
15
10
5
0
-5
-10
-15
-20
Offsetspannung aus Kanalweitenabweichungen zwischen M1 und M2
Kanalweite
von M2 in µm
Offsetspannung in mV
Schaltung 2
Schaltung 3
-13,82
-13,72
-11,01
-10,94
-8,24
-8,17
1,95
1,96
1,97
Schaltung 1
-13,80
-11,01
-8,23
Schaltung 4
-13,73
-10,94
-8,15
1,98
1,99
-5,43
-2,71
-5,47
-2,72
-5,42
-2,70
-5,42
-2,71
2,00
2,01
2,02
2,03
2,04
2,05
0
2,71
5,41
8,07
10,70
13,33
0
2,70
5,38
8,04
10,69
13,32
0
2,70
5,32
7,97
10,58
13,17
0
2,68
5,34
8,00
10,62
13,20
83
Offsetspannung aus Kanallängenabweichungen zwischen M3 und M4
Kanallänge L4 in µm
7,8
7,9
8,0
8,1
8,2
Offsetspannung in mV
 10,33
 3,42
3,39
10,14
16,78
Offsetspannung aus Schwellspannungsabweichungen zwischen M3 und M4
Schwellspannung UTH4 in V
-0,820
-0,815
-0,810
-0,805
-0,795
-0,790
-0,785
-0,780
Offsetspannung in mV
5,87
4,38
2,93
1,44
-1,44
-2,94
-4,38
-5,85
84
ANLAGE 4 Differenzverstärkung
Anlage 4a
Verstärkung, Grenzfrequenz, Verstärkung-Bandbreite-Produkt, Leitwerte,
Sättigungsspannung am Arbeitspunkt
Schaltung 1 Schaltung 2
symmetrische
Maximalverstärkung
unsymmetrische
Maximalverstärkung
3 dB-Grenzfrequenz (MHz)
Verstärkung-BandbreiteProdukt (GHz)
M1 und M2
gm1,2 in µS
gd1,2 in µS
gmb1,2 in µS
UDSS1,2 in V
M3 und M4
gm3,4 in µS
gd3,4 in µS
gmb3,4 in µS
UDSS3,4 in V
M5
gm5 in µS
gd5 in µS
gmb5 in µS
UDSS5 in V
M6
gm6 in µS
gd6 in µS
gmb6 in µS
UDSS6 in V
M7
gm7 in µS
gd7 in µS
gmb7 in µS
UDSS7 in V
Schaltung 3
Schaltung 4
7,645
49,55
49,56
49,81
3,822
48,74
48,72
48,98
2601
133,1
132,8
131,7
19,88
6,593
6,533
6,556
138
138
137
137
1,41
28,8
1,09
1,41
28,8
1,09
1,39
28,5
1,08
1,39
28,5
1,08
40,6
1,38
8,12
-3,7
40,2
1,35
8,04
-3,67
40,3
1,36
8,05
-3,67
193
2,81
81,4
1,53
193
2,82
81,6
1,53
481
7,05
203
1,53
107
6,39
21,5
-6,87
85
Anlage 4b
Grenzfrequenz, Verstärkung und Verstärkung-Bandbreite-Produkt Schaltung 1
Stromstärkeabhängigkeit
2.8G
1
8.0
2
3
40G
2.7G
7.0
30G
2.6G
6.0
20G
2.5G
5.0
10G
>>
4.0
0
50u
LPBW(V(a1)-V(a2),3)
2.4G
1
2
60u
70u
80u
YatX(V(a1)-V(a2),10)
3
90u
100u
110u
120u
130u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
Ik
140u
150u
Widerstandsabhängigkeit
10.0G
1
2
10
8.0G
3
24G
8
23G
6.0G
6
22G
4.0G
4
2.0G
2
21G
1
>>
0
0
20G
10K
LPBW(V(a1)-V(a2),3)
2
20K
30K
YatX(V(a1)-V(a2),10)
3
40K
50K
60K
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
R
70K
80K
Abhängigkeit vom W/L-Verhältnis
1
4.0G
2
40
3
40G
3.0G
30
30G
2.0G
20
20G
1.0G
10
10G
0
0
>>
0
0
1
5u
10u
15u
LPBW(V(a1)-V(a2),3)
2
YatX(V(a1)-V(a2),10)
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
W12
20u
3
25u
30u
86
Anlage 4c
Grenzfrequenz, Verstärkung und Verstärkung-Bandbreite-Produkt Schaltung 2
Stromstärkeabhängigkeit
200M
1
2
160M
100
3
8.0G
80
7.0G
120M
60
6.0G
80M
40
40M
20
5.0G
>>
0
4.0G
50u
LPBW(V(a1)-V(a2),3)
0
1
2
60u
70u
80u
YatX(V(a1)-V(a2),10)
3
90u
100u
110u
120u
130u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
Ik
2u
4u
6u
YatX(V(a1)-V(a2),10)
3
8u
10u
12u
14u
16u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
L34
140u
150u
Widerstandsabhängigkeit
200M
1
2
52
8.0G
3
160M
51
7.0G
50
6.0G
49
5.0G
120M
80M
40M
>>
48
4.0G
0
LPBW(V(a1)-V(a2),3)
0
1
2
18u
20u
Abhängigkeit vom W/L-Verhältnis
200M
1
160M
2
200
3
8.0G
160
7.0G
120M
120
6.0G
80M
80
40M
40
5.0G
>>
0
4.0G
0
LPBW(V(a1)-V(a2),3)
0
1
2
5u
YatX(V(a1)-V(a2),10)
10u
3
15u
20u
25u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
WL
30u
87
Anlage 4d
Grenzfrequenz, Verstärkung und Verstärkung-Bandbreite-Produkt Schaltung 3
Stromstärkeabhängigkeit
200M
1
2
100
3
8.0G
80
150M
7.0G
60
100M
6.0G
40
50M
5.0G
20
>>
4.0G
-3.5
LPBW(V(a1)-V(a2),3)
2
0
1
0
-3.4
-3.3
-3.2
YatX(V(a1)-V(a2),10)
3
-3.1
-3.0
-2.9
-2.8
-2.7
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
Uref
-2.6
2u
4u
6u
YatX(V(a1)-V(a2),10)
8u
10u
12u
14u
16u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
L34
18u
-2.5
Widerstandsabhängigkeit
200M
1
2
52
8.0G
3
160M
51
7.0G
50
6.0G
49
5.0G
120M
80M
40M
>>
48
4.0G
0
LPBW(V(a1)-V(a2),3)
0
1
2
3
20u
Abhängigkeit vom W/L-Verhältnis
200M
1
160M
2
200
3
8.0G
160
7.0G
120M
120
6.0G
80M
80
40M
40
0
0
5.0G
1
>>
4.0G
0
LPBW(V(a1)-V(a2),3)
2
5u
YatX(V(a1)-V(a2),10)
10u
3
15u
20u
25u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
WL
30u
88
Anlage 4e
Grenzfrequenz, Verstärkung und Verstärkung-Bandbreite-Produkt Schaltung 4
Stromstärkeabhängigkeit
200M
1
2
160M
100
3
8.0G
80
7.0G
120M
60
6.0G
80M
40
40M
20
5.0G
>>
0
4.0G
0
LPBW(V(a1)-V(a2),3)
0
1
2
5u
YatX(V(a1)-V(a2),10)
3
10u
15u
20u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
L7
2u
4u
6u
YatX(V(a1)-V(a2),10)
3
8u
10u
12u
14u
16u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
L34
25u
Widerstandsabhängigkeit
200M
1
2
52
8.0G
3
160M
51
7.0G
50
6.0G
49
5.0G
120M
80M
40M
>>
48
4.0G
0
LPBW(V(a1)-V(a2),3)
0
1
2
18u
20u
Abhängigkeit vom W/L-Verhältnis
200M
1
160M
2
200
3
8.0G
160
7.0G
120M
120
6.0G
80M
80
40M
40
0
0
5.0G
1
>>
4.0G
0
LPBW(V(a1)-V(a2),3)
2
5u
YatX(V(a1)-V(a2),10)
10u
3
15u
20u
25u
LPBW(V(a1)-V(a2),3)* YatX(V(a1)-V(a2),10)
WL
30u
89
ANLAGE 5 Kleinsignalersatzschaltbilder
Anlage 5a
Kleinsignalersatzschaltbild Schaltung1 (Differenzverstärker mit idealer Stromquelle und
passiver Last)
90
Anlage 5b
Kleinsignalersatzschaltbild Schaltung 2 (Differenzverstärker mit idealer Stromquelle
und aktiver Last)
91
Anlage 5c
Kleinsignalersatzschaltbild Schaltung 3 (Differenzverstärker mit aktiver Last und idealer
Spannungsreferenz)
92
Anlage 5d
Kleinsignalersatzschaltbild Schaltung 4 (realer Differenzverstärker)
93
ANLAGE 6 Grenzfrequenz in Abhängigkeit der Kapazität
Schaltun Kapazitätsfu in MHz fo in MHz
g
Gruppe
1
2
3
4
Co-Cu
in fF
Grenzfrequenzänderung in Mhz/fF
1
2
2611,62
2690,62
2800,15
2690,62
0,14
0,14
1346,64
0,00
3
4
2690,62
2620,55
2690,62
2787,66
0,14
0,14
0,00
1193,64
5
2567,27
2675,48
0,08
1352,63
1
2
133,673
133,733
133,850
133,771
0,14
0,14
1,26
0,27
3
4
133,732
131,715
133,762
136,526
-0,14
0,14
-0,21
34,36
5
6
7
133,702
132,388
129,029
133,811
135,128
140,395
0,14
0,08
0,14
0,78
34,25
81,19
1
2
3
4
131,163
131,223
131,222
129,221
131,338
131,259
131,251
133,989
0,14
0,14
-0,14
0,14
1,250
0,257
-0,207
34,057
5
6
131,192
129,890
131,300
132,605
0,14
0,08
0,771
33,938
7
126,549
137,823
0,14
80,529
1
2
131,618
131,677
131,793
131,714
0,14
0,14
1,25
0,26
3
4
131,676
129,673
131,705
134,448
-0,14
0,14
-0,21
34,11
5
6
131,646
130,342
131,755
133,061
0,14
0,08
0,78
33,99
7
8
126,999
131,693
138,287
131,693
0,14
0,14
80,63
0,00
9
131,671
131,709
0,14
0,27
94
ANLAGE 7 Kanallängen-Modulationsparameter
Verstärkung, Grenzfrequenz und Verstärkung-Bandbreite-Produkt in Abhängigkeit des
Kanallängen-Modulationsparameters 
 = 0.01
 = 0.03
 = 0.01
Schaltung 2
 = 0.03
 = 0.01
Schaltung 3
 = 0.03
 = 0.01
Schaltung 4
 = 0.03
Schaltung 1
Verstärkung
v(0)
Grenzfrequenz
fG in MHz
7,830
7,485
2,575
2,774
Verstärkung-Bandbreite-Produkt
GBW in GHz
20,16
20,76
93,13
33,91
76,34
176,9
7,170
6,138
93,97
34,20
93,81
34,18
74,92
173,7
75,17
174,13
7,102
6,082
7,113
6,093
95
ANLAGE 8 Gleichtaktverstärkung
Gleichtaktverstärkung bei niedrigen Frequenzen, Grenzfrequenz und Maximalwert der
Gleichtaktverstärkung
Schaltung 1
1175
Schaltung 2
750,7
Schaltung 3
78,60
Schaltung 4
78,77
vmax (AP)
v=f(W 1,2) in 1/pm
0,0013
0,0025
0,299
0,1078
0,225
0,1071
0,226
0,1071
v=f(L3,4) in 1/pm
v=f(VTO1,2) in 1/V
0,0684
0,0271
0,774
0,0270
1,173
0,0270
1,171
v=f(VTO3,4) in 1/V
v=f(IKU) in 1/µA
-
0,113
0,0010
0,223
0,0010
0,223
0,0010
0,0011
593,4
0,0010
30,55
0,0010
34,57
750,7
0,2990
0,2989
78,60
0,1578
0,2249
78,77
0,1670
0,2266
fG (AP) in MHz
v=f(IKO) in 1/µA
fG=f(IKU) in MHz
fG=f(IKO) in MHz
vmax=f(IKU) in 1/µA
vmax=f(IKO) in 1/µA
2,9 10
0,0251
1236
6
1175
0,0014
0,0013
96
LITERATURVERZEICHNIS
/1/
/2/
/3/
/4/
/5/
/6/
/7/
/8/
/9/
/10/
/11/
/12/
/13/
/14/
/15/
/16/
/17/
/18/
/19/
/20/
Marti, Othmar <[email protected]>;
Plettl, Alfred <[email protected]>: Physikalische Elektronik. URL:
<http://wwwex.physik.uni-ulm.de/lehre/PhysikalischeElektronik/Phys-Elektr/
node98.htm>, verfügbar am 15.09.2001
Schmitz, Jürgen <[email protected]>: Systematischer Entwurf von
Schaltungen. URL:<http://www.nst.ing.tu-bs.de/institut/juergen/forschung/CMOS/
systematic.html>, verfügbar am 15.09.2001
Tietze,Ulrich ; Schenk, Christoph: Halbleiterschaltungstechnik. 10. Aufl. Berlin :
Springer, 1993
Pimingstorfer, Hubert: Integration und Anwendung von Simulatoren in der
CMOS-Entwicklung. Wien, Technische Universität, Dissertation, 1994, URL:
<www.iue.tuwien.ac.at/diss/pimingsdorfer>, verfügbar am 15.09.2001
Antognetti, Paolo ; Massobrio, Giuseppe: Semiconductor Device Modeling With
SPICE. Second edition New York : McGraw Hill, Inc., 1993
Khakzar, Haybatolah ; Mayer, Albert ; Oetinger, Reinold ; Kampe, Gerald ; Friedrich, Roland: Entwurf und Simulation von Halbleiter-Schaltungen mit PSPICE. 3.
Aufl. Renningen-Malmsheim : expert, 1997
Möschwitzer, Albrecht: Grundlagen der Halbleiter- und Mikroelektronik. Aufl.
München : Carl Hanser, 1992
Reisch, Michael: Elektronische Bauelemente. Berlin : Springer, 1997
Kaiser, Karl-Heinz ; Hauptmann, Karl ; Schäfer, Wolfgang: Halbleitertechnologie
Stand und Entwicklungstendenzen. Heidelberg : Hüthig, 1989
Fjeldly, Tor A. ; Ytterdal, Trond ; Shur, Michael S. <[email protected]>: Introduction
to
Device
Modeling
and
Circuit
Simulation.
URL:
<http://nina.ecse.rpi.edu/shur/Ch5/sld001.htm>, verfügbar am 15.09.2001
Widmann, Dietrich ; Mader, Herrmann ; Friedrich, Hans: Technologie
hochintegrierter Schaltungen. 2.Aufl. Springer, 1996
Warner, R.M. ; Grung, B.L.: MOSFET Theory and Design. Oxford : Oxford University Press, 1999
Günther, Werner: Rechnergestützter Entwurf elektronischer Schaltungen im
Design Center (PSPICE). Mittweida, Hochschule für Technik und Wirtschaft,
Lehrbrief, 2000
Göbel, M. <[email protected]>: Entwicklung von adiabatischen LowPower-Schaltungen. URL: <http://du9dgw.uni-duisburg.de/members/ajung/
aussch/>, verfügbar am 15.09.2001
Holburn, D.M. <[email protected]>: VLSI Design, Technology and CAD.
URL: <www2.eng.cam.ac.uk/%7Edmh/d7/resource/section9.htm>, verfügbar am
15.09.2001
Tietze,Ulrich ; Schenk, Christoph: Halbleiterschaltungstechnik. 11. völlig neu
überarbeitete Aufl. 1.korregierter Nachdruck Berlin : Springer, 1999
OrCAD, Inc.: Reference Guide OrCAD PSPICE A/D. Version 9.1,1999, URL:
<http://digital5.ece.tntech.edu/Public/Pspice/DOC/PSPCREF.PDF>,
verfügbar
am 04.09.2001
Seifart, Manfred: Analoge Schaltungen und Schaltkreise. 4.Aufl. Berlin : Technik,
1994
Heinemann, Robert: Elektroniksimulation. München Wien: Carl Hanser, 1998
Günther, Werner: Folien zur Lehrveranstaltung Schaltkreisentwurf. Hochschule
für Technik und Wirtschaft Mittweida (FH), 1993
97
Erklärung
Ich erkläre, dass ich die vorliegende Arbeit selbständig und nur unter Verwendung der
angegebenen Literatur und Hilfsmittel angefertigt habe.
Weinböhla, 25.12.2001
Andreas Roth