Einführung zur Vorlesung Analoge CMOS
Werbung
Vorbereitung zur Prüfung „Analoge CMOS-Schaltungen“ Roland Pfeiffer Einführung zur Vorlesung „Analoge CMOS-Schaltungen“ Roland Pfeiffer 1. Vorlesung Analoge CMOS-Schaltungen Folie 2 Roland Pfeiffer Einführung Analog-Schaltungen dienen meist zur Vermittelung zwischen analoger Außenwelt und Digital-Schaltungen Elektronik Analog analoge Außenwelt Digital Analog Analoge CMOS-Schaltungen Folie 3 Roland Pfeiffer Einführung Mixed-Signal-ICs, d.h. analoge und digitale Schaltungen werden gemeinsam integriert Analoge CMOS-Schaltungen Folie 4 Roland Pfeiffer Einführung Chipfläche eines Mixed-Signal-ICs: Digital Analog Analoge CMOS-Schaltungen Folie 5 Roland Pfeiffer Einführung Entwicklungszeit eines Mixed-Signal-ICs: Digital Analog Analoge CMOS-Schaltungen Folie 6 Roland Pfeiffer Einführung Gründe für dieses Mißverhältnis Chipfläche-Entwicklungszeit: - mangelnde Unterstützung durch CAD im Analog-Bereich - „Expertenwissen“ im Analog-Bereich - viel mehr Spezifikationen als bei Digital-Schaltungen - „low-voltage, low-power“ Problematik (z.B. für „Handys“) - große Einarbeitungszeit in neue Anwendungsgebiete - stärkere Layoutabhängigkeit bei Analogschaltungen Analoge CMOS-Schaltungen Folie 7 Roland Pfeiffer Einführung Gründe für diese Gründe im Studium: - verbesserungswürdige Ausbildung von Studenten auf Transistor-Ebene (nicht auf System-Ebene !!) - weitgefächertes Feld von Analogschaltungen: Verstärker, Komparatoren, Analog-Digital-Wandler, Digital-Analog-Wandler, Oszillatoren, Phase-Locked-Loop, Filter-Schaltungen, Sensorik, Aktuatorik ... in CMOS-, Bipolar-, BiCMOS-, GaAs-Technologie Analoge CMOS-Schaltungen Folie 8 Roland Pfeiffer Schaltungen: digital Schaltungen: digital Digitale Schaltungen werden meist nach ihrem zeitlichen Verhalten beurteilt. Dies wird simuliert als Großsignalverhalten in einer transienten (zeitlichen) Analyse. Das digitale Ausgangssignal UA hängt von den digitalen Eingangssignalen UE ab ! kein zeitlich fester Arbeitspunkt bei digitalen Schaltungen! Beispiel für digitale Schaltungen: Einfacher MOS-R-Inverter mit Kondensatorlast (Hoffmann-Buch S.328 „VLSI-Entwurf“, S.263 „Systemintegration“) Analoge CMOS-Schaltungen Folie 9 Roland Pfeiffer Schaltungen: analog Schaltungen: analog Analoge (Verstärker-)Schaltungen werden meist nach ihrem Frequenzverhalten beurteilt. Dies wird simuliert als linearisierte Kleinsignalverhalten um einen zeitlich festen Arbeitspunkt in einer Kleinsignal (AC)-Analyse. Beispiel für analoge Schaltungen: zunächst auch: Einfacher MOS-R-Inverter mit Kondensatorlast als Spannungsverstärkerschaltung Problem: linearisierte Kleinsignalverhalten ???? um einen zeitlich festen Arbeitspunkt ???? Analoge CMOS-Schaltungen Folie 10 Roland Pfeiffer Analoge CMOS-Schaltungen Von dem Großsignalschaltbild (Transienten-Analyse) zum Kleinsignalersatzschaltbild (AC-Analyse) Roland Pfeiffer 2. Vorlesung Analoge CMOS-Schaltungen Folie 11 Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild PSPICE-Simulation Aber: langwierige transiente Simulation, Ergebnisse nur „von Hand“ ermittelbar !! t PSPICE: auch AC-Simulation (AC-Quellen werden frequenzmäßig „gesweept“) vorgesehen f Voraussetzung „kleine Amplitude“, da lineares Kleinsignalersatzschaltbild in der AC-Simulation verwendet !! „Kleine Amplitude“ stark schaltungsabhängig Meßgröße: „1dB compression point“ Eingangsspannung, bei die Meßgröße (z. Bsp. Spannungsverstärkung) um 1 dB gegenüber dem extrapolierten Wert abgefahren ist Analoge CMOS-Schaltungen Folie 12 Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild PSPICE-Simulation compressed falsch linear Eingangsspannung Analoge CMOS-Schaltungen Folie 13 Spannungsverstärkung Ausgangsspannung ungefähre Meßgröße: „1dB compression point“ Eingangsspannung, bei die Meßgröße (z. Bsp. Spannungsverstärkung) um 1 dB gegenüber dem extrapolierten Wert abgefallen ist Kleinsignal Großsignal 1 dB 1 dB compression point Eingangsspannung Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Linearisierung heißt Ableitung bilden: I DS ( Widerstand ) U GS I DS ( Widerstand ) U DS I DS (Sättigung ) U GS I DS (Sättigung ) U DS oder oder IDS IDS UGS Analoge CMOS-Schaltungen Folie 14 UDS Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Sättigungsbereich NMOS: I DS IDS Kanallängenmodulation kN W 2 U GS U TN 1 U DS 2 L UDS I DS (Sättigung ) U DS I DS (Sättigung ) U GS W k N U GS U TN 1 U DS L W k N 2 I DS 1 U DS L Analoge CMOS-Schaltungen Folie 15 kN W 2 U GS U TN 2 L I DS 1 U DS Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Bezeichnungen (GS=Großsignal, KS=Kleinsignal): Steilheit gm I DS (GS ) gM U GS (GS ) I DS ( KS ) U GS ( KS ) von GS-Spannung gesteuerte Stromquelle zwischen Drain und Source (gM Einheit A/V) Analoge CMOS-Schaltungen Folie 16 Ausgangsleitwert g0 I DS (GS ) g0 U DS (GS ) I DS ( KS ) U DS ( KS ) Leitwert zwischen Drain und Source (g0 Einheit 1/=A/V) Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Bezeichnungen des Kleinsignalerschaltbildes: Ausgangsleitwert g0 Leitwert zwischen Drain und Source (Einheit 1/=A/V) Steilheit gm von GS-Spannung gesteuerte Stromquelle zwischen Drain und Source (Einheit A/V) meist: gM >> go !! Analoge CMOS-Schaltungen Folie 17 Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Kleinsignalersatzschaltbild NMOS Aufgabe: ist der Widerstands- oder der Sättigungsbereich aufgrund der gerade abgeleiteten Größen besser für analoge (Spannungs-)Verstärkerschaltungen geeignet? A f ( g M , g0 ) gut: g M , g0 f (U GS ) schlecht: g M , g0 f (U GS ,U DS ) Analoge CMOS-Schaltungen Folie 18 Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Allgemein: Analogschaltungen werden meist im Sättigungsbereich betrieben !! Widerstandsbereich: gM W k N U DS L g0 k N W U GS U TN U DS L Analoge CMOS-Schaltungen Folie 19 Sättigungsbereich: gM W k N 2 I DS L g 0 I DS Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Schaltelemente im linearisierten Kleinsignalersatzschaltbild: Widerstand Kondensator Spule f bleibt bleibt bleibt R =U/I 1/(j·2··f·C) =U/I j·2··f·L =U/I DC-Spannungsquelle Innenwiderstand 0 Ω „DC-Spannungsquelle Kondensator-Analogie“ DC-Stromquelle Innenwiderstand ∞ Ω „DC-Stromquelle Spulen-Analogie“ AC-Spannungsquelle AC-Stromquelle Leerlauf bleibt als Anregung bleibt als Anregung Koppel-Kondensator (sehr groß) Vereinfachung Analoge CMOS-Schaltungen Folie 20 Kurzschluß Kurzschluß Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Aufgabe: Geben Sie das Kleinsignalersatzschaltbild für den MOS-RInverter an. Analoge CMOS-Schaltungen Folie 21 Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Antwort: Kleinsignalersatzschaltbild für MOS-R-Inverter Analoge CMOS-Schaltungen Folie 22 Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild Linearisierte Kleinsignalverhalten: Frage: Geben Sie den Wert der Spannungsverstärkung bei kleinen Frequenzen an !! Antwort: A0 = ?? UA A0 g M R1 UE Analoge CMOS-Schaltungen Folie 23 Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild PSPICE-Simulation Frage: Ist die AC-Simulation von der AC-Amplitude abhängig (Verhältnisse von Spannungen/Ströme) ? Analoge CMOS-Schaltungen Folie 24 Roland Pfeiffer Großsignalschaltbild zum Kleinsignalersatzschaltbild PSPICE-Simulation Antwort: Nein, da Kleinsignalersatzschaltbild ist ein lineares System!! Am besten 1 Volt/Ampere vorteilhaft bei dB-Ablesung Analoge CMOS-Schaltungen Folie 25 Roland Pfeiffer Analoge CMOS-Schaltungen Einfluß der Versorgungsspannung Roland Pfeiffer 3. Vorlesung Analoge CMOS-Schaltungen Folie 26 Roland Pfeiffer Einfluß der Versorgungsspannung Mixed-Signal-ICs: Auf Mixed-Signal-ICs: durch digitale Schaltungen „unruhige“ Versorgungsspannung Analogschaltungen sollten „immun“ gegen die Änderung der Versorgungsspannung sein Digital Analog Analoge CMOS-Schaltungen Folie 27 Roland Pfeiffer Einfluß der Versorgungsspannung Versorgungsspannung Versorgungsspannungsunterdrückung („power supply rejection“): Frage: Zeichnen Sie das Kleinsignalersatzschaltbild für Änderungen bei VDD! Antwort:??? Darstellung mit einer AC-Quelle Analoge CMOS-Schaltungen Folie 28 Roland Pfeiffer Einfluß der Versorgungsspannung Versorgungsspannung Versorgungsspannungsunterdrückung („power supply rejection“): Antwort: Kleinsignalersatzschaltbild für die VDD-Unterdrückung Analoge CMOS-Schaltungen Folie 29 Roland Pfeiffer Einfluß der Versorgungsspannung Versorgungsspannung Versorgungsspannungsunterdrückung („power supply rejection“): Frage: Leiten Sie einen Ausdruck ab für die „DC“-Versorgungsspannungsunterdrückung AVDDDC gegen VDD vom unteren Verstärker ! Antwort: AVDDDC 1 / g0 1 / g0 R1 1 / g 0 1 / g 0 AVDDDC 1 Analoge CMOS-Schaltungen Folie 30 Roland Pfeiffer Einfluß der Versorgungsspannung Versorgungsspannung Versorgungsspannungsunterdrückungsverhältnis („power supply rejection ratio (PSRR)“): Frage: Geben Sie die Verhältnisse von gewünschter Verstärkung zu Störung durch VDD- oder VSS-Schwankungen in dB an ! Antwort: linear dB PSRRVDD AV PSRRVDD dB AV dB AVDD dB AVDD PSRRVSS AV PSRRVSS dB AV dB AVSS dB AVSS Analoge CMOS-Schaltungen Folie 31 Roland Pfeiffer Einfluß der Versorgungsspannung Versorgungsspannung Versorgungsspannungsunterdrückung („power supply rejection“): „ideale“ Versorgungsspannungsunterdrückung durch differentiellen Aufbau dazu: doppeltes Ausgangssignal bei differentieller Eingangssquelle gleicher Amplitude wie bei einfachen Verstärker analog5 Analoge CMOS-Schaltungen Folie 32 Roland Pfeiffer Einfluß der Versorgungsspannung Versorgungsspannung Versorgungsspannungsunterdrückung („power supply rejection“): Vorteil: ideale Versorgungsspannungsunterdrückung doppeltes Ausgangssignal (differentieller Eingangssquelle gleicher Amplitude wie einfachen Verstärker) Nachteil: doppelter Leistungsverbrauch doppelter Chipflächenbedarf differentielles Eingangssignal notwendig „Empfindliche“ Analogschaltungen werden differentiell aufgebaut ! Analoge CMOS-Schaltungen Folie 33 Roland Pfeiffer Analoge CMOS-Schaltungen Versorgung von Analogschaltungen Roland Pfeiffer 4. Vorlesung Analoge CMOS-Schaltungen Folie 34 Roland Pfeiffer Versorgung von Analogschaltungen Eingangsspannungsteiler Störend: hochohmiger Eingangsspannungsteiler Grund: hochohmige Widerstände verbrauchen sehr viel Chipfläche, außerdem Matching-Problem störend Analoge CMOS-Schaltungen Folie 35 störend Roland Pfeiffer Versorgung von Analogschaltungen Referenzspannungsquelle Auf Analogschaltungen meist vorhanden: Bandgap-Referenzspannungquelle erzeugt eine temperaturstabile Spannung (typischer Wert 1,25 V). Diese Spannung wird über eine off-chip Präzisionswiderstand in einen temperaturstabilen Biasstrom umgewandelt (sehr genaue Analogschaltungen) oder der Strom wird aus der Bandgap-Referenzspannungsquelle direkt entnommen, wobei der Strom leicht temperaturabhängig ist (allgemeine Analogschaltungen). Dieser sog. „Biasstrom“ dient als Versorgung für die Analogschaltungen. BandgapReferenzspannungsquelle Biasstrom Präzisions-R Analoge CMOS-Schaltungen Folie 36 Roland Pfeiffer Versorgung von Analogschaltungen Geeignete Schaltung: Stromspiegel Durch MB1A und MB1B wird der Biasstrom in die Analogschaltung "gespiegelt“. Analoge CMOS-Schaltungen Folie 37 Roland Pfeiffer Versorgung von Analogschaltungen PSPICE-Simulation Frage: Wie heißt die Schaltung von MB1A noch, bei der ein Kurzschluß zwischen Gate und Drain herrscht ? Antwort: „MOS-Diode“ MOS-Transistor in Sättigung I DS kN W 2 I DS 2 U GS U TN U GS U TN 2 L k N (W / L) Analoge CMOS-Schaltungen Folie 38 Roland Pfeiffer Versorgung von Analogschaltungen Geeignete Schaltung: Stromspiegel Frage: Leiten Sie eine Beziehung zwischen den W/L's von MB1A und MB1B und den Biasstrom und den durch die Stromsenke fließenden Strom ab! Annahme: MB1B in Sättigung (ohne Kanallängenmodulation) Antwort: W / L MB1 A I Stromsenke W / L MB1B I BIAS Analoge CMOS-Schaltungen Folie 39 Roland Pfeiffer Versorgung von Analogschaltungen Geeignete Schaltung: Stromspiegel Frage: Bis zu welcher minimalen UDS,SAT befindet sich MB1B in Sättigung (UDS als Funktion von IDS) Antwort: U DS , SAT U GS U TN 2 I DS (W / L) k N Analoge CMOS-Schaltungen Folie 40 Roland Pfeiffer Versorgung von Analogschaltungen „Differenzverstärker“ Überführung in „Differenzverstärker“ (genau: „differentieller NMOS-Differenzverstärker mit Widerstand und Kondensatorlast“) analog6real Analoge CMOS-Schaltungen Folie 41 Roland Pfeiffer Versorgung von Analogschaltungen „Differenzverstärker“ Frage: Zeichnen Sie das Kleinsignalersatzschaltbild von unteren Differenzverstärker! Antwort: ??? Analoge CMOS-Schaltungen Folie 42 Roland Pfeiffer Versorgung von Analogschaltungen „Differenzverstärker“ Antwort: Kleinsignalersatzschaltbild von Differenzverstärker Analoge CMOS-Schaltungen Folie 43 Roland Pfeiffer Versorgung von Analogschaltungen „Differenzverstärker“ Frage: Wie kann man das Kleinsignalersatzschaltbild von Differenzverstärker noch vereinfachen? Antwort: roter Punkt: Summe der Ströme durch M1A und M1B =0 A kein Strom über Drainleitwert von MB1B kein Spannungsabfall am Drainleitwert von MB1B anstelle Drainleitwert von MB1B: Kurzschluß Kurzschluß Analoge CMOS-Schaltungen Folie 44 Roland Pfeiffer Versorgung von Analogschaltungen Eingangsspannungsbereich: MB1B in Sättigung, M1A/M1B in Sättigung Drainspannung „frei“ ab UDS,SAT erlaubter DC-Eingangspannungsbereich „input common mode range“ an den Gates von M1A und M1B Sättigung Analoge CMOS-Schaltungen Folie 45 Roland Pfeiffer Versorgung von Analogschaltungen DC-Eingangsspannungsbereich: Prinzip: der Eingangsbereich zwischen minimaler und maximaler Eingangsspannung gibt den Bereich an, in dem sich alle Transistoren im gewünschten Bereich befinden und die berechneten Werte z.Bsp. für die Verstärkung gelten. Da sich CMOS-Verstärkerschaltungen meist im Sättigungsbereich betrieben werden, ist die Sättigungsspannung der einzelnen Transistoren für den Eingangsspannungsbereich hier entscheidend. DC-Eingangsspannungsbereich + + - DC-Eingangsspannungsbereich Verstärkung etc. gültig - Analoge CMOS-Schaltungen Folie 46 Roland Pfeiffer Versorgung von Analogschaltungen Gleichtaktverstärkung: Bei Störungen kann die Spannung an den Gates von M1A und M1B gleichtaktigmäßig schwanken, diese wird mit der Gleichtaktverstärkung verstärkt. Da dies der Differenzverstärkung überlagert ist, sollte die Gleichtaktverstärkung unterdrückt werden. Spannung schwankt gleichtaktig mäßig Analoge CMOS-Schaltungen Folie 47 Roland Pfeiffer Versorgung von Analogschaltungen Gleichtaktverstärkung: Es gilt das Kleinsignalersatzschaltbild mit veränderten AC-Quellen. Frage: Wie kann man das Kleinsignalersatzschaltbild von Differenzverstärker bei Gleichtaktverstärkung noch vereinfachen? Antwort: ??? VACCM1 Analoge CMOS-Schaltungen Folie 48 VACCM2 Roland Pfeiffer Versorgung von Analogschaltungen Gleichtaktverstärkung: Antwort: Wegen der Symmetrie der Zweige M1A und M1B und der darin fließenden Ströme Aufteilung vom Drainleitwert in zwei Drainleitwerte und Auftrennen: es genügt die Betrachtung von einen Teil („half-circuit“) VACCM1 VACCM1 Analoge CMOS-Schaltungen Folie 49 VACCM2 VACCM2 Roland Pfeiffer Analoge CMOS-Schaltungen OTA -ein OpAmp für Kondensatorlast 1. Teil Roland Pfeiffer 5. Vorlesung Analoge CMOS-Schaltungen Folie 50 Roland Pfeiffer Operational Transconductance Amplifier OTA Differenzverstärkung OTA Frage: Zeichnen Sie das Kleinsignalersatzschaltbild von unteren OTA! Antwort: ??? Analoge CMOS-Schaltungen Folie 51 Roland Pfeiffer Operational Transconductance Amplifier OTA Differenzverstärkung OTA Frage: Zeichnen Sie das Kleinsignalersatzschaltbild von unteren OTA! Antwort: C1 Analoge CMOS-Schaltungen Folie 52 Roland Pfeiffer Operational Transconductance Amplifier OTA Ausgangsspannungsbereich Frage: Was versteht man unter "Ausgangsspannungsbereich (output common mode range)"? Antwort:?? Sättigung Analoge CMOS-Schaltungen Folie 53 Roland Pfeiffer Analoge CMOS-Schaltungen OTA -ein OpAmp für Kondensatorlast 2. Teil Roland Pfeiffer 6. Vorlesung Analoge CMOS-Schaltungen Folie 54 Roland Pfeiffer Operational Transconductance Amplifier OTA Optimierung des OTAs Frage: Optimieren Sie den OTA für hohe DC-Differenzverstärkung !! Was können Sie als Schaltungsdesigner beeinflußen? gegeben: ADIFFDC g M ,M 1 g 0, M 1 g 0, M 2 g M ,M 1 2 k N (W / L) M 1 I M 1 g0,M 1( M 2) N ( P ) I M 1( M 2) Analoge CMOS-Schaltungen Folie 55 Roland Pfeiffer Operational Transconductance Amplifier OTA Optimierung des OTAs Frage: Optimieren Sie den OTA für hohe DC-Differenzverstärkung !! Was können Sie als Schaltungsdesigner beeinflußen? Optimierung für hohe DC-Differenzverstärkung: ADIFFDC g M ,M 1 g 0, M 1 g 0, M 2 2 k N (W / L) M 1 I M 1 N I M 1 P I M 2 (W / L) M 1 I M 1/ 2 Analoge CMOS-Schaltungen Folie 56 (W / L) M 1 größer I M 1/ 2 kleiner Roland Pfeiffer Analoge CMOS-Schaltungen Miller Operationsverstärker -ein OpAmp für Widerstandslast 1. Teil Roland Pfeiffer 7. Vorlesung Analoge CMOS-Schaltungen Folie 57 Roland Pfeiffer Miller Operationsverstärker OpAmp Bekannt unter anderem aus der Vorlesung von Prof. Jungemann: viele Schaltungen mit OpAmp !! rückgekoppelte Verstärker Widerstandslast !! analoge Addierer, Subtrahierer analoge Integrierer, Differenzierer und vieles mehr !! Analoge CMOS-Schaltungen Folie 58 Roland Pfeiffer Miller Operationsverstärker „OTA“ Frage: Wie wirkt sich eine Widerstandslast auf die Differenzverstärkung aus ?? gegeben: ADIFFDC Analoge CMOS-Schaltungen Folie 59 g M ,M 1 g 0, M 1 g 0, M 2 Roland Pfeiffer Miller Operationsverstärker „OTA“ Frage: Leiten Sie einen Ausdruck ab für die „DC“-Differenzverstärkung ADIFFDC von unteren Differenzverstärker (Drainleitwert M1A undM2A vernächlässigbar) Antwort: ADIFFDC g M ,M 1 g 0, M 1 g 0, M 2 +1/RL RL Kurzschluß Analoge CMOS-Schaltungen Folie 60 Roland Pfeiffer Miller Operationsverstärker „OTA“ Frage: Was ist zu unternehmen, um den OTA für Widerstandslasten zu erweitern? Antwort: eine zweite Stufe am Ausgang des OTA !! Analoge CMOS-Schaltungen Folie 61 Roland Pfeiffer Miller Operationsverstärker Alternative 1: OTA + Source-Folger Eigenschaften des Source-Folgers: hoher Eingangswiderstand, niedriger Ausgangswiderstand Idee: Source-Folger am Ausgang des OTA !! Analoge CMOS-Schaltungen Folie 62 Roland Pfeiffer Miller Operationsverstärker Source-Folger: Verstärkung Frage: Zeichnen Sie das Kleinsignalersatzschaltbild für die Verstärkung !! Antwort: ?? Annahme: g 0, M 3 , g 0, MB1C 1 RL Analoge CMOS-Schaltungen Folie 63 Roland Pfeiffer Miller Operationsverstärker Source-Folger: Verstärkung Frage: Zeichnen Sie das Kleinsignalersatzschaltbild für die Verstärkung ?? Antwort: Analoge CMOS-Schaltungen Folie 64 Roland Pfeiffer Miller Operationsverstärker Source-Folger : Verstärkung Antwort: ADC VOUT VAC VOUT g M ,M 3 VGS RL VGS VAC g M ,M 3 VGS RL ADC g m, M 3 RL g m, M 3 VOUT VAC 1 g m, M 3 RL g m, M 3 1 / RL 1 für g m, M 3 1 / RL 0,5 für g m, M 3 1 / RL aber: keine Verstärkung in der 2. Stufe !!! Analoge CMOS-Schaltungen Folie 65 Roland Pfeiffer Miller Operationsverstärker Alternative 2: OTA + Inverter Eigenschaften des „Inverters“: hoher Eingangswiderstand Idee: zweite Inverter-Stufe am Ausgang des OTA und Verstärkung in der 2. Stufe!! Analoge CMOS-Schaltungen Folie 66 Roland Pfeiffer Miller Operationsverstärker Inverter: Verstärkung Frage: Zeichnen Sie das Kleinsignalersatzschaltbild für die Verstärkung !! Antwort: ?? Analoge CMOS-Schaltungen Folie 67 Roland Pfeiffer Miller Operationsverstärker Inverter: Verstärkung Frage: Zeichnen Sie das Kleinsignalersatzschaltbild für die Verstärkung ?? Antwort: VOUT Analoge CMOS-Schaltungen Folie 68 Roland Pfeiffer Miller Operationsverstärker Inverter: Verstärkung Frage: Leiten Sie einen Ausdruck ab für die „DC“-Verstärkung ADC von unteren Inverter Antwort: ADC VOUT g m, M 3 1 / g 0,MB1C || 1 / g 0,M 3 || RL VAC VOUT Analoge CMOS-Schaltungen Folie 69 Roland Pfeiffer Miller Operationsverstärker Differenzverstärkung Allgemein ergibt sich die DC-Gesamtdifferenzverstärkung eines zweistufigen Verstärkers als: linear ADIFFDC ,GES ADIFFDC ,1.Stufe ADIFFDC , 2.Stufe dB ADIFFDC ,GES dB ADIFFDC ,1.StufedB ADIFFDC , 2.StufedB Bedingung: 1. Stufe Differenzverstärker mit single-ended Ausgang, 2. Stufe „einfacher“ Verstärker Analoge CMOS-Schaltungen Folie 70 Roland Pfeiffer Analoge CMOS-Schaltungen Miller Operationsverstärker -ein OpAmp für Widerstandslast 2. Teil Roland Pfeiffer 8. Vorlesung Analoge CMOS-Schaltungen Folie 71 Roland Pfeiffer Miller Operationsverstärker OpAmp Auswirkung der Pole auf Rückkopplungsschaltung: Frequenz 0 Hz: rückgekoppelte Verstärker 0° Phasendrehung Rückkoppplung höhere Frequenz: rückgekoppelte Verstärker -180° Phasendrehung Mitkoppplung Analoge CMOS-Schaltungen Folie 72 Roland Pfeiffer Miller Operationsverstärker OpAmp Auswirkung der Pole auf Rückkopplungsschaltung: Prinzip der Oszillator-Schaltungen: Schwingbedingung (hinreichend, aber nicht zwingend): Betrag der Schleifenverstärkung (Loop gain) = 1 und zugleich Phase der Schleifenverstärkung = 0° bei positiver Rückkopplung (oder = -180° bei negativer Rückkopplung) hier gegeben: Minus-Eingang Analoge CMOS-Schaltungen Folie 73 Roland Pfeiffer Miller Operationsverstärker OpAmp Auswirkung der Pole auf Rückkopplungsschaltung: „Gain margin GM“: wie groß ist die Verstärkungsreserve bei -180° Phasendrehung bis zur Schwingungsbedingung ? „Phase margin PM“: wie groß ist die Phasenreserve bei Differenzverstärkung=1 bis zur Schwingungsbedingung ? Analoge CMOS-Schaltungen Folie 74 Roland Pfeiffer Miller Operationsverstärker OpAmp Auswirkung der Pole auf Rückkopplungsschaltung: „Phase margin PM“: wie groß ist die Phasenreserve bei Differenzverstärkung =1 bis zur Schwingungsbedingung ? bei Operationsverstärkern: PM > 60° PM > 60° meistens: ein Pol dominant Analoge CMOS-Schaltungen Folie 75 Roland Pfeiffer Miller Operationsverstärker Miller Effekt 1. Schritt: Umwandlung des Kleinsignalersatzschaltbildes des OTA in einen Thevenin-Ersatzschaltbild (Spannungsquelle mit Serienwiderstand) Kurzschluß Thevenin-Regel: VAC,OTA: nach Entfernen der Last: Spannung R0,OTA:Innenwiderstand durch Ersetzen der internen Spannungs- und Stromquellen durch Kurzschluß bzw. Leerlauf Analoge CMOS-Schaltungen Folie 76 Roland Pfeiffer Miller Operationsverstärker Miller Effekt Frage: Wie groß ist die Eingangskapazität (=Kapazität am Gate M3) von der Inverterstufe ?? Antwort: CIN,INV= CGS+ CGD·(1+ AINVERTER) Erhöhung der Eingangskapazität wegen Miller-Effekt Analoge CMOS-Schaltungen Folie 77 Roland Pfeiffer Miller Operationsverstärker Miller Effekt Auswirkung des Miller-Effekt auf den Frequenzgang 1. Pol: Miller-Effekt Erniederung der Frequenz 2. Pol: über CGD: rout,OTA || RL , "MOS-Diode M3" Erhöhung der Frequenz j· „Pole-splitting“-Kapazität p2 (CL) p1 (CGD) ohne Miller-Effekt (hypothetisch) mit Miller-Effekt Analoge CMOS-Schaltungen Folie 78 Roland Pfeiffer Miller Operationsverstärker Differenzverstärkung Idee: künstliche Erhöhung von CGD,M3 durch Cc , so daß Phase margin PM > 60° !! Miller-Operationsverstärker Analoge CMOS-Schaltungen Folie 79 Roland Pfeiffer Miller Operationsverstärker Differenzverstärkung Idee: künstliche Erhöhung von CGD,M3 durch Cc , so daß Phase margin PM > 60° !! ohne CC mit CC ohne CC Analoge CMOS-Schaltungen Folie 80 mit CC Roland Pfeiffer Miller Operationsverstärker zusätzliche Spezifikationen: Slew Rate Spannungssprung am Eingang verzögertes Folgen am Ausgang Grund: Biasströme bzw. maximale MOS-Ströme lädt C um Aufladen bzw. Entladen Verzögerung !! eventuell verschiedene Werte der Slew Rate durch positiven/negativen Spannungssprung am Eingang !! Analoge CMOS-Schaltungen Folie 81 Roland Pfeiffer Miller Operationsverstärker zusätzliche Spezifikationen: Slew Rate Definition der Slew Rate: Angabe in Volt/Sekunde dV I max SR ds C Analoge CMOS-Schaltungen Folie 82 Roland Pfeiffer Miller Operationsverstärker zusätzliche Spezifikationen: Slew Rate Idealfall bei zwei oder mehr Slew Rates: Werte ungefähr gleich SRCC, / SRCL, SRCL, Analoge CMOS-Schaltungen Folie 83 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: Subcircuit Roland Pfeiffer 9. Vorlesung Analoge CMOS-Schaltungen Folie 84 Roland Pfeiffer Baugruppe als Subcircuit Was versteht man unter "Subcircuit" ? Zusammenfassen einer Baugruppe in "Subcircuit" rückgekoppelte Verstärker Analoge CMOS-Schaltungen Folie 85 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: Temperaturanalyse Roland Pfeiffer 10. Vorlesung Analoge CMOS-Schaltungen Folie 86 Roland Pfeiffer Temperaturanalyse bei analogen Schaltungen MOS-Temperaturverhalten Analog-Verstärkerschaltungen: MOS in Sättigung Sättigungsbereich NMOS: gegeben: I DS kN W 2 U GS U TN 2 L N Cox' W 2 U GS U TN 2 L Temperaturverhalten ?? Analoge CMOS-Schaltungen Folie 87 Roland Pfeiffer Temperaturanalyse bei analogen Schaltungen MOS-Temperaturverhalten Sättigungsbereich NMOS: I DS T N T Cox' W 2 L U GS U TN T 2 kleines UGS: T IDS wegen Einsatzspannung großes UGS: T IDS wegen Beweglichkeit Analoge CMOS-Schaltungen Folie 88 Roland Pfeiffer Temperaturanalyse bei analogen Schaltungen MOS-Temperaturverhalten Sättigungsbereich NMOS: I DS T N T Cox' W 2 L U GS U TN T 2 Problem: konstanter Strom für alle Temperaturen ?? Lösung: UGS geeignet wählen !! Analoge CMOS-Schaltungen Folie 89 Roland Pfeiffer Temperaturanalyse bei analogen Schaltungen MOS-Temperaturverhalten praktisches Problem: mehrere Stromspiegel unter Temperaturgradienten: Wärmequelle Lösung: UGS geeignet wählen !! Analoge CMOS-Schaltungen Folie 90 Roland Pfeiffer Versorgung von Analogschaltungen Referenzspannungsquelle Auf Analogschaltungen meist vorhanden: Bandgap-Referenzspannungquelle erzeugt eine temperaturstabile Spannung (typischer Wert 1,25 V). Diese Spannung wird über eine off-chip Präzisionswiderstand in einen temperaturstabilen Biasstrom umgewandelt (sehr genaue Analogschaltungen) oder der Strom wird aus der Bandgap-Referenzspannungsquelle direkt entnommen, wobei der Strom leicht temperaturabhängig ist (allgemeine Analogschaltungen). Dieser sog. „Biasstrom“ dient als Versorgung für die Analogschaltungen. BandgapReferenzspannungsquelle Biasstrom Präzisions-R Analoge CMOS-Schaltungen Folie 91 Roland Pfeiffer Temperaturanalyse bei analogen Schaltungen Bandgap-Referenz Verhalten von UBE mit der Temperatur k T I U BE T ln q I S T lineare Näherung: U BE T U GO N T N 1,6 mV/Kelvin UGO Bandabstand ("Bandgap")/q für T 0 Kelvin 1,2 V Analoge CMOS-Schaltungen Folie 92 Roland Pfeiffer Temperaturanalyse bei analogen Schaltungen Bandgap-Referenz Idee: "Proportional To Absolute Temperature" PTAT addieren, damit URef temperaturstabil !! PTAT PTAT ?? PTAT Analoge CMOS-Schaltungen Folie 93 Roland Pfeiffer Temperaturanalyse bei analogen Schaltungen Bandgap-Referenz Verhalten von UBE mit der Temperatur bei verschiedenen Emitterflächen (A n·A) A n·A k T U BE,1T - U BE,2 T U BE T ln n q UBE geeignet als PTAT-Spannung Analoge CMOS-Schaltungen Folie 94 Roland Pfeiffer Temperaturanalyse bei analogen Schaltungen Bandgap-Referenz U Ref k T U GO N T K 0 ln n f T q U Ref U GO 1,2 V f T Analoge CMOS-Schaltungen Folie 95 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: Rauschanalyse Roland Pfeiffer 11. Vorlesung Analoge CMOS-Schaltungen Folie 96 Roland Pfeiffer Rauschanalyse bei analogen Schaltungen Signal und Rauschen Wichtig: Wie ist das Verhältnis von Signal zu Rauschen (Signal-to-Noise Ratio SNR) ? SNR gut t SNR schlecht t Analoge CMOS-Schaltungen Folie 97 Roland Pfeiffer Rauscharten Thermisches Rauschen 1. Thermisches Rauschen (weißes Rauschen, Johnson Rauschen, Nyquist Rauschen) Ursache: Brownsche Molekularbewegung Beschreibung: „verfügbare Rauschleistung (avaible noise power)“ PTNA k T f Boltzmannkonstanstante 1,38·10-23 J/K T absolute Temperatur (T/°C=T/Kelvin-273,15) weißes Rauschen für alle technisch interessanten f konstant f Analoge CMOS-Schaltungen Folie 98 Roland Pfeiffer Rauscharten Thermisches Rauschen 1.1 Thermisches Rauschen bei Wirk-Widerständen/Leitwerten RL R ITN2 VTN2 PTNA UR L VTN GL RLund GL rauschfrei ! IR L V RL TN R RL R RL PTNA U G L IG L I TN GL I TN G GL G GL für R RL (Leistungsanpassung) : für G GL (Leistungsanpassung) : VTN 4 k T R f I TN 4 k T G f 2 Analoge CMOS-Schaltungen Folie 99 2 Roland Pfeiffer Rauschmeßgrößen Rauschmeßgrößen 1. Mittelwerte („mean square“) für Rauschspannung in V² und Rauschstrom in A² !! VTN 4 k T R f 2 I TN 4 k T G f 2 2.alternativ: „root mean square (rms)“ in V und A VTN 4 k T R f 2 I TN 4 k T G f 2 f ?? Analoge CMOS-Schaltungen Folie 100 Roland Pfeiffer Rauschanalyse PSPICE-Simulation Ersatzschaltbild für rauschenden Widerstand Rauschspannungquelle R Rauschstromquelle ITN2 R VTN2 PSPICE Analoge CMOS-Schaltungen Folie 101 Roland Pfeiffer Rauschanalyse PSPICE-Simulation Eingabeformat Gibt die Bezeichnung der unabhängigen Strom- oder Spannungsquelle an, an der die entsprechende "input-referred" Rauschspannung oder -strom berechnet werden soll (Muß-Eingabe). Aktiviert die Rauschanalyse (nur bei gleichzeitiger Frequenzanalyse möglich). AC-Analyse: AC-Quellen ein, Rauschquellen aus Rausch-Analyse: AC-Quellen aus, Rauschquellen ein Analoge CMOS-Schaltungen Folie 102 Roland Pfeiffer Rauschanalyse PSPICE-Simulation "input-referred" Rauschspannung/-strom V 2 N ,OUT V , I 2 N ,OUT Übertragungsfkt. V 2 N , IN V 2 N ,OUT Übertragungsfkt Rauschende Schaltung = nicht-rauschende Schaltung mit "input-referred" Eingangsquelle Analoge CMOS-Schaltungen Folie 103 Roland Pfeiffer Rauschanalyse PSPICE-Simulation Ersatzschaltbild für rauschenden Widerstand: Stromquelle Quelleneinspeisung und Rauschabnahmepunkt ein Knoten Eingabeformat (Beispiel) Analog_1r_v Spannungsquelle Analoge CMOS-Schaltungen Folie 104 Roland Pfeiffer Rauschanalyse PSPICE-Simulation R=10 M, T=27°C300,15 K WI TN 4 k T G / Hz 4,07 1014 A Hz "Spannungsabfall an 10 M 407 nV" 1.0uV 0 V ?? 0.5uV 0V Erklärung: Kurzschluß des Rausch-Stromes über Spannungsquelle -0.5uV -1.0uV 10Hz V(ONOISE) 30Hz 100Hz 300Hz 1.0KHz 3.0KHz 10KHz Frequency Analoge CMOS-Schaltungen Folie 105 Roland Pfeiffer Rauschanalyse PSPICE-Simulation Ersatzschaltbild für rauschenden Widerstand: Stromquelle Frage: Ist zur AC-Noise-Simulation eine Spannungs- oder Stromquelle zu verwenden? Antwort: eine Stromquelle (Spannungsquelle würde den Rauschstrom nach Masse kurzschließen) Spannungsquelle Stromquelle Quelleneinspeisung und Rauschabnahmepunkt ein Knoten Analoge CMOS-Schaltungen Folie 106 Roland Pfeiffer Rauschanalyse PSPICE-Simulation Verwenden Sie das angebenen File und überprüfen Sie das Ergebnis ! Quelleneinspeisung und Rauschabnahmepunkt verschiedene Knoten Analog_2r_v Analoge CMOS-Schaltungen Folie 107 Roland Pfeiffer Rauschanalyse PSPICE-Simulation Ersatzschaltbild für rauschenden Widerstand: Stromquelle Rauschersatzschaltbild von Analog_2r_v.sch "Der addierte Rauschstrom von R1 und R2 erzeugt an der Parallelschaltung von R1 und R2 einen Rauschausgangspannung, die aquivalente Rauscheingangsspannung bei R1=R2 ergibt den zweifachen Wert der Rauschausgangspannung." Analoge CMOS-Schaltungen Folie 108 Roland Pfeiffer Rauscharten Thermisches Rauschen 1.2.Thermisches Rauschen bei MOS-Transistoren (Kleinsignalmodell) Ursache: Brownsche Molekularbewegung der Kanalladungsträger Beschreibung Drainstrom (Rauschstromquelle Drain/Source): I TNDS 2 4 k T gDS ,OV f mit gDS,0V=Drainleitwert bei UDS=0V und Paßfaktor (durch Vergleich mit Meßwerten) Langkanal: Kurzkanal: =1 =2/3 =2-3 bei UDS=0V bei Sättigung Kurzkanal hohes E-Feld Aufheizen der Kanalladungträger („hot electrons“)!!! Analoge CMOS-Schaltungen Folie 109 Roland Pfeiffer Rauscharten 1/f - Rauschen 1.3. 1/f-Rauschen (Flicker-Rauschen, FunkelRauschen, rosa Rauschen „pink noise“) f bei MOS-Transistoren Grenzschichteffekte Si/SiO2 Analoge CMOS-Schaltungen Folie 110 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: Fourier-Analyse Roland Pfeiffer 12. Vorlesung Analoge CMOS-Schaltungen Folie 111 Roland Pfeiffer Fourieranalyse bei analogen Schaltungen Zeit und Frequenz Fourier-Analyse: Übergang zwischen Zeit und Frequenz Analoge CMOS-Schaltungen Folie 112 Roland Pfeiffer Fourieranalyse bei analogen Schaltungen PSPICE-Simulation Frage: Was muß gefordert werden bezüglich der Dauer der transienten Simulatiuon ? Antwort bei einer Grundfrequenz (z.Bsp. Sinus- oder Rechteckquelle) : -ganze Zahl von Schwingungen -viele Schwingungen (meist > 100 Schwingungen) t Analoge CMOS-Schaltungen Folie 113 f Roland Pfeiffer Fourieranalyse bei analogen Schaltungen PSPICE-Simulation Frage: Was muß gefordert werden bezüglich der Dauer der transienten Simulatiuon ? Antwort bei zwei oder mehr Grundfrequenzen: -ganze Zahl von Schwingungen einer jeden Frequenz -viele Schwingungen der niedrigsten Frequenz (meist > 100 Schwingungen) t Analoge CMOS-Schaltungen Folie 114 f Roland Pfeiffer Fourieranalyse bei analogen Schaltungen PSPICE-Simulation Frage: Welche Art von Problemen ergibt sich, wenn die Frequenzen wesentlich verschieden sind ?? kurzer zeitlicher Abstand der Simulations-Schrittweite langsame Schwingung genügend Schwingungen Antwort: schnelle Schwingung lange Simulationszeit !! große Datenmengen 1 Hz Analoge CMOS-Schaltungen Folie 115 1 GHz Roland Pfeiffer Fourieranalyse bei analogen Schaltungen PSPICE-Simulation Problem: Fourier-Transformation braucht regelmäßige Zeitschritte aber : PSPICE dynamische (unregelmäßige) Zeitschrittsteuerung !! t Analoge CMOS-Schaltungen Folie 116 Roland Pfeiffer Fourieranalyse bei analogen Schaltungen PSPICE-Simulation Lösung PSPICE: interne Routine (keine Eingriffsmöglichkeiten): unregelmäßige Zeitschritte auf regelmäßige Zeitschritte t Rundungsfehler !! Fourier-Transformation unerwarteten Signale !! t Analoge CMOS-Schaltungen Folie 117 Roland Pfeiffer Fourieranalyse bei analogen Schaltungen PSPICE-Simulation Lösung: Parameter "Maximum step size" (=längste zulässige Zeit-Schrittweite) geeignet wählen !! Analoge CMOS-Schaltungen Folie 118 Roland Pfeiffer Fourieranalyse bei analogen Schaltungen PSPICE-Simulation Lösung: Parameter "Maximum step size" (=längste zulässige Zeit-Schrittweite) geeignet wählen !! Nachteil: längere Simulationsdauer t Analoge CMOS-Schaltungen Folie 119 Roland Pfeiffer Fourieranalyse bei analogen Schaltungen linear vs. nicht-linear Kenngröße linearer vs. nicht-linearer Verstärker: Klirrgrad (europäisch): Klirrfaktor% 2 U n n n2 2 U n n 100% n 1 mit n: n-te Harmonische Achtung: Grundwelle = 1. Harmonische , 1.Oberwelle = 2. Harmonische 2.Oberwelle = 3. Harmonische usw. Analoge CMOS-Schaltungen Folie 120 Roland Pfeiffer Fourieranalyse bei analogen Schaltungen linear vs. nicht-linear Kenngröße linearer vs. nicht-linearer Verstärker: Total harmonic distortion (amerikanisch): THD% 2 U n n n2 U1 100% mit n: n-te Harmonische Analoge CMOS-Schaltungen Folie 121 Roland Pfeiffer Fourieranalyse bei analogen Schaltungen Aufgabe Beziehung zwischen Zeit und Frequenz bei periodischen Signalen ?? fourier_kont U U t t U U U f Analoge CMOS-Schaltungen Folie 122 t U f f Roland Pfeiffer Fourieranalyse bei analogen Schaltungen Aufgabe „je einzelner der zeitliche Impuls, desto mehr Frequenzen im Spektrum“ Extremfall: zeitlicher Dirac-Impuls t=0s kontinierliches Spektrum Spektrum als Dirac-Impuls f=0Hz Gleichspannung U U f t vergleiche U U t Analoge CMOS-Schaltungen Folie 123 f Roland Pfeiffer Analoge CMOS-Schaltungen Einfluß des Layouts auf analoge Schaltungen Roland Pfeiffer 13. Vorlesung Analoge CMOS-Schaltungen Folie 124 Roland Pfeiffer Layout Schaltplan-Layout Vorgehensweise: Idee Schaltung Schaltungssimulation behandelt Layout mit DRC noch nicht behandelt Schaltung/Layout Vergleich LVS Extraktion parasitärer Elemente aus Layout Schaltungssimulation mit parasitären Elementen Analoge CMOS-Schaltungen Folie 125 Roland Pfeiffer Layout Layout-Programm Anforderung an Layout-Programm: 1 cm Analoge CMOS-Schaltungen Folie 126 10 nm Roland Pfeiffer Layout Layout-Programm Anforderung an Layout-Programm: Maßstab in m oder -basiert (=Hälfte des Mimimalmaßes) Vorteil des -basierten Maßstabes: -ermöglicht Technologie-Änderung ohne Re-Design -spart Designkosten Nachteil des -basierten Maßstabes: -manchmal nicht optimales Design Analoge CMOS-Schaltungen Folie 127 Roland Pfeiffer Layout Layout-Programm Anforderung an Layout-Programm: Mindestabstände „Design Rule Check“ DRC Analoge CMOS-Schaltungen Folie 128 Roland Pfeiffer Layout Layout-Programm Anforderung an Layout-Programm: muß die Werte der Strukturen z.Bsp. R[], C zwischen einzelnen Layern kennen R[] lila R[] gelb erzeugt C Analoge CMOS-Schaltungen Folie 129 Roland Pfeiffer Layout Layout von MOS-Transistoren Layout von MOS-Transistoren mit großen W: Finger-Struktur Nachteil: Widerstand wegen Poly-Silizium-Verbindung zum entferntesten Punkt großer Gate-Widerstand Source Gate Drain Analoge CMOS-Schaltungen Folie 130 Roland Pfeiffer Layout Layout von Widerständen Layout von Widerständen: Widerstand 4·R[] -Diffusion-Widerstand -Poly-Widerstand (meist benutzt) (-MOS-Transistor im Widerstandsbereich) Source Drain Gate Analoge CMOS-Schaltungen Folie 131 Roland Pfeiffer Layout Layout von Widerständen Layout von Widerständen mit R>>R[]: „Mäander-Form“ Analoge CMOS-Schaltungen Folie 132 Roland Pfeiffer Layout Layout von Kapazitäten Layout von Kapazitäten: -MOS-C (spannungsgesteuerte Kapazität= Varaktor) VBG G D p+ n- Cmos Cox S B p+ n+ Cox mit Source=Drain=BulkKurzschluß !! VB p- Analoge CMOS-Schaltungen Folie 133 Accumulation Depletion Weak inversion Strong inversion G Moderate inversion Roland Pfeiffer Layout Layout von Kapazitäten Layout von Kapazitäten: -Poly-Poly-C 1.Poly 2.Poly 2.Poly 1.Poly SiO2 Analoge CMOS-Schaltungen Folie 134 Roland Pfeiffer Layout Layout von Kapazitäten Layout von Kapazitäten: -Sandwich-C (C zwischen „normalen“ Metall-Lagen, Name Sandwich: M1,M3 1.Pol, M2,M4 2.Pol) 2.Pol 1.Pol Analoge CMOS-Schaltungen Folie 135 Roland Pfeiffer Layout Layout von Kapazitäten Layout von Kapazitäten: -MIM-C (Metall-Insulator-Metall-C, dünnes Oxid zwischen den Metallplatten zusätzlicher Prozessschritt) 2.Pol 1.Pol Analoge CMOS-Schaltungen Folie 136 Roland Pfeiffer Layout Layout von Spulen Layout von Spulen: Spule wird gebildet durch rechteckige oder hexagonale Strukturen in Metall-Ebenen W S G Nachteil: parasitäre Elemente niedriges Q Analoge CMOS-Schaltungen Folie 137 Roland Pfeiffer Layout Parasitäre Elemente von passiven on-chip Spulen: - Leitungs-Widerstand - Substrat-Kapazitäten Gegenmaßnahme: - durch Magnetismus: „Eddy“-Ströme (Wirbelströme) im Substrat Analoge CMOS-Schaltungen Folie 138 Roland Pfeiffer Layout außerdem: hoher Platzbedarf der passiven „on-chip“ Spulen: Schaltung Analoge CMOS-Schaltungen Folie 139 Roland Pfeiffer Layout Mismatch Mismatch-Problem zusätzlich: Offsetspannung-Problem, Stromspiegel-Problem Analoge CMOS-Schaltungen Folie 140 Roland Pfeiffer Layout Woher kommt Mismatch ? Mismatch-Problem: Diskrete Atomstruktur in MOSFETs verschiedener Generationen Idealer Transistor 22nm Node 10nm Node Abbildungen: Prof. Asen Asenov et al., Univeristy of Glasgow Analoge CMOS-Schaltungen Folie 141 Roland Pfeiffer Layout Woher kommt Mismatch ? Mismatch-Problem: Einsatzspannung Abbildungen: Prof. Asen Asenov et al., Univeristy of Glasgow Analoge CMOS-Schaltungen Folie 142 Roland Pfeiffer Layout Woher kommt Mismatch ? Mismatch-Problem: unterschiedliche Schichtdicken SiO2 Analoge CMOS-Schaltungen Folie 143 Roland Pfeiffer Layout Woher kommt Mismatch ? Mismatch-Problem: Die Maske wird nicht perfekt auf den Fotolack abgebildet. Die Kanten sind rau und führen zu Schwankungen der Bauelementeigenschaften Belichteter Photolack auf dem Wafer Analoge CMOS-Schaltungen Folie 144 Roland Pfeiffer Layout Woher kommt Mismatch ? Mismatch-Problem: 3-dimensionalen Effekten z. Bsp. Untercut-Effekte SiO2 Maske x 0,6 - 0,8x Analoge CMOS-Schaltungen Folie 145 x1 x2 geätzte Schicht Roland Pfeiffer Layout Mismatch-Vermeidung 1. Regel: Gleiche Strukturen z. Bsp. schlecht: -Poly-Poly-C mit Sandwich-C -Diffusion-R mit Poly-R gut: -Poly-Poly-C mit Poly-Poly-C -Diffusion-R mit Diffusions-R Analoge CMOS-Schaltungen Folie 146 Roland Pfeiffer Layout Mismatch-Vermeidung 2. Regel: Gleiche Temperatur z. Bsp. schlecht: gut: T3 T2 T1 T3 T2 T1 Wärmequelle Analoge CMOS-Schaltungen Folie 147 Wärmequelle Roland Pfeiffer Layout Mismatch-Vermeidung 3. Regel: Gleiche Größe und Anordnung Widerstand (4 Quadrate) Transistor (W/L=1) Analoge CMOS-Schaltungen Folie 148 Kapazität (Fläche A) A Referenz A gut A schlecht Roland Pfeiffer Layout Mismatch-Vermeidung 4. Regel: Minimalabstand wo möglich großer Widerstand mehrfacher Stromspiegel schlecht gut Minimalabstand Analoge CMOS-Schaltungen Folie 149 Roland Pfeiffer Layout Mismatch-Vermeidung 5. Regel: common-centroid layout Analoge CMOS-Schaltungen Folie 150 Roland Pfeiffer Layout Mismatch-Vermeidung 6. Regel: Gleiche Orientierung D1 D2 D1 S sehr schlecht D1 aber Minimalabstand nicht S eingehalten D2 S D2 wegen Stromflußrichtung schlecht D1 D2 S besser Analoge CMOS-Schaltungen Folie 151 gut Roland Pfeiffer Layout Mismatch-Vermeidung 7. Regel: Gleiche Umgebung „dummy devices“ R, C- Layout z.Bsp. R R1 R2 Dummy Dummy Maske x1 x2 geätzte Schicht R1 R2 Analoge CMOS-Schaltungen Folie 152 Roland Pfeiffer Layout Mismatch-Vermeidung 8. Regel: Miminalgröße nicht verwenden bei Minimalgröße haben „rauhe Kanten“ einen größeren Einfluß auf den Gesamtwert als bei Verwendung von Nicht-Minimalgröße R1 R2 Maske Dummy Dummy z.Bsp. R R1 R2 x1 x2 geätzte Schicht Miminalgröße nicht verwenden Analoge CMOS-Schaltungen Folie 153 Roland Pfeiffer Layout Mismatch-Vermeidung Zusammenfassung der Regeln: 1. Regel: Gleiche Strukturen 2. Regel: Gleiche Temperatur 3. Regel: Gleiche Größe und Anordnung 4. Regel: Minimalabstand wo möglich 5. Regel: common-centroid layout 6. Regel: Gleiche Orientierung 7. Regel: Gleiche Umgebung „dummy devices“ 8. Regel: Miminalgröße nicht verwenden Analoge CMOS-Schaltungen Folie 154 Roland Pfeiffer Layout Schaltbild vs. Layout Wie ist die Schaltung zu diesen Layout? Wo sind typische analoge Teilschaltungen? Analoge CMOS-Schaltungen Folie 155 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: Monte-Carlo-Analyse, Worst-Case-Analyse Roland Pfeiffer 14. Vorlesung Analoge CMOS-Schaltungen Folie 156 Roland Pfeiffer Statistische Analyse bei analogen Schaltungen Warum statistische Analyse ? A g M R AMIN A AMIN Nominalwert gM AMIN ?? Ausbeute ?? R statistische Abweichung Analoge CMOS-Schaltungen Folie 157 Roland Pfeiffer Statistische Analyse bei analogen Schaltungen Verteilungsfunktionen Rechteck PSPICE: "uniform" Abweichung in % Gauss'sche (Normal) "user-defined" für ICs geeignet "gauss" Standardabweichung σ in % Analoge CMOS-Schaltungen Folie 158 auf einer späteren Folie mehr Roland Pfeiffer Statistische Analyse bei analogen Schaltungen unabhängig vs. abhängig ?? diskreter Aufbau auf Platine: unabhängige Korrelation PSPICE „DEV“ (devices) IC mit "richtigen" Layout: unabhängige und abhängige Korrelation PSPICE „DEV“(devices) und „LOT“(devices lot=Fertigungslos) Analoge CMOS-Schaltungen Folie 159 Roland Pfeiffer Monte-Carlo-Analyse bei analogen Schaltungen Monte-Carlo-Analyse Prinzip der Monte-Carlo-Methode: jedes statistische Element wird variiert: "alle zusammen, viele Simulationen" A g M ,M 1 R1 A AMIN Nominalwert gM R statistische Abweichung Analoge CMOS-Schaltungen Folie 160 Roland Pfeiffer Monte-Carlo-Analyse bei analogen Schaltungen PSPICE-Simulation Frage: Was sehen Sie für Nachteile bei der Monte-Carlo-Simulation ?? Antwort: -viele Simulationen nötig !! -keine Information über "worst-case" !! A g M ,M 1 R1 A AMIN Nominalwert gM R statistische Abweichung Analoge CMOS-Schaltungen Folie 161 Roland Pfeiffer Worst-Case-Analyse bei analogen Schaltungen Worst-Case-Analyse Prinzip der Worst-Case-Methode: jedes statistische Element wird nacheinander variiert: "eines nach dem anderen, Mindestmaß an Simulationen" A g M ,M 1 R1 A AMIN Nominalwert gM R statistische Abweichung Analoge CMOS-Schaltungen Folie 162 Roland Pfeiffer Worst-Case-Analyse bei analogen Schaltungen PSPICE-Simulation Frage: Was sehen Sie für Nachteile bei der Worst-Case-Simulation ?? Antwort: A g M ,M 1 R1 A AMIN Nominalwert gM R statistische Abweichung Analoge CMOS-Schaltungen Folie 163 Roland Pfeiffer Worst-Case-Analyse bei analogen Schaltungen PSPICE-Simulation Frage: Was sehen Sie für Nachteile bei der Worst-Case-Simulation ?? Antwort: Worst-Case-Analyse setzt "glatte Oberflächen" voraus ⇒ "lokalen Minima" ersetzt möglicherweise "globales Minimum" !! Analoge CMOS-Schaltungen Folie 164 Roland Pfeiffer Worst-Case-Analyse bei analogen Schaltungen PSPICE-Simulation Frage: Was sehen Sie für Nachteile bei der Worst-Case-Simulation ?? weiterhin vorausgesetzt: -monotone Parameteränderung ⇒Ausgangsgröße ändert sich monoton (glatte Flächen) -keine gegenseitige Beieinflußung der einzelnen Parameter in Bezug auf das Worst-Case-Ergebnis Analoge CMOS-Schaltungen Folie 165 Roland Pfeiffer Worst-Case-Analyse bei analogen Schaltungen PSPICE-Simulation Rezept: zuerst worst-case-Simulation machen, dann mit Monte-Carlo-Simulationen nachprüfen !! ⇒ Analoge CMOS-Schaltungen Folie 166 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: Transfer-Function-Analyse, Sensitivity-Analyse Roland Pfeiffer 15. Vorlesung Analoge CMOS-Schaltungen Folie 167 Roland Pfeiffer Transfer-Function-Analyse bei analogen Schaltungen Was ist "Transfer Function" ? Analoge CMOS-Schaltungen Folie 168 Roland Pfeiffer Transfer-Function-Analyse bei analogen Schaltungen Was ist "Transfer Function" ? Frequenz > 0Hz !! 1000mV 800mV AC-Übertragung (Kleinsignal) DC-Übertragung (Kleinsignal) ?? 600mV 400mV 200mV 1.0Hz V(M1:g) 10Hz V(M1:d) 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz Frequency DC-Übertragung (Kleinsignal) = "Transfer Function" Analoge CMOS-Schaltungen Folie 169 Roland Pfeiffer 10GHz Zusammenfassung -Transfer-Function: Kleinsignalübertragung im DC-Fall -nur im *.out-File, nicht auf Probe-Darstellung !! -Ausgabe von DC-Übertragungsfunktion (Output Variable/Input Source) Eingangswiderstand bei Input Source Ausgangswiderstand bei Output Variable -PSPICE-Simulationen -Vorsicht bei Kondensatoren im Signalpfad !! Analoge CMOS-Schaltungen Folie 170 Roland Pfeiffer Sensitivity-Analyse bei analogen Schaltungen Was ist "Sensitivity" ? Analoge CMOS-Schaltungen Folie 171 Roland Pfeiffer Sensitivity-Analyse bei analogen Schaltungen Was ist "Sensitivity" ? Sensitvity = Schwankung einer oder mehrerer Ausgangsvariablen auf Bauelemente-Schwankungen im DC-Kleinsignal-Fall Sinn: Suche nach empfindliche Bauteilen im DC-Kleinsignal-Fall Ausgangsvariable Analoge CMOS-Schaltungen Folie 172 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: ABM-Bauelemente Roland Pfeiffer 16. Vorlesung Analoge CMOS-Schaltungen Folie 173 Roland Pfeiffer ABM Bauelemente Was versteht man unter "ABM Bauelemente" ? Name: Analog Behavioral Modeling (ABM) = analoge Verhaltensmodelle durch mathematische Ausdrücke oder sog. Look-Up-Tabelle beschrieben aus PSPICE-Librarie Cadence/SPB_15.2/tools/capture/library/pspice/ABM.olb Analoge CMOS-Schaltungen Folie 174 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: Oszillator-Schaltungen Roland Pfeiffer 17. Vorlesung Analoge CMOS-Schaltungen Folie 175 Roland Pfeiffer Barkhausen-Kriterium Barkhausen-Kriterium Prinzip der Oszillator-Schaltungen: Schwingbedingung (hinreichend, aber nicht zwingend): Betrag der Schleifenverstärkung (Loop gain) = 1 und zugleich Phase der Schleifenverstärkung n·180° (n ungerade) bei negativer Rückkopplung m·360° oder 0° bei positiver Rückkopplung H(jω) H(jω) + + 180° H(jω) + 360° Analoge CMOS-Schaltungen Folie 176 0° Roland Pfeiffer Barkhausen-Kriterium Barkhausen-Kriterium Frage: Was für eine Ursache hat V0 ? Antwort: durch Rauschen entsteht die Spannung V0 !! V0 H(s) + H(s) + x Analoge CMOS-Schaltungen Folie 177 H(s) + x x Roland Pfeiffer Ring-Oszillator Ring-Oszillator Ursache: fehlendes V0 !! Lösung: Vorbelegen der Knotenspannung: durch "Place/Part/"IC1", ("initial condition")Verbinden mit einem Knoten, Wert zuweisen (hier 500mV) bei differentiellen Oszillator-Schaltungen: differentielles IC2 verwenden Analoge CMOS-Schaltungen Folie 178 Roland Pfeiffer Ring-Oszillator PSPICE-Simulation simuliertes Ergebnis: 1.62V unregelmäßige Amplitude !! 1.61V warum ?? 1.60V 1.59V 1.58V 1.300us 1.305us V(M3:d) V(M3:g) 1.310us V(M2:g) 1.315us 1.320us 1.325us 1.330us 1.335us 1.340us Time Analoge CMOS-Schaltungen Folie 179 Roland Pfeiffer Ring-Oszillator Ring-Oszillator Ursache dafür sind Rundungsfehler, die PSPICE macht. Diese Rundungsfehler können aber mit "PSPICE/Edit Simulation Profile/Options" beeinflußt werden. Bezeichnung in Output-File Analoge CMOS-Schaltungen Folie 180 Roland Pfeiffer Ring-Oszillator Ring-Oszillator Die wichtigsten Werte: Relativ zulässige Toleranz von Strom- und Spannungswerten, innerhalb deren Grenzen der jeweils iterative Wert konvergieren muß (Default 0.001) Absolute Berechnungsgenauigkeit für Spannungen/Ströme/Ladungen (Default 1µV/1pA/0,01pC) Analoge CMOS-Schaltungen Folie 181 Roland Pfeiffer Analoge CMOS-Schaltungen PSPICE: Parameter-Analyse Roland Pfeiffer 18. Vorlesung Analoge CMOS-Schaltungen Folie 182 Roland Pfeiffer Parameter-Analyse bei analogen Schaltungen Parameter-Analyse ein oder mehrere Bauelemente-Parameter werden variiert Parameteränderung genauso wie DC-Sweep nicht nur DC-Sweep-Analyse, sondern auch AC- und Transiente Analyse möglich !! Analoge CMOS-Schaltungen Folie 183 Roland Pfeiffer Parameter-Analyse bei analogen Schaltungen PSPICE-Simulation Graphische Ergebnisse im Probe-Programmteil: schaltet den gewählten Parameter als X-Achse zusätzlich ein: die Auswirkung der Parameteränderung auf das Simulationsergebnis Analoge CMOS-Schaltungen Folie 184 Roland Pfeiffer PSPICE einige Implementierungen Roland Pfeiffer Vorlesung Analoge CMOS-Schaltungen Folie 185 Roland Pfeiffer Systematische Netzwerkanalyse 1. Schaltplan in „Computersprache“: -zulässige Bauelemente und deren Modelle -systematische Netzwerkbeschreibung RB RQ UE RC B CK UA C E CL UB UA Tableau-Analyse: Spannungen und Ströme Maschenstrom-Analyse: unabhängige Ströme, Spannungen berechnet Impedanzform Knotenpotential-Analyse: unabhängige Spannungen, Ströme berechnet Admittanzform Analoge CMOS-Schaltungen Folie 186 Roland Pfeiffer Systematische Netzwerkanalyse Lösungmöglichkeiten des linearen Gleichungssystems A x b -Cramersche Regel (bekannt aus Schaltungstechnik II) -Gaußsches Verfahren, -Gaußsches Verfahren mit Pivotierung -verbessertes Gaußsches Verfahren (LR-Zerlegung) -inverse Matrix Analoge CMOS-Schaltungen Folie 187 Roland Pfeiffer Lösung der Netzwerkgleichung 1. Schaltplan in „Computersprache“: -zulässige Bauelemente und deren Modelle -systematische Netzwerkbeschreibung -Lösung der Netzwerkgleichungen (statisch, linear !!) RB RQ UE RC B CK UA C E CL UB UA -Gaußsche Eliminationsverfahren (in PSPICE angewandt) mit -Pivotisierung -LU-Zerlegung der Knotenadmittanz-Matriz -Sparse-Matrizen = schwach besetzte Matrizen Analoge CMOS-Schaltungen Folie 188 Roland Pfeiffer Lösung der Netzwerkgleichung 1. Schaltplan in „Computersprache“: -zulässige Bauelemente und deren Modelle -systematische Netzwerkbeschreibung -Lösung der Netzwerkgleichungen (statisch, linear !!) RB RQ UE RC B CK UA C E CL UB UA -Gaußsche Eliminationsverfahren (in PSPICE angewandt) mit -Pivotisierung -LU-Zerlegung der Knotenadmittanz-Matriz -Sparse-Matrizen = schwach besetzte Matrizen Analoge CMOS-Schaltungen Folie 189 Roland Pfeiffer PSPICE Simulationsoptionen Roland Pfeiffer Vorlesung Analoge CMOS-Schaltungen Folie 190 Roland Pfeiffer PSPICE Optionen in PSPICE Simulation Setting / Options Analoge CMOS-Schaltungen Folie 191 Roland Pfeiffer PSPICE Optionen http://www.designers-guide.org/books/dg-spice/chA.pdf Analoge CMOS-Schaltungen Folie 192 Roland Pfeiffer PSPICE Optionen in PSPICE Simulation Setting / Options Analoge CMOS-Schaltungen Folie 193 Roland Pfeiffer PSPICE Optionen Dokumention unter Cadence Help/Manuals PSPICE/PSPICE User‘s Guide Analoge CMOS-Schaltungen Folie 194 Roland Pfeiffer PSPICE Optionen wenn nicht zu eingeben in PSPICE SimulationSettings/Options: Textfile: unter PSPICE SimulationSettings, Configuration Files, Include, Add to Design einfügen Analoge CMOS-Schaltungen Folie 195 Roland Pfeiffer PSPICE Zeitschritt Kontrolle Roland Pfeiffer Vorlesung Analoge CMOS-Schaltungen Folie 196 Roland Pfeiffer PSPICE Time Step Control Zwei gegensätzliche Forderung an ein Simulationsprogramm: -Simulationszeit CPU-Time erniedrigen -Genauigkeit der Simulation (mit Optionen festlegbar) t Prinzip Zeitschritt Kontrolle: wenn Genauigkeit größer Genauigkeitsforderung: Zeitschritte Time Step erhöhen wenn Genauigkeit kleiner Genauigkeitsforderung: Zeitschritte Time Step erniedrigen Analoge CMOS-Schaltungen Folie 197 Roland Pfeiffer PSPICE Time Step Control Zeitschrittsteuerung ?? Option LVLTIM LVLTIM=2 LVLTIM=1 „LTE“ Strategie „Iterationenanzahl“ Strategie zunächst betrachtet Analoge CMOS-Schaltungen Folie 198 Roland Pfeiffer PSPICE Time Step Control LTE = „Local Truncation Error“ LTE = Abstand zwischen Schätzung und realer Kurve reale Kurve unbekannt ⟹ Schätzung des LTE ! LTE ist von Zeitschritt abhängig und kontrolliert diese Analoge CMOS-Schaltungen Folie 199 Roland Pfeiffer PSPICE Time Step Control PSPICE Zeitschritt-Kontrolle nirgends veröffentlicht ?! Analoge CMOS-Schaltungen Folie 200 Roland Pfeiffer
