HFFE_Darmstadt_200011

SSE
HF-Front-Ends
Smart System-Engineering
CAD-Tools für den Entwurf von
HF-Front-End Schaltungen
HF-Front-Ends
Entwurfsmethodik für integrierte Höchstfrequenzsysteme
zukunftsorientierter Kommunikationstechniken
Förderprojekt im Rahmen des SSE-Verbundes
Förderkennzeichen 01M3040
Öffentlicher Abschlußworkshop
Projektübersicht und Ergebnisse
Referent: Ulrich Seeling ([email protected])
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#1
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Motivation/Projektziele
•
Geringe Abdeckung folgender Themengebiete zu Projektstart:
– Berücksichtigung hoher Frequenzen (Wichtig für
Mobilkommunikation)
– Zusammenarbeit zwischen System- und Schaltungsentwicklern
•
Projektziele
– Entwicklung eines Designflows zusammen mit einer
Entwurfsmethodik und einer verbesserten CAD-Umgebung,
die den besonderen Bedürfnissen der HF-Technik im Bereich der
Mobilkommunikation gerecht werden.
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#2
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Projektpartner
Systemanbieter
Nokia
•
•
•
•
•
•
•
Atmel, Heilbronn
Nokia, Bochum
Melexis, Erfurt
Cadence, Haar
Fraunhoferinstitut Dresden
TU Dresden
TU Braunschweig
IC - Häuser
Atmel, Melexis
CAD - Anbieter
Cadence
Forschungseinrichtungen
TU Braunschweig,
TU Dresden
FhG EAS Dresden
Projektlaufzeit 3,5 Jahre (Mai 1997 - November 2000)
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#3
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Highlights
•
Optimierung des Designflows durch
–
–
–
–
–
–
–
•
Pegelplantool
HF-Modellschablonen
Berücksichtigung technologischer Schwankungen
Modellanpassung, Charakterisierungswerkzeuge/-umgebung
Auswahlverfahren für Analog Re-Use
Einfache Gehäusemodellierung
Verbindung zur Systemsimulation mittels „k-Modellen“
2 Demonstratoren
–
–
Direct-Conversion-Receiver für UMTS-System (UMTS-Demonstrator)
HF-Schaltkreis zur Datenkommunikation in Gebäuden (KMU-Demonstrator)
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#4
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Optimierung des Designflows
•
Verbesserung des Entwurfablaufes bei HF-Schaltungen durch
–
–
–
Frühzeitige Verwendung rechnergestützter Verfahren.
• Schnelle Abschätzung von Systemalternativen und deren Strukturierung durch
Verwendung unterschiedlicher Abstraktionsebenen.
Durchgängigen Designflow
• Pegelplan“simulation“
• Simulation der Blockmodelle (Hochsprache = angepaßte HF-Modellschablonen)
• Verifikation durch Charakterisierungsumgebung (automatisiert)
• Auswahl aus vorhandenem IP mittels „unscharfem“ Auswahlverfahren
• Anbindung an DSP-System über k-Modelle
Hilfestellung zur Kommunikation zwischen System- und Schaltungsentwicklung
• Spezifikation mit Pegelplan
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#5
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Pegelplantool
Simulation
export
Add new
stage
Tolerance
on / off
Remove
stage
Recalculate
Change
symbol
Number of stages:
Signalfreq. [MHz]
Bandwidth [Hz]
Antennatemp. [K]
8
nom.
Center frequency [MHz]
Reference resistance [Ohm]
Signal voltage [µVrms]
Signal power [dBm]
Diel. BPF
1
2000
50
11,21
-86
Voltage gain of stage
Power gain of stage
Noisefigure of stage [dB]
Additional noisefigure [lin]
Cascaded
Cascaded
Cascaded
Cascaded
Noiselevel
Cascaded
Cascaded
Cascaded
1,00E+03
50
47,26
-73,5
nom.
Loss [dB]
Achieved S/N [dB]
Achieved Biterror
I/Q M ixer
4
50
33,46
-76,5
0
Nom
1,417E+1
7,31E-4
nom.
BB Filter 1
BB Amp 1
5
nom.
6
nom.
200
158,68
-69,
200
89,23
-74,
200
355,23
-62,
SFDR [dB]
MDS [dBm]
Sensitivity
Output IM3D
6,715E+1
-1,002E+2
-1,002E+2
9,008E+1
BB Filter 2
BB Amp 2
7
nom.
8
nom.
2,5
200
355,23
-62,
1000
7,94E+05
-2,
13,521
7,5
-5
-5
12
12
0
0
66,99
60
2,5
0,7783
2
0,5849
3
0,9953
12
14,849
5
2,1623
6
2,9811
0
0
10
9
-2,5
5,62E-01
2,5
1,78
-173,98
2,90E+02
-106,99
18,49
12,5
1,78E+01
4,5
2,82
-156,98
1,45E+04
-89,99
16,49
-10
0,1
1E+10
100,
0,
0,
15,
-15,
0,
0,
100,
-17,5
-11,48
77,02
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
0,
0,
22,
-2,5
7,04
80,54
0,
180,
100,
-5,5
6,54
83,04
#6
180,
2,
15,98
84,98
0,
190,
20
180,
280,
360,
20,
-64,
0,
380,
24,56
0,56
9,
9,
25,9
87,9
20,
-64,
9,85
-14,15
24,56
0,56
9,
-3,
12,56
86,56
20
56,69
32,69
100
180,
6,31E-08
-72,
Ok
100
9,85
-14,15
12,56
0,56
-3,
-48
2E-05
Ok
10
84,
2,51E+08
6,82
4,81
-83,16
3,50E+11
-16,17
14,17
0,051157
-12,91
56,75
32,75
12,56
0,56
17,56
0,56
2,
100
1E+10
60
54,85
42,85
100
24,
2,51E+02
6,79
4,77
-143,19
3,48E+05
-76,2
14,2
0,051157
-12,91
Ok
100
17,56
0,56
12,
2,5
-5,5
5
3,1623
Ok
22
24,
2,51E+02
6,79
4,77
-143,19
3,48E+05
-76,2
14,2
0,068795
-11,62
59,9
42,9
12,
2,5
15,
2,5
-2,5
100
1E+10
60
91,49
81,99
100
12,
1,58E+01
6,61
4,58
-155,37
2,11E+04
-88,38
14,38
0,068795
-11,62
Ok
100
15,
2,5
100,
102,5
-17,5
0
1
Ok
15
17,
5,01E+01
6,57
4,54
-150,41
6,60E+04
-83,42
14,42
0,177828
-7,5
98,58
86,08
100,
102,5
0,
100,
100
1E+10
100
100,
102,5
100
9,5
8,91E+00
4,59
2,87
-159,89
7,43E+03
-92,9
16,4
0,177828
-7,5
Ok
100
Selectivity contribution [dB]
0
Select. output IP3 of stage [dBm]
Casc. selective output IP3 [dBm] 1,00E+03
Casc. selective input IP3 [dBm]
IM generatorlevel [dBm]
-15,
IM3 contribution of stage
Selective IM3 level [dBm]
-15,
Selective IM3 level [dBc]
71,
Split loss
3
Demodulator:
-3
-3
Ok
Output IP3 of stage [dBm]
Cascaded output IP3 [dBm]
Cascaded input IP3 [dBm]
nom.
5000
-15
-15
0
15
15
100
1E+10
1,00E+03
IM3 offset [kHz]
Input IM3D [dBm]
IM source [dBm]
Required S/N [dB]
-2,5
-2,5
1E+99
990
Output IP2 of stage [dBm]
Cascaded output IP2 [dBm]
Cascaded input IP2[dBm]
LNA
2
50
8,4
-88,5
powergain [dB]
0
powergain [lin]
1,00E+00
noisefigure [dB]
0
noisefigure [lin]
1
[dBm/Hz]
-173,98
noisetemperature [K] 2,90E+02
noiselevel [dBm]
-106,99
S/N [dB]
20,99
Inp. 1dB CP of stage [dBm]
Inp. 1dB CP of stage [mW]
Cascaded input P1dB [mW]
Cascaded input P1dB [dBm]
Compression warning
nom.
2000
500000
290
360,
84,56
0,56
69,
9,
27,06
89,06
Ulrich Seeling
88,08
90,08
SSE
HF-Front-Ends
Smart System-Engineering
Pegelplantool - Einsatzgebiete
• Schnelle Abschätzung der Spezifikation mit durchgängiger
Berechnung der wichtigsten HF-Eigenschaften
• Individuelle Anordnung der betrachteten Schaltungsblöcke
• Blöcke mit vordefiniertem Spezifikationsrahmen
• Eingebaute Plausibilitätsprüfungen
• Schneller Variantenvergleich möglich
• Anbindung an Simulator durch Export der Blöcke
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#7
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
HF-Modellschablonen
Die Aufgabenstellung gibt die Modellierung verschiedener Modellschablonen vor:
•
•
•
•
•
•
•
•
•
PLL
VCO
Teiler
Mischer
Modulatoren
LNA
Poweramplifier
active Balun
Filter
Erstellung der Modelle in HDL-A und SpectreHDL für unterschiedliche Simulatoren
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#8
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Berücksichtigung technologischer Schwankungen
CPi
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
dBm
CPi =
#9
-2.099391e+01
5.950877e-02
9.727273e-02
-8.110776e-03
-5.923607e-03
-3.857339e-03
1.165066e-03
...
-4.444901e-05
-6.409128e-04
-9.695455e-05
1.921297e-03
-9.194857e-03
3.985980e-03
3.709403e-03
+
*
*
*
*
*
*
Rsbi
Rsbi
Rsqh
Rsqh
Rsqh
Dsp
*
*
*
*
*
*
*
Wtol *
Wtol *
Wtol *
Wtol *
Wtol *
Wtol *
Wtol;
*
+
*
*
+
*
Rsbi +
Rsbi +
Rsqh +
Rsbi +
Rsbi
Rsqh
Dsp
Qcx
Rsql
Wtol
Ulrich Seeling
+
+
+
+
+
+
-20,56
-20,60
-20,64
-20,68
-20,72
-20,76
-20,80
-20,84
-20,88
-20,92
-20,96
-21,00
-21,04
-21,08
-21,12
-21,16
-21,20
-21,24
-21,28
-21,32
-21,36
•
Aus statistischen
Modelldaten werden die
Korrelationen und
Schwankungen der HFKenngrößen ermittelt.
Diese Schwankungen können
mit guter Genauigkeit in
Polynome abgebildet und in
die HF-Modellschablonen
integriert werden.
-21,40
•
4,5
4,0
3,5
3,0
2,5
2,0
1,5
1,0
0,5
0,0
SSE
HF-Front-Ends
Smart System-Engineering
Modellanpassung
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#10
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Charakterisierungswerkzeuge
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#11
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Auswahlverfahren für Analog Re-Use
•
•
Vergleich von Daten bereits
entworfener Schaltungen mit der
Spezifikation einer neuen
Schaltung.
„Unscharfes“ Bewertungsverfahren
•
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#12
Kombination mit Web-basiertem
Dokumentationssystem
ermöglicht effizientes Ablegen
und Suchen/Vergleichen.
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Einfache Gehäusemodellierung
Einfluss des Verkapselungsmaterials auf eine open-Konfiguration
Simulation:
ohne und
mit Verkapselungsmaterial
Messung:
ohne und
mit Verkapselungsmaterial
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#13
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Verbindung zur Systemsimulation
•
•
•
•
•
K-Modell: Mathematisches Modell zur Abbildung von linearen und nichtlinearem
Verhalten von Front-Ends
Anbindung an Datenflußsimulator SPW
Extraktion der K-Modelle aus Schaltung mittels SpectreRF
Bisherige Vergleiche mit detaillierten Analogsimulationen zeigen geringe
Abweichungen
Bei UMTS-Demonstrator Vergleich Simulation vs. Messung
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#14
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Demonstratoren I
Überprüfung verschiedener Projektergebnisse (Pegelplan, parametrisierte
HF-Modellschablonen, Generierung von k-Modellen, Gehäusemodellierung, ...) anhand zweier Demonstratoren.
Chipfoto UMTS-Demonstrator
KMU-Demonstrator
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#15
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Demonstratoren II
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#16
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Verwertungsmatrix
TEMIC
Entwurfsmethodik
Ersteller
PegelplanTool
Ersteller
HF-Modellschablonen
Ersteller
HF Charakterisie- Dokumentatirungsumgebung
onsschema
Nutzung geplant
Nutzer
Nokia
Thesys
Cadence
Ersteller
Ersteller
Ersteller
Nutzer
Nutzer
Nutzer
Nutzung geplant
TU D
TU BS
FhG/EAS
Ersteller
Ersteller
Ersteller
Nutzer
Nutzer
Nutzer
Nutzer
Nutzer
Ersteller (rfLib)
Ersteller
Ersteller
Ersteller
Nutzer
Schaltungsauswahl
Nutzung geplant
Ersteller
Ersteller
Nutzer
Ersteller
Nutzer
Ersteller
Ersteller
Verwendung Interesse an
Verwendung gePrüfung der kommerziellen Verdes KonVerwendung plant
wendbarkeit
zepts wird
der erstellten
derzeit geModellschaprüft
blonen
Tabelle: Nutzungs- bzw. Verwertungsmatrix der HF-Front-Ends Ergebnisse
Cadence
Verwendung geplant
Ersteller
Nutzer
k-Modelle
Nutzung
geplant
Nutzer
Verifikation an
Demonstratoren
Ersteller
Ersteller
Ersteller
Ersteller
Nutzer
Nutzer
Ersteller
Nutzer
Kommerzia- Verwendung
lisierung
geplant
erfolgt
"Ersteller" meint in dieser Tabelle i.d.R. auch gleichzeitig "Nutzer".
Die letzte Zeile bezieht sich auf die mögliche Verwertung durch den kommerziellen SoftwareAnbieter.
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#17
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Öffentlichkeitsarbeit
•
Web-Server
–
•
Konferenzen und Seminare
–
–
–
–
•
http://www.nst.ing.tu-bs.de/Projekthomepage
3 SSE Workshops
Statusseminare
Analog 99
Abschlußpräsentation auf ITG-Workshop
Veröffentlichte Arbeiten
–
Zahlreiche Präsentationen auf nationalen und internationalen Symposien und
Workshops u.a.
• Midwest Symposium on Circuits and Systems
• Radio Solution Conference '99 ,Birmingham
• International Symposium on Microelectronics and Assembly, Singapur
• Same 2000, Forum on Microelectronics, Sophia Antipolis / Aix en Provence
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#18
Ulrich Seeling
SSE
HF-Front-Ends
Smart System-Engineering
Zusammenfassung
•
•
•
•
•
Verbesserung der Durchgängigkeit von der Spezifikation über den
System- bis zum Schaltungsentwurf
Steigerung der Effektivität durch Wiederverwendungs- und
Auswahlverfahren und parametrisierbare Modellbibliotheken
Senkung des manuellen Modellierungsaufwands durch
automatische Generierungsverfahren
Erfassung und Einbeziehung parasitärer Einflüsse (vor allem
Rauschen, Gehäuse, Temperatur- und
Betriebsspannungsabhängigkeiten)
Automatisierung der Parametrisierung von Systemmodellen der
HF-Schaltungen durch Charakterisierungsumgebungen
HF-Front-Ends Abschlußworkshop
ITG-Workshop, Darmstadt, 21.11.2000
#19
Ulrich Seeling