Inhaltsverzeichnis
Werbung
1 Inhaltsverzeichnis Wichtige Hinweise: 1 EINFÜHRUNG (ZUSATZINFORMATION) 2 3 7 1.1 Entwicklung und Aufgaben der digitalen Schaltungstechnik 7 1.2 Analoge und digitale Signale 7 RECHENGESETZE DER DIGITALTECHNIK - BOOLSCHE ALGEBRA 9 2.1 Grundverknüpfungen und ihre symbolische Darstellung 2.1.1 Die Konjunktion oder das logische UND 2.1.2 Die Disjunktion oder das logische ODER 2.1.3 Die Negation einer Aussage 10 10 10 11 2.2 Gesetze der Boolschen Algebra 12 2.3 Schaltungsminimierung mittels Karnaugh-Tafeln 17 2.4 abgeleitete Grundfunktionen der Digitaltechnik 2.4.1 Die NAND - Funktion 2.4.2 Die NOR - Funktion 2.4.3 Die EXOR-Funktion (Antivalenz) 2.4.4 Die NOEXOR - Funktion (Äquivalenz) 20 20 20 21 22 2.5 wichtige Normalformen 22 2.6 zusammenfassendes Beispiel zum Abschnitt 2 24 2.7 Kontrollfragen zum Kapitel 1 und 2 25 SCHALTKREISFAMILIEN (ZUSATZLITERATUR) 3.1 4 6 allgemeine Kennwerte 27 27 3.2 Bipolarschaltkreise 3.2.1 Die TTL - Schaltkreisfamilie 3.2.2 TTL - Gatter mit offenem Kollektor 3.2.3 Gatter mit einem dritten Pegel ( Tri - State - Ausgänge) 3.2.4 Besonderheiten bei der Handhabung von TTL - Schaltkreisen 3.2.5 Die ECL - Familie 29 29 31 33 33 34 3.3 unipolare Schaltkreise (Zusatzinformation) 3.3.1 n - MOS - Technik (Kurzüberblick) 3.3.2 p - MOS - Technik (Kurzüberblick) 3.3.3 CMOS - Schaltkreise 35 35 35 35 KODEWANDLER UND MULTIPLEXER (ZUSATZLITERATUR) 4.1 Kodewandler 4.1.1 Decoder 4.1.2 Adreßselektion mittels Decodern 4.1.3 Koder (Coder) 37 37 37 40 42 2 5 6 7 4.2 Multiplexer / Demultiplexer 4.2.1 Multiplexer 4.2.2 Demultiplexer 43 43 46 4.3 47 Kontrollfragen zum Kapitel 3 und 4 SPEICHERUNG DIGITALER SIGNALE (ZUSATZLITERATUR) 48 5.1 Flip - Flop’s 5.1.1 Das asynchrone RS - FF 5.1.2 Einstufiges, taktzustandsgesteuertes RS - FF 5.1.3 Zweistufige, taktzustandsgesteuerte RS - FF (Master-Slave-FF) 5.1.4 Taktflankengesteuertes RS - FF 5.1.5 Das JK - FF 5.1.6 Das D - FF (Delay - FF) 48 48 52 53 54 57 57 5.2 Register in der Digitaltechnik 5.2.1 Schieberegister 5.2.2 Parallelregister / Bustreiber 59 59 62 5.3 Halbleiterspeicher (Selbststudium, Zusatzinformation) 5.3.1 Prinzip der Adressierung von Speichern 5.3.2 wichtige Kenngrößen von Speichern 5.3.3 Schreib - Lese - Speicher (RAM) 5.3.4 dynamische RAM 5.3.5 Nur - Lese - Speicher (ROM) 5.3.6 progarmmierbare Logikschaltungen (PLA) 5.3.7 feldprogrammierbare Logikschaltungen (FPLA) 63 63 64 65 66 67 67 69 5.4 70 Kontrollfragen zum Kapitel 5 KIPPSCHALTUNGEN (ZUSATZLITERATUR) 73 6.1 bistabile Kippschaltungen (Schmitt-Trigger) 73 6.2 Übergang zum Schaltverhalten von RC-Gliedern: 76 6.3 monostabile Kippschaltungen (Monoflops oder Univibratoren) 6.3.1 nicht retriggerbare Monoflops 6.3.2 retriggerbare Monoflops 78 78 83 6.4 astabile Kippschaltungen (Multivibratoren oder Oszillatoren) 6.4.1 RC - Oszillatoren 6.4.2 Quarzoszillatoren 6.4.3 Frequenzverdoppler unter Verwendung von Kippschaltungen(Zusatzinformation) 86 87 89 90 6.5 92 Kontrollfragen zum Kapitel 6 ZÄHLER UND FREQUENZTEILER (ZUSATZLITERATUR) 94 7.1 Grundlagen 94 7.2 synchrone Vorwärts- Rückwärtszähler 74193 und 74192 97 7.3 ausgewählte Anwendungen von Zählern und Frequenzteilern 7.3.1 modulo n-Zähler 7.3.2 n:1 Frequenzteiler 7.3.3 einstellbare oder programmierbare Zähler 99 99 100 108 3 7.3.4 7.3.5 7.3.6 7.4 8 digitale Frequenzmessung digitaler Langzeitschalter Multiplexansteuerung von Anzeigeelementen Kontrollfragen zum Kapitel 7 GRUNDSCHALTUNGEN DER ARITHMETIK (ZUSATZLITERATUR) 109 110 110 113 114 8.1 Komparatoren 8.1.1 Gleichheitskomparatoren 8.1.2 Größenvergleichskomparatoren 114 114 116 8.2 Addierschaltungen 8.2.1 Halbaddierer 8.2.2 Volladdierer 117 117 119 8.3 Subtrahierschaltungen 121 8.4 Kontrollfragen zum Kapitel 8 122 4 DIGITALTECHNIK (INFORMATIK) Skript und Auszüge aus der Vorlesung "Digitaltechnik" Stand: SS 2008 Bearbeitungsschluß (25 02. 2008) 5 Literaturverzeichnis /1/ Peter Pernads: Digitaltechnik I. Hüthig-Verlag Heidelberg, 2001, ISBN 3-7785-2815-7 /2/ M. Seifart: Digitale Schaltungen. Verlag Technik Berlin, 1998, ISBN 3-341-01198-6 /3/ Weißel, Schubert: Digitale Schaltungstechnik. Springer-Verlag Berlin Heidelberg-New-York, 1990 /4/ Lichtenberger, Bernhard: Praktische Digitaltechnik. Heidelberg, Hüthig, 1992 /5/ TTL - Datenblätter /6/ CMOS - Datenblätter 6 Wichtige Hinweise: • Das vorliegende Skript ist umfangreicher als der behandelte Stoff in der Vorlesung. Kapitel (Abschnitte) oder Teile von Kapiteln (Abschnitten), die nicht in der Vorlesung behandelt werden, sind durch die Bemerkung "Zusatzinformation" gekennzeichnet. Diese dienen dazu, die Erkenntnisse abzurunden bzw. andere Sichtweisen zu betrachten. • Einige Teile des Skriptes werden in der Vorlesung nur verkürzt oder überhaupt nicht behandelt. Diese Kapitel oder Abschnitte werden durch die Bemerkung "Zusatzliteratur" gekennzeichnet und dienen dann im Zusammenhang mit der Vorlesung und der angegebenen Literatur zur effektiven Nacharbeitung. Stellenweise dienen diese auch nur der allgemeinen Information. • Kapitel oder Abschnitte ohne zusätzliche Bemerkungen werden so und ohne Einschränkungen in der Vorlesung behandelt. • Dieses Skript ersetzt auf keinen Fall den Besuch der Vorlesung. Gleichzeitig ersetzt es nicht das Studium einschlägiger Literatur. 7 1 Einführung (Zusatzinformation) 1.1 Entwicklung und Aufgaben der digitalen Schaltungstechnik Die digitale Schaltungstechnik hat sich in den letzten Jahren rasant entwickelt. Entwicklungsingenieure können auf ein immer größeres Sortiment an elektronischen Bauelementen zurückgreifen. Gleichzeitig wird die Entwicklung und Testung durch den Einsatz von rechnergestützten Simulationsprogrammen vereinfacht und beschleunigt. Die Prinzipien digitaler Grundschaltungen müssen dennoch beherrscht werden, um effiziente und zuverlässige Baugruppen herstellen zu können. Dies ist wesentliches Anliegen dieser Lehrveranstaltung. Entwickler können heute zwischen Schaltungsentwicklung wählen: zwei grundlegenden Methoden der - verdrahtungsorientiert - programmorientiert verdrahtungsorientiert: programmorientiert: - viele IC's richtig verbunden - programmierbare Logikschaltungen - Einsatz von Mikroprozessoren-/controllern - Einsatz von Signalprozessoren Beide Varianten existieren momentan gleichberechtigt, programmorientierte Entwurf an Bedeutung zunimmt. wobei der Grundlage zum Verständnis ist jedoch immer der verdrahtungsorientierte Ablauf des Entwurfs eines digitalen Systems. Einsatzgebiete digitaler Schaltungen: - Computertechnik (98 % ) - digitale Meßwerterfassungssysteme (hochgenau und schnell) - digitale Nachrichtentechnik - Unterhaltungselektronik - Multimedia - industrielle Steuerungen ( SPS ) 1.2 Analoge und digitale Signale analoges Signal: - Informationsparameter sind: Amplitude Frequenz Tastverhältnis 8 analoges und digitales Signal analoges Signal wertkontinuierlich zeitkontinuierlich digitales Signal wertdiskret zeitdiskret 9 digitales Signal: - Informationsparameter sind: zeitdiskrete und wertdiskrete Signalfolgen Während ein analoges Signal kontinuierlich veränderbar ist, ist ein digitales Signal nur diskret veränderbar. Während ein analoges Signal im Prinzip aus unendlich vielen Werten (innerhalb eines sinnvollen Wertebereiches) besteht, setzt sich ein digitales Signal nur aus einer endlichen Wertefolge zusammen. Vorteile digitaler Signalverarbeitung: - hohe Genauigkeit und Auflösung - hohe Geschwindigkeiten - hohe Störsicherheit bei der Übertragung Die hohe Störsicherheit beruht auf der Tatsache, daß digitale Grundverknüpfungen grundsätzlich auf Transistorstufen, die im Schalterbetrieb arbeiten, beruhen. Ein digitales Signal besteht nur aus den logischen Zuständen - High (1) - Low (0) oder Wird ein solches Signal übertragen, muß der Empfänger nur sicher stellen, daß diese beiden Zustände korrekt erkannt werden. Dies ist wohl der wesentliche Vorteil der Digitaltechnik. Um digitale Systeme zu entwickeln, bedient man sich einfacher Rechengesetze, die auf binäre Zustände angewendet werden. Die Anwendung dieser Gesetze stellt die wesentlichste Voraussetzung zum Verständnis digitaler Grundverknüpfungen dar. 2 Rechengesetze der Digitaltechnik - Boolsche Algebra Ein digitales System entsteht durch die Verknüpfung von einzelnen digitalen Signalen. Dabei werden mehrere Eingangssignale zu einem oder mehreren Ausgangssignalen verknüpft. Die Verknüpfungsarten von binären Signalen werden dabei durch die Boolsche Algebra berechenbar. Boolsche Algebra: - entwickelt vom englischen Mathematiker George Boole (1815-1864) - zweiwertiges oder binäres logisches System, das Zusammenhänge zwischen Ereignissen mathematisch erfaßt 10 2.1 Grundverknüpfungen und ihre symbolische Darstellung Die kommenden Betrachtungen werden für jeweils zwei binäre Eingangssignale angestellt. 2.1.1 Die Konjunktion oder das logische UND Schreibweise: x2 x1 oder x2 x1 oder (bitte mittigen Punkt einfügen) x2x1 Die Konjunktion aus den Eingangswerten x2 und x1 liefert nur dann den Ausgangswert true (1), wenn beide Eingänge den Wert 1 führen. Bei zwei Eingangsvariablen können durch das binäre System insgesamt vier Verknüfungsmöglichkeiten auftreten. Diesen Sachverhalt faßt man üblicher Weise in einer sogenannten Schaltbelegungstabelle (SBT) zusammen: Schaltbelegungstabelle: x2 0 0 1 1 x1 0 1 0 1 Y 0 0 0 1 Schaltsymbol: & x1 y x2 2.1.2 Die Disjunktion oder das logische ODER Schreibweise: x2 + x1 oder x2 x1. Die Disjunktion aus den Eingangswerten x2 und x1 liefert immer dann den Ausgangswert true (1), wenn mindestens einer der Eingänge den Wert 1 führt. 11 Schaltbelegungstabelle: x2 0 0 1 1 x1 0 1 0 1 Y 0 1 1 1 Schaltsymbol: >=1 x1 y x2 2.1.3 Die Negation einer Aussage Die Negation ist eine sehr wichtige Funktion in der Digitaltechnik. Schreibweise: y = x1 Schaltbelegungstabelle: x1 0 1 y 1 0 Schaltsymbol: X1 y ausgangsseitige Negation x1 y eingangsseitige Negation 12 2.2 Gesetze der Boolschen Algebra Ausgangspunkt der Betrachtungen Grundverknüpfungsarten. sind die soeben behandelten drei Rechengesetze Kommutativgesetz konjunktive Form A*B=B*A disjunktive Form A+B=B+A Assoziativgesetz A*(B*C)=(A*B)*C A+(B+C)=(A+B)+C Distributivgesetz A*(B+C)=AB+AC A+BC=(A+B)*(A+C) Spezialfall: Absorptionsgesetz A*(A+B)=AA+AB = A A+AB=(A+A)*(A+B) = A Komplementgesetz A* A=0 A+A=1 doppelte Negation A=A Operationen mit binären Werten A*0=0 A*1=A A+0=A A+1=1 Gesetz nach De Morgan A*B=A+B A+B=A*B Beweis dieses De-Morganschen Grundgesetzes (anhand der Wertetabelle): B A A*B A+B A+B A*B 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 Daraus leitet sich das allgemeine DE-Morgansche Theorem ab: Gleichfalls lassen sich aus den Gesetzen wichtige Spezialfälle von Verknüpfungen ableiten, um den Schaltungsaufwand zu minimieren, einem wesentlichen Anliegen bei der Nutzung dieser Gesetze. 13 a) A*A = A b) A*A=0 c) A+A = A d) A+A=1 e) A(A+B) = , denn f) A + AB = , denn g) A + AB = , denn h) AB + AB = , denn Beispiel: y= y= Beweis: Übungsbeispiele: 1. y= 2. y= 3. y= 4. y= 14 1. Beispiel: 2. Beispiel: 15 3. Beispiel: 4. Beispiel: 16 weiter 4. Beispiel: 17 Zusammenfassung zur Kürzung von Funktionen mittels Boolscher Algebra: 1. Ausgangsfunktion nach Gesetzen der Boolschen Algebra absuchen. 2. Gleiche Terme ausklammern. 3. Regeln anwenden und eventuell mit bereits vorhandenen Termen erweitern. 2.3 Schaltungsminimierung mittels Karnaugh-Tafeln Neben der Anwendung der Boolschen Algebra zur Minimierung von Schaltfunktionen werden sehr häufig Karnaugh-Diagramme verwendet. Sie sind meist einfacher handhabbar als die „sturen“ Regeln der Algebra, obwohl diese Diagramme natürlich auf nichts Anderem beruhen. Wichtige Regeln bei der Anwendung von Karnaughtafeln: 1. Eine Karnaugh-Tafel für „n“- Eingangsvariable besteht aus (2 hoch n) Feldern. Jedem dieser Felder ist eine der insgesamt (2 hoch n) möglichen Eingangskombinationen aller Eingangsvariablen, d.h. eine Zeile der Schaltbelegungstabelle zugeordnet. Dabei ändert sich beim Übergang von einem benachbarten Feld zum Anderen stets genau eine Variable (negiert / nicht negiert). Dieser Sachverhalt entspricht dem GRAY-Code (siehe später). 2. Die Bereiche am äußeren Rand der Karnaughtafel gehören zusammen. In horizontaler Richtung berühren sich der rechte und der linke Rand. Bei >= 4 Eingangsvariablen auch der obere und untere Rand (Zylinder). 3. Der „1“-Wert entspricht dem nicht negierten Wert der zugehörigen Variable. Aufbau von Karnaughtafeln: a) Karnaughtafel für 2 Eingangsvariable: b) Karnaughtafel für 3 Eingangsvariable: 18 c) Karnaughtafel für 4 Eingangsvariable: 4. Üblicherweise gibt man bei der Beschriftung nur die nicht negierten Werte an (disjunktive kanonische Normalform, DKNF) Beispiel: Wie erfolgt nun Kürzung? Wieder unser Beispiel von eben: y= 1. Schaltbelegungstabelle ist Ausgangspunkt (hier erläutern wie man dazu überhaupt kommt) X3 0 0 0 0 1 1 1 1 X2 0 0 1 1 0 0 1 1 X1 0 1 0 1 0 1 0 1 y 1 1 1 1 0 0 0 0 2. Aufstellen der Karnaughtafel: 1 1 1 1 Für jede Eingangskombination, die y = 1 ergibt, erfolgt die Eintragung in den Karnaughplan. 19 3. Kürzung: Zusammengehörige 2, 4, 8, (allgemein: 2 hoch n) - Blöcke (zusammenhängende 1-Einträge) in waagerechter und oder senkrechter Richtung können gekürzt werden. Als minimierte Schaltfunktion bleibt die Kombination übrig, die sich im gesamten Block nicht ändert. Weitere Beispiele zur Handhabung von Karnaughtafeln: 1. 1 2. 1 1 1 1 1 3. 1 4. 1 1 1 1 1 1 1 1 5. 6. 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7. 1 1 1 8. 1 1 1 1 1 1 1 1 1 20 2.4 abgeleitete Grundfunktionen der Digitaltechnik 2.4.1 Die NAND - Funktion Eine der wichtigsten Funktionen in der Digitaltechnik ist das negierte UND oder NAND. Fast alle komplexen Strukturen werden herstellungstechnisch als NAND realisiert. Schreibweise: y = x2 x1 Schaltbelegungstabelle: X2 0 0 1 1 x1 0 1 0 1 Y 1 1 1 0 Schaltsymbol: X1 & y X2 2.4.2 Die NOR - Funktion Die NOR-Funktion entspricht dem negierten ODER und stellt eine weitere abgeleitete Grundfunktion in der Digitaltechnik dar. Schreibweise: y = x2+x1 21 Schaltbelegungstabelle: X2 0 0 1 1 x1 0 1 0 1 Y 1 0 0 0 Schaltsymbol: X1 >=1 X2 y 2.4.3 Die EXOR-Funktion (Antivalenz) Besonders in der Mikroprozessortechnik hat diese Funktion im Hinblick von z.B. Adressierungsvorgängen besondere Bedeutung. Schreibweise: y = x2x1 + x2x1 Schaltbelegungstabelle: X2 0 0 1 1 x1 0 1 0 1 y 0 1 1 0 Schaltsymbol: X1 X2 =1 y 22 2.4.4 Die NOEXOR - Funktion (Äquivalenz) Diese Funktion stellt die Umkehrung der EXOR-Funktion dar und hat insbesondere bei Gleichheitsvergleichen Bedeutung. Schreibweise: y = x2 x1 + x2x1 Schaltbelegungstabelle: X2 0 0 1 1 x1 0 1 0 1 y 1 0 0 1 Schaltsymbol: X1 = X2 y Bisher haben wir alle Funktionen in einer speziellen Form ausgelesen. Wir hatten alle Zustände, die den Ausgangszustand high hervorrufen konjunktiv verknüpft und die einzelnen Möglichkeiten dann disjunktiv verarbeitet. Dies entspricht einer bestimmten Normalform. Die beiden wichtigsten Normalformen sollen nun besprochen werden. 2.5 wichtige Normalformen Die beiden Normalformen sind: - disjunktive Normalform - konjunktive Normalform disjunktive Normalform: Die disjunktive Normalform (DNF) erhält man, wenn man alle Eintragungen, für die ein Funktionswert 1 wird, disjunktiv miteinander verknüpft. Jede Eintragung ist hierbei als konjunktive Verknüpfung aller Eingangsvariablen darzustellen. konjunktive Normalform: 23 Die konjunktive Normalform (KNF) erhält man, wenn man alle Eintragungen, für die ein Funktionswert 0 wird, konjunktiv miteinander verknüpft. Jede Eintragung ist hierbei als disjunktive Verknüpfung aller Eingangsvariablen darzustellen. wichtiger Hinweis: bei der DNF sind die Eingangsvariablen als aktiv zu kennzeichnen sofern diese den Wert 1 haben, bei der konjunktiven genau umgekehrt. Beispiel: gegeben. sei folgende Schaltbelegungstabelle: Schaltbelegungstabelle: X2 0 0 1 1 x1 0 1 0 1 y 1 0 1 1 Funktion als DNF: y= Funktion als KNF: y= Beweis mittels boolscher Algebra (selbständig zur Übung): y= !! Manchmal macht es halt mehr Sinn, die Nullwerte auszulesen, um kleinere Funktionen zu bekommen. (Beispiel 7-Segment-Ansteuerung ). 24 2.6 zusammenfassendes Beispiel zum Abschnitt 2 Aufgabe: Ein Ausgangssignal soll aktiv sein, wenn von 3 vorhanden Eingangssignalen mindestens 2 aktiv sind. Teilaufgaben: - Aufstellen der Schaltbelegungstabelle - DNF auslesen - KNF auslesen - Kürzung der Funktion (als DNF) - Schaltung mit BE als DNF 1. Schaltbelegungstabelle X3 x2 2. DNF y= 3. KNF y= 4. Kürzung (DNF): y= 5. Schaltung als DNF x1 y 25 2.7 Kontrollfragen zum Kapitel 1 und 2 Aufgabe 1: Wiederholen Sie grundlegende Rechen - und Verknüpfungsregeln . Aufgabe 2: Vereinfachen Sie folgende Ausdrücke (zunächst mittels Boolscher Algebra, anschließend mittels Karnaughdiagrammen): a) y= x3x2x1 + x3x2x1 + x3x2x1 b) y= x3x2x1 + x3x2x1 + x3x2x1 c) y= x4x3x2x1 + x4x3x1 + x3x2x1 + x4x2x1 d) y= x4x3x2x1 + x4x3x2x1 + x4x3x2 Aufgabe 3: Lesen Sie die minimierte Schaltfunktion aus folgenden Karnaugh-Tafeln heraus: a) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 b) 1 1 1 1 1 1 1 1 1 c) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 d) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 26 Aufgabe 4: Welche Ausgangsfunktion wird durch nachstehende Schaltung erzeugt? Sofern diese Schaltung zu vereinfachen ist, zeichnen Sie die minimierte Struktur. Aufgabe 5: Eine Überwachungsanlage besteht aus insgesamt 4 Sensoren (Eingangsvariablen) und drei optischen Ausgängen. Die Sensoren tragen die Bezeichnung S0...S3, die Ausgänge Y0...Y2. Sofern nur ein Sensor aktiv ist (1-Pegel) ist nur der Ausgang Y0 aktiv (ebenfalls 1-Pegel). Falls genau drei Sensoren 1-Pegel führen, sind Y1 und Y2 aktiv. Falls alle Sensoren aktiv sind, sind Y0 und Y2 aktiv. Wenn S1 und S2 1-Pegel haben, sollen die Ausgänge Y0 und Y2 in den aktiven Zustand übergehen. a) Stellen Sie die zugehörige Schaltbelegungstabelle auf. b) Kürzen Sie die jeweiligen Ausgangsfunktionen. c) Zeichnen Sie die vollständige Schaltung mit den in der Vorlesung behandelten Grundelementen. Aufgabe 7: Unter Verwendung digitaler Grundfunktionen ist eine beliebige Dualzahl (bestehend aus 3 Bit’s) in den zugehörigen GRAY-Code (ebenfalls 3 Bit) umzuwandeln. a) Stellen Sie die zugehörige Schaltbelegungstabelle auf. b) Kürzen Sie die jeweiligen Ausgangsfunktionen. c) Zeichnen Sie die vollständige Schaltung mit den in der Vorlesung behandelten Grundelementen. Hinweis: Der GRAY-Code wurde nicht in der Vorlesung behandelt. Informieren Sie sich aus der Literatur über seinen Aufbau. 27 3 Schaltkreisfamilien (Zusatzliteratur) Um nun logische Funktionen in einer elektronischen Einrichtung unterbringen zu können bedient man sich entsprechender Bauelemente. Diese Bauelemente zeichnen sich durch verschiedene Eigenschaften aus. Jedes mal steht aber die Repräsentation der logischen Schaltzustände LOW bzw. HIGH im Vordergrund. 3.1 allgemeine Kennwerte Logikpegel: positive Logik: Der logische Zustand 1 entspricht dem aktiven Zustand negative Logik: umgekehrt Diesen logischen Pegeln werden je nach Schaltkreisfamilie unterschiedliche Spannungen zugeordnet. Schaltzeiten: Impulse verlaufen nicht ideal, d.h. sie benötigen eine gewisse Zeit um von einem Zustand in den Anderen zu gelangen. U tp 100% 90% 50% 10% tan tab t Anstiegszeit: Die Zeit, in der ein Impuls von 10 % seines Spannungwertes bis auf 90 % steigt. ( t an ) Abfallzeit: umgekehrt ( t ab ) Impulsdauer: Dauer des Impulses von 50 % Anstieg, bis 50 % Abfall ( t p) 28 Impulsverzögerungszeiten: U tp 100% 90% 50% 10% t U td1 td2 100% 90% 50% 10% t Impulsverzögerung beim Anstieg: Übergang von H am Eingang nach H am Ausgang Impulsverzögerungszeit beim Abfall: umgekehrt 29 Wichtig ist die Einteilung von Bauelementen entsprechend ihrer Kennwerte. Durch verschiedene Herstellungstechnologien unterscheidet man nun einzelne Schaltkreisfamilien hinsichtlich ihrer charakteristischen Grenz - und Kennwerte. 3.2 Bipolarschaltkreise Die wichtigsten Bipolarschaltkreise sind: - TTL - Familie - Schottky TTL - Low-Power-Schottky - ECL (Transistor-Transistor-Logik) (schneller) (kleinere Leistungsaufnahme) (Emitter- Connection- Logik, sehr schnell, aber hoher Leistungsbedarf) 3.2.1 Die TTL - Schaltkreisfamilie Die TTL- Familie ist eine am meist verwendete Baureihe zur Realisierung von digitalen Funktionen. Über 1000 Schaltfunktionen werden von verschiedenen Herstellern angeboten. Übersicht über wesentliche Kenndaten der TTL - Reihe Baureihe Impulsverzögerung in nanosec. 10 mittlere Verlustleistung in mW 10 Frequenz Spannung 35 +5 V Low-Power 33 1 35 + 5V Schottky 3 19 125 +5V Low-PowerSchottky 10 2 45 +5V Standard TTL (74 XXX) Elektrische Daten: Betriebsspannung: + 5V +/- 5% Grenzwerte: +7V - 0.5 V 0 < T < 70 grd. alle TTL außer Low-Power-Schottky - 55 grd < T < 125 grd. Low-Power max. UB: min. Massepegel: Temperatur: Temperatur: 30 Spannungspegel: Ausgang: Low-Pegel: 0V ... 0.4 V High-Pegel: 2,4V ... 5 V dazwischen: verboten Eingang: Low- Pegel: 0V...0.8V High-Pegel: 2V...5V dazwischen verboten Typischer High-Wert liegt bei ca. 3.5 V Eingangs- und Ausgangsströme: Hier werden werden verschiedene Zustände unterschieden, die Zusammenschaltung von Schaltgliedern von äußerster Wichtigkeit sind. bei der Hier soll nur eine wesentliche Eigenschaft erläutert werden, die für das Zusammenschalten von Ein- und Ausgängen bei Gattern bedeutsam sind. Dies soll am Beispiel der Standard-TTL-Familie (74XXX) erfolgen. 1 0-Pegel 1 1-Pegel Ohne nähere Erläuterung zum Aufbau eines TTL-Grundgatters (NAND) sei hier festgestellt: - Für 0 Pegel am Eingang eines TTL-Gatters fließt aus diesem ein Strom von ca. 1,6 mA - Für 1-Pegel am Eingang eines TTL-Gatters fließt in diesen ein Strom von ca. 40 mikroA - Für 0 Pegel am Ausgang eines TTL Gatters darf in diesen ein Strom von 16 mA fließen - Für 1 Pegel am Ausgang eines TTL - Gatters fließt aus diesem ein Strom von 400 mikroA 31 Diese Werte entsprechen dem sogenannten Eingangslastfaktor = 1 und Ausgangslastfaktor = 1 Das bedeutet, daß an einen Ausgang eines Standard-TTL-Gatters maximal 10 Eingänge angeschlossen werden dürfen (sowohl 0 als auch 1 Pegel) Skizze: Wichtig: TTL-Familien haben den Lastfaktor 10 Sollen mehr als 10 Elemente angeschlossen werden, so müssen entsprechende Treiber (Lastfaktor 50...100) dazwischen gesschaltet werden. Wichtig: Die meisten Mikroprozessoren haben an ihren TTL-gerechten Ausgängen nur den Lastfaktor 1. Deshalb sind alle Ausgänge meist sofort und direkt an einen Treiber angeschlossen. Andere TTL-Untergruppen besitzen auf Grund ihres elektronischen Aufbaus einen anderen Lastfaktor. Entnehmen Sie diesen bitte den jeweiligen Datenblättern bzw. der angegebenen Literatur. Wichtig: Ausgänge dürfen bei TTL- nicht zusammengeschaltet werden, da es sonst zur Zerstörung der Bauelemente kommen würde (wenn z.B. ein Ausgang 0 und der andere 1 führt). 3.2.2 TTL - Gatter mit offenem Kollektor Schaltungstechnisch macht es sich desöfteren erforderlich auch Ausgänge miteinander zu koppeln. Da dies mit den bisher besprochenen IC’s nicht möglich ist, gibt es spezielle Bauelemente, die eine derartige Verknüpfung erlauben. 32 Gatter mit offenen Ausgängen benötigen zur Funktion eine externen Widerstand, der wenn man so will aus dem Ausgangstransistor erst einen Transistor macht. Dieser Widerstand verbindet den Kollektor eines Transistors mit der Betriebsspannung und dient gleichzeitig als Strombegrenzung. Ausgangsstufe eines TTL – NAND-Gatters mit offenem Kollektor: Verbunden mit einem externen Widerstand (ca. 800 --> 4,7kohm) kann man mehrere Ausgänge zusammenschalten und erhält die sogenannte WIRED AND / NAND (verdrahtetes UND) - Struktur Schaltungsbeispiel: +U B & Gatter 1 Ausgang & Gatter 2 Schaltbelegungstabelle: Ausg. G1 0 0 0 1 Ausg. G2 0 0 0 1 Ausgang 0 0 0 1 Durch den externen Widerstand wird erreicht, daß nur im Fall „beide Gatter =1“ eine 1 am Ausgang liegt. Eine Zerstörung tritt durch den gemeinsamen Externwiderstand nicht auf. 33 3.2.3 Gatter mit einem dritten Pegel ( Tri - State - Ausgänge) Um nun den Nachteil auszugleichen, daß Ausgänge voneinander abhängig sind - WIRED AND - WIRED OR hat man eine dritte Möglichkeit geschaffen, die neben den Pegeln 0 und 1 am Ausgang auch einen dritten Zustand, (TRI - STATE ) zuläßt. Dieser dritte Zustand ist pegelfrei, d.h. der Ausgang befindet sich in der Luft, existiert also gar nicht. Beispiel : Aufbau einer Mikrorechner CPU ( Tristate) Speicher Tristate BUS Tristate Drucker CD - ROM Typische Bauelemente sind hier u. a. - Bustreiber - Speicheransteuerungen - Decoder - Auswahlelemente 3.2.4 Besonderheiten bei der Handhabung von TTL - Schaltkreisen - offene Eingänge sind zulässig ( es wird in jedem Fall 1 Pegel erkannt) - zur Vermeidung von Spannungsspitzen und äußeren Störeinflüssen ist an jedem Schaltkreis (in unmittelbarer Nähe) die Betriebsspannung mit einem ca. 33 nF Kondensator abzublocken (sonst IC adios) 34 3.2.5 Die ECL - Familie Während die TTL-Familie in der sogenannten Übersteuerungstechnik (Kennlinie eines Transistors) arbeitet und damit relativ wenig Leistung zu ungunsten der Geschwindigkeit (Transistor muß jeweils erst aus dem Sättigungsbereich heraus) verbraucht, arbeiten ECL-Elemente in der Stromschalttechnik, d.h im aktiven Bereich eines Transistors. Aus diesem Grund sind diese Elemente sehr sehr schnell, verbrauchen aber wesentlich höhere Leistung während des Betriebes. Letzterer Mangel begrenzt damit die Anwendungsgebiete von ECL-Familien. Diese werden vor allen Dingen dort verwendet, wo hohe Geschwindigkeiten gefordert sind (z.B. AD/DA-Wandlung, Video, etc...). ECL-Schaltkreise sind fast ausschließlich ODER-verknüpft, die Kopplung erfolgt über den Emitter. Pegel: 0 Pegel: 1 Pegel Schaltungsbeispiel: (3 Bit -AD Wandler, Parallelverfahren) u ref >=1 u -1,6 V - 0,75 V kamera >=1 >=1 35 3.3 unipolare Schaltkreise (Zusatzinformation) Grundsätzlich werden hierunter sogenannte MOS - Schaltkreise ( Metal Oxide Semiconductor) verstanden. Man unterscheidet - p - MOS Technik - n - MOS Technik Hauptvorteile sind: - geringer Bedarf an Chipfläche - fast leistungslose Steuerung Nachteil: - geringe Schaltzeiten 3.3.1 n - MOS - Technik (Kurzüberblick) - hohe Packungsdichte - TTL - Kompatibilität möglich - z. B. Impedanzwandler 3.3.2 p - MOS - Technik (Kurzüberblick) - billig in der Herstellung - hohe Schaltzeiten (langsam) - bis auf wenige Ausnahmen nicht TTL - kompatibel - z.B. Taschenrechnerchips Sehr häufig dagegen wird die Kombination aus beiden Technologien angewendet. 3.3.3 CMOS - Schaltkreise CMOS - Familien haben fast ideale Eigenschaften der MOS Technologie. Schaltereigenschaften infolge Hauptvorteile: - großer Betriebsspannungsbereich ( 3...15V) - geringer Stromverbrauch - sehr hoher Integrationsgrad - Lastfaktor ca. 50 - hoher Störabstand Nachteile: - sehr langsam im Vergleich zu TTL (ca 150 ns, gegenüber 10 ns) - sehr hohe Störempfindlichkeit bei der Handhabung der 36 Die Störempfindlichkeit von MOS - Bausteinen liegt in der Herstellung begründet. Ein Aufladen an den IC-Pins führt hier zur Zerstörung. Schutzmaßnahmen: - alle IC’s müssen isolierend aufbewahrt werden (z. B. Alufolie, die alle Pins verbindet. Niemals weißes Styropor verwenden) - keine Berührung von Ic’s mit der Hand - keine hoch isolierende Kleidung tragen (Dederon, Nylon) - CMOS - IC’s sind generell zum Schluß zu bestücken - Lötkolben erden oder Kabel herausziehen - nicht während eingeschalter Betriebsspannung stecken - bei ausgeschalteter Stromversorgung darf keine Spannung angelegt werden - nicht benutzte Eingänge sind unbedingt definiert zu beschalten (1 oder 0 Pegel, niemals offen lassen ) - sind Eingänge während des Betriebes von der Quelle abgetrennt (Tristate) muß ein entsprechender PULL-DOWN-Widerstand vorgesehen sein (ca. >= 220Kohm an Masse) 37 4 Kodewandler und Multiplexer (Zusatzliteratur) 4.1 Kodewandler Kodewandler haben die Aufgabe, Bytes oder Worte eines Codes in einen anderen Code umzuwandeln. Häufigster Anwendungsfall ist die Kopplung digitaler Systeme bzw. Anpassungen. Gleichfalls bedient man sich dieser Funktionselemente um z. B. optoelektronische Bauelemente anzusteuern. 4.1.1 Decoder Decoder benutzt man, um aus einem N - Bit Eingangscode einen 1 aus M Ausgangscode (entsprechend der Eingangsbelegung ( N ) hat nur ein einen Ausgang aktiven Pegel zu erzeugen. M ist dabei : M <= 2 N Beispiel: 1 aus 8 Decoder Ausgangspunkt: M = 8, daraus folgt für N: N >= 3 (wegen M <= 2 N) Forderung: - aktiver Ausgangspegel sei 0 - Realisierung der Schaltung nur mit Negatoren und NANDGattern Vorgehensweise zur Schaltungsentwicklung: 1. Aufstellen der SBT: Eing. Eing. Eing. Ausg. Ausg. Ausg. Ausg. Ausg. Ausg. Ausg. Ausg. x2 x1 x0 y0 y1 y2 y3 y4 y5 y6 y7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 38 Man beachte, daß der aktive Pegel "0" sein soll. Selbstverständlich wäre es nun möglich, die DNF auszulesen (1 Pegel). Das wäre aber zu umständlich, zumal ja nur NAND-Gatter Verwendung finden sollen. 2. Auslesen der Schaltbelegungstabelle: - y0 = - y1 = .... - y7 = 3. Schaltung: 1 x2 & y0 1 x1 & 1 y1 x0 usw. Vom Anlegen des Eingangssignals bis zum Erscheinen des jeweiligen Ausgangssignals vergeht, bedingt durch die Gatterverzögerungszeit, ein gewisser Zeitraum. Damit es nicht zu Fehlschaltungen kommt, werden derartige Schaltungen meist zusätzlich mit Freigabe- bzw. Steuerleitungen versehen. Gleichzeitig dienen diese Steuerleitungen zum: 1. Schalten in den Tristatezustand 2. Decodierung bestimmter Ereignisse (z.B. Unterscheidung zwischen Speicher - und E/A-Zugriffen bei Mikrorechnern) Selbstverständlich gibt es diese komplexen Funktionen in integrierter Form. 39 Beispiel (eines von vielen Bausteinen): Integrierter 1 aus 8 Decoder bzw. 74139 8205 20 DC 8205 y0 21 y1 22 ... ... E1 E2 E3 y7 Die Ausgänge sind nur für den Fall E1 E2 E3 = 1 entsprechend den Eingangsbelegungen geschaltet. Anderenfalls sind alle Ausgänge im Tristate-Zustand. Neben der 1 aus M Decodierung wandeln Decoder auch komplette digitale Codes ineinander um. Beispiel (war Kontrollfrage in Kapitel 1): Umwandlung des Binärcodes in den Gray-Code (3 bit) Der Gray-Code zeichnet sich dadurch aus, daß er von Wert zu Wert jeweils nur um ein Bit ändert (dies war u.a. Grundlage zur Handhabung von Karnaugtafeln). Vorgehensweise: 1. SBT: B3 0 0 0 0 1 1 1 1 b2 0 0 1 1 0 0 1 1 b1 0 1 0 1 0 1 0 1 g3 0 0 0 0 1 1 1 1 g2 0 0 1 1 1 1 0 0 g1 0 1 1 0 0 1 1 0 40 2. Auslesen der SBT: g3 = g2 = g1 = 3. Schaltung: 4.1.2 Adreßselektion mittels Decodern Neben dem Dekodieren von Signalen werden Decoder auch sehr häufig zur Adreßselektion (Mikrorechnern) benutzt. Dies soll an einem Beispiel veranschaulicht werden: Beispiel: Ein Mikrorechnersystem besteht u.a. aus einem 16 Bit breiten Adreßbus. Es soll eine Speicherbank von 16 kByte in dem möglichen 64k- Adreßraum adressiert werden. Die Startadresse liege bei 8000H. Die Speicherbauelemente besitzen eine Speicherkapazität von jeweils 4kB und haben einen low-aktiven Freigabeeingang (sonst Tristate). Aufgabenstellung beinhaltet nun nicht mehr Stand der Technik hinsichtlich der Bauelemente, verdeutlicht aber die Vorgehensweise und ist sinngemäß auch auf größere Integrationsdichten anzuwenden. Zur Aufgabenstellung: Ausgangspunkt: - 16 Adreßleitungen (A0...A15) - 8 Datenleitungen (spielen für Adressierung keine Rolle) - Speicherraum 8000H --> =BFFFH (bei anderen Adreßbelegungen muß die Speicherbank nicht sichtbar sein) - 4 kByte Speicherbauelemente bedeutet: 4 dieser Elemente werden benötigt. 4 kByte bedeutet auch: Bauelemente besitzen 12 direkte Adressierungseingänge (A0...A11). 41 Das letztere bedeutet auch, daß der Rest des vollständigen Adreßbusses zur Selektion verwendet wird. Verwendete Bauelemente: 4mal Speicherbauelement (nur Adressierung) D0...D7 4 kB A0...A11 CS benötige 8 voneinander unabhängige low-aktive Selektionssignale. Was bietet sich besser an als der 8205, der auch noch drei Eingänge hat, um sich selbst aktiv zu schalten. Schaltbelegungstabelle zur Aufgabenstellung: - A0...A11 direkt an alle Speicher und parallel (Achtung Treiber vorsehen, falls noch nicht vorgesehen), also A0 jeweils mit A0 der Speicher verbinden, A1 usw. - verbleibende Logikkombination zur Selektion der gesamten Speicherbank und zur Auswahl der Speicherelemente A15 0 0 0 0 0 0 0 0 1 A14 0 0 0 0 1 1 1 1 0 A13 0 0 1 1 0 0 1 1 0 A12 0 1 0 1 0 1 0 1 0 Tristate Tristate Tristate Tristate Tristate Tristate Tristate Tristate CS0 1 0 0 1 CS1 1 0 1 0 CS2 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 0 1 CS3 Tristate Tristate Tristate Tristate 42 Schaltung: (Einbeziehung des vollständigen Adreßbusses) - A12 und A13 direkt an die Adreßeingänge des 8205 (Wertigkeiten 20 und 21 - dritter Adreßeingang an Masse (wird vom 8205 nicht benötigt, brauchen nur 4 unabhängige Signale) - A15 an E3 (high-aktiv) und A14 an E1 und E2 (low -aktiv zur Freigabe des 8205) A12 20 A13 21 DC 8205 CS0 CS1 Speicher 22 CS2 A14 E1 A14 E2 A15 E3 CS3 4.1.3 Koder (Coder) Ein als 1 aus M Bit’s bestehendes Eingangssignal wird in einen entsprechenden Code gewandelt. Koder sind die Umkehrung von Decoder. Beispiel: Dezimal zu BCD- Koder für die Ziffern 0...9 Hinweis: Es handelt sich um 10 Kodereingänge, von denen jeweils ein Bit 1 führt, während alle anderen den Wert 0 haben. Aufgabe selbständig lösen!!! 43 Lösungsmöglichkeit (SBT): e9 e8 e7 e6 e5 e4 e3 e2 e1 e0 y3 y2 y1 y0 Auslesen der SBT y3 = y2 = y1 = y0 = 4.2 Multiplexer / Demultiplexer 4.2.1 Multiplexer Die Funktion eines Multiplexers besteht darin, daß durch Anlegen einer Adresse jeweils einer von N-Dateneingängen auf den Ausgang durchgeschaltet wird. Die Adresse ist meist dual kodiert. Das hat den Vorteil, daß bei N-Adreßleitungen 2N Kanäle angewählt werden können. 44 allgemeines Schaltsymbol: d0 MUX d1 d0 ... y dm a0 y a1 y dm ... an Beispiel eines 2 auf 1 MUX ( 2 Eingänge auf einen Ausgang): wieviel Adreßleitungen? wieviel Datenleitungen? Antwort: Antwort: SBT: a0 0 0 1 1 d1 d d 0 1 d0 0 1 d d y 0 1 0 1 Wichtig: „d“ heißt dabei don’t care (also egal) y = a0d0 + a0d1 Anwendung von Multiplexern: - Umschalter - Parallel- Serien- Wandler - sequentielles Verarbeitung von Daten - Festwertspeicher Vielfach besitzen Multiplexer einen Tristateausgang. Gleichzeitig besitzen die meisten integrierten Multiplexer einen Steuereingang (Strobe), wodurch die Ausgänge in den Tristatezustand versetzt werden können. Beispiel eines integrierten Bausteins (8 auf 1 MUX) 74251 45 d0 ... MUX y d7 a0 a1 a2 y stb Dieser Strobe-Eingang kann zur Kaskadierung von Multiplexern benutzt werden. Beispiel: Realisierung eines 16 auf 1 Multiplexers mit 74251: 46 4.2.2 Demultiplexer Demultiplexer sind die Umkehrung von Multiplexern. Hier wird ein Eingang auf verschiedene Ausgänge geschaltet. Der angewählte Ausgang wird wiederum durch eine entsprechende Adresse festgelegt. 1 d0 Ausgänge M Beispiel: 1 auf 4 DEMUX wieviel Adressen?: Antwort: wieviel Daten?: Antwort : wieviel Ausgänge?: Antwort: SBT: a1 0 0 1 1 a0 0 1 0 1 d0 d d d d y3 y2 d0 d0 d0 Auslesen der SBT: y3 = y2 = y1 = y0 = Anwendungsgebiete: y1 - Umschalter - Serien-Parallel-Wandler y0 d0 47 4.3 Kontrollfragen zum Kapitel 3 und 4 Aufgabe 1: Welche Schaltkreisfamilien sind Ihnen bekannt? Durch welche Eigenschaften sind diese gekennzeichnet? Informieren Sie sich über wichtige Kenndaten und Grenzwerte. Aufgabe 2: Was verstehen Sie unter einem Lastfaktor? Welche Bedeutung hat er für die digitale Schaltungstechnik? Informieren Sie sich aus der Literatur bzw. Datenblättern über Lastfaktoren der Schottky-, Low-Power-Schottky- und CMOS-Familien. Aufgabe 3: Welche Besonderheiten sind beim Umgang mit CMOS-Bausteinen zu beachten? Auf welcher Ursache beruhen diese? Warum müssen TTL-IC’s mit einem Kondensator betriebsspannungmäßig abgeblockt werden. Informieren Sie sich hierzu aus der Literatur (die Vorlesung ist nur oberflächlich darauf eingegangen). Aufgabe 4: Realisieren Sie einen 1 aus 32 Decoder und 1 aus 64 Decoder. Aufgabe 5: Entwerfen Sie einen echten 1 aus 28 Decoder mit den in der Vorlesung behandelten Bauelementen. Aufgabe 6: Entwerfen Sie eine Schaltung für ein Ringlauflicht, das aus 24 LED besteht. Gehen Sie davon aus, daß Ihnen ein 1s-Takt zur Verfügung steht und die LED’s direkt von Bausteinen (ohne Treiber) angesteuert werden können. Es darf jeweils nur eine LED leuchten. Aufgabe 7: Entwickeln Sie eine Schaltung zur Ansteuerung eines 7-Segment Anzeigebauelemnetes (Ziffern 0...9). Die Eingänge seien binär kodiert. Die Anzeige hat eine gemeinsame Katode. Aufgabe 8: Entwerfen Sie eine Schaltung für einen 64 auf 1 Multiplexer. Verwenden Sie integrierte Bausteine. Aufgabe 9: Entwerfen Sie einen 1 auf 16 Demultiplexer. Gehen Sie von einem fiktiven Baustein aus, der einen 1 auf 4 Demultiplexer darstellt und einen high-aktiven Strobeeingang besitzt. Die Ausgänge können in den Tristatezustand geschaltet werden. 48 5 Speicherung digitaler Signale (Zusatzliteratur) 5.1 Flip - Flop’s Flip - Flops (FF) sind neben den Grundgattern die wichtigsten Elemente digitaler Schaltungen, insbesondere in der Mikrorechnerhardware. Die wesentlichste Eigenschaft von FF’s ist, daß diese ein Bit speichern können. Das FF ist damit eine bistabile Schaltung. Einteilung der FF nach der Art der Informationsübernahme (taktbezogen): asynchron statisch dynamisch synchron taktzustandsgesteuert einstufig taktflankengesteuert mehrstufig (Master - Slave- FF) 5.1.1 Das asynchrone RS - FF Das RS - FF besteht meist aus nur zwei NAND- bzw. zwei NOR - Gattern und ist das einfachste RS-FF. FF sind durch Rückkopplungsnetzwerke gekennzeichnet. Vielfach werden diese in der sogenannten Kreuzdarstellung gezeichnet. 49 a) RS - FF mit NOR - Gattern: S >=1 QN >=1 QN R Schaltbelegungstabelle: S R QN 0 0 QV 0 1 1 1 0 1 0 1 d d: Zustand verboten, weil undefiniert QV Vorgeschichte (vorheriger Speicherzustand) Funktionsweise: S=1 S=0 S=0 R=0 R=1 R=0 FF gesetzt FF rückgesetzt FF speichert letzten Zustand, auch wenn Signal nicht mehr anliegt. Einbeziehung der Vorgeschichte in die SBT: S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Qv 0 1 0 1 0 1 0 1 Qn 0 1 0 0 1 1 d d Die wesentlichste Eigenschaft eines FF ist, daß kurzzeitige Impulse genügen, um das FF in einen stabilen Zustand zu bringen. Impulswechsel haben durch die 50 Rückkopplung keinen Einfluß mehr. Damit können RS - FF neben der Speicherung von Bit’s auch zur Entprellung mechanischer Schalter benutzt werden. Beispiel: wie sieht eine Schalterfunktion aus? : U t Entprellschaltung: S >=1 Q 1 Ub 2 1 R >=1 Q A Funktionsbeschreibung: 1. Schalter befindet sich in Stellung 1: S = 1 R = 0; Ausgang: A = 0 (Q = 1) RUHESTELLUNG 2. Schalter befindet sich in Stellung 2: S = 0 R = 1; Ausgang A = 1 (Q = 0) Sollte Schalter prellen, d.h. R = 0 werden, bleibt Ausgang erhalten (S=0, R=0), d.h. keine Prellung mehr (obige Kurve). Dies in jeder Tastatur realisiert. 51 b) RS - FF mit NAND - Gattern: S & QN & QN R Schaltbelegungstabelle: S R QN 0 0 d 0 1 1 1 0 1 1 0 Qv d: Zustand verboten, weil undefiniert QV Vorgeschichte (vorheriger Speicherzustand) Aufgabe Realisierung einer Entprellschaltung mit NAND-FF. Entprellschaltung: S 1 & Q A 1 Ub 2 R & Q 52 Funktionsbeschreibung: 1. Schalter befindet sich in Stellung 1: 2. Schalter befindet sich in Stellung 2: Sollte Schalter prellen, d.h.… 5.1.2 Einstufiges, taktzustandsgesteuertes RS - FF Häufig sind FF erforderlich, die nur zur bestimmten Zeitpunkten die an den Eingängen anliegenden logischen Signale übernehmen (vor allen Dingen auch in Mikrorechnern). Schaltung mit NOR - FF’s: S >=1 S >=1 Q C >=1 >=1 R R Schaltbelegungstabelle: C 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 Q verb. 1 0 Qv Qv Qv Qv Qv Q 53 Die Übernahme erfolgt nur für C = 0. Für C = 1 bleibt der vorherige Zustand gespeichert. Schaltung mit NAND - FF’s: Lösungsmöglichkeit: S S & & & & Q C Q R R Schaltbelegungstabelle: C 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 Q Qv Qv Qv Qv Qv 0 1 verb. 5.1.3 Zweistufige, taktzustandsgesteuerte RS - FF (Master-Slave-FF) Schaltsymbol asynchrones RS - FF (integrierte Form), NOR: S R FF Q Q 54 Schaltsymbol taktzustandsgestuertes RS - FF (integrierte Form), NOR: S Q C R Q Master-Slave-FF: S Q S C R Q C Q R Q Vorteile: - geringe Störempfindlichkeit - Pufferwirkung bei Ausfall des Taktes - Realisierung von Schieberegistern und Zählern erst hierdurch möglich Noch günstiger hinsichtlich der Störempfindlichkeit sind taktflankengesteuerte FF, da Signaländerungen keine Auswirkungen haben. Die Realisierung von einfachen Frequenzteilern erst hierdurch möglich. 5.1.4 Taktflankengesteuertes RS - FF Experiment: Schaltung vorgegeben, Funktionsweise selbständig (ca. 20...25 min) Hinweise: - Beschreibung für Taktzustände C=0 C = 0-->1 C=1 C = 1-->0 (Übergang) 55 Schaltung eines taktflankengesteuerten RS - FF S & G1 & & G3 Q C & & G4 Q & G2 R G1, G2: G3, G4 G5, G6 Ansteuerschaltung Zwischenspeicher Grundflipflop 56 Funktionsweise: 57 5.1.5 Das JK - FF Das JK-FF beseitigt den Nachteil verbotener Zustände durch eine geeignete Rückkopplung. & J S Q A K _ Q & R Funktionsgleichung: J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Qv 0 1 0 1 0 1 0 1 Q 0 1 0 0 1 1 1 0 Q = QvK + QvJ JK-FF sind meist als Master-Slave-FF ausgelegt. Gleichfalls existieren JK - FF vorwiegend als taktzustandsgesteuerte bzw. taktflankengesteuerte BE. 5.1.6 Das D - FF (Delay - FF) Dieses FF arbeitet immer taktsynchron. Diese FF besitzen meist einen Setz-und Rücksetzeingang, die dann jeweils höchste Priorität haben. Schaltung eines D-FF: D & & Q & & _ Q C Signalverlauf: D 0 0 1 1 D C Q Qv Qv 0 1 0 1 Q 0 0 1 1 Q=D für C = 1 58 Hauptanwendungsgebiete: - digitale Verzögerungseinheit - Zwischenspeicher - Frequenzteiler (aber nur taktflankengesteuert) Beispiel eines taktflankengesteuerten D - FF (74...74), 2 positiv flanken-gesteuertes D - FF: D 1/2 7474 Q C S R Q R = 0: S=0 Q=0 Q=1 sonst D - FF D - FF als 2:1 Frequenzteiler: Schaltungsbeispiel: D 1/2 7474 Q C + Ub + Ub Q Signalverlauf: D=Q t C t Q t 59 Nur die Flanke ist wichtig. Aufgabenstellung: Warum kann das D - FF nicht als taktzustandsgesteuertes FF zur Frequenzteilung benutzt werde ? Antwort: Aufgabenstellung Realisierung eines 4:1 Teilers mit 7474 Lösung: 5.2 Register in der Digitaltechnik 5.2.1 Schieberegister Schieberegister sind kettenförmig aufgebaute Speicherschaltungen aus FF-Stufen, in denen je 1 Bit speicherbar ist. Die Information jeder FF-Stufe wird durch einen Taktimpuls in die benachbarte FF-Stufe übertragen. Schieberegister können die Information rechts oder links verschieben. Anwendungen: - Serien-Parallel-Wandlung - Parallel-Serien-Wandlung - Ringzähler - digitale Verzögerungseinheit 60 Möglichkeiten der Informationsübertragung: seriell --> seriell 23 22 21 20 seriell --> parallel parallel --> seriell 23 22 21 20 paralell --> parallel schaltungstechnische Realisierung: Schieberegister werden meist mit JK-FF oder D- FF realisiert. a) serielles - serielles Schieberegister: Q3 Daten D 3 Q2 2 Q1 1 0 Q0 Ausgang C C Erläuterung: 1. Ausgangspunkt: alle FF sind rückgesetzt, d.h. Q3=Q2=Q1=Q0=Ausgang=0 2. Dateneingang 1 - Pegel: mit nächstem Takt erscheint Q3 = 1. Da der Takt gleichzeitig alle FF ansteuert, müssen die FF 2,1,0 die Information ihres Vorgängers aufnehmen und 61 gleichzeitig die gespeicherte Information an den Nachfolger weitergeben. Aus diesem Grund müssen diese FF als Master-Slave-FF ausgelegt sein. 3. nach 4 Takten erscheint der Eingangspegel am Ausgang A (typische digitale Verzögerung) b) seriell - seriell / parallel - Schieberegister: 23 22 Q3 Daten D 3 21 Q2 2 20 Q1 1 Q0 0 Ausgang C C integrierter Baustein: 74...164 (8bit - Schieberegister): & A B Qa 164 Qb CLK Takt ... CLR Rueck Qh Aufgabenstellung: Entwerfen Sie ein 16bit Schieberegister unter Verwendung des 74...164. Sofern die Ausgangskombination y0 = y7 = y8 = 1 auftritt soll eine optisches Signal ausgegeben werden. Gehen Sie von einem 2s-Takt aus. 62 Lösung: Erläuterung der RC-Kombination (Power-On-Reset). Es gibt selbstverständlich auch Links-Rechtsschieberegister. Ein solcher Baustein stellt der 74...194 dar. Informieren Sie sich aus der Literatur über diesen Baustein und seinen Aufbau. 5.2.2 Parallelregister / Bustreiber (Zusatzinformation) Parallelregister speichern mehr als 1 Bit gleichzeitig. In Parallelregistern werden alle Bit’s gleichzeitig eingeschrieben. Vor allem in der Mikroprozessortechnik werden Parallelregister zur Pufferung von Adreß- und Dateninformationen verwendet. Dabei sind die Ausgänge meist Tristate ausgelegt., wodurch der Anschluß an ein Bussystem erfolgen kann. Gleichzeitig sind meist Treibersysteme integriert, um einen höheren Ausgangslastfaktor zu erzielen. Beispiel: Parallelregister 8282 Hierbei handelt es sich um ein 8bit -Latch, daß zusätzlich Treiber enthält. Es ist nicht bidirektional ausgerichtet,- kann also die Daten / Adressen nur in einer Richtung verarbeiten, aber eben auch zwischenspeichern (puffern). 63 A0 A0 (getrieben) 8282 ... ... A7 STB CS A7 CS: Freigabe (aktiv: low-Pegel), sonst Tristate STB einschreiben (aktiv high-Pegel) Desweiteren gibt es auch ausschließlich Bustreiber (meist bidirektional), die dann aber in der Regel keine Puffer enthalten. Beispiel: 8286 wie 8282 aber ohne Puffer, ohne Strobe. Aber dafür Auswahleingang getrieben werden soll ( in den IC hinein, oder aus diesem heraus). wie 5.3 Halbleiterspeicher (Selbststudium, Zusatzinformation) Allgemein werden Speicher unterteilt in: Halbleiterspeicher -serielle Speicher - Schreib-Lesespeicher - Nur - Lese - Speicher Massenspeicher - Disketten - Festplatten - CD-ROM - USB-Stick In diesem Kapitel werden wir uns nur um die Halbleiterspeicher kümmern. 5.3.1 Prinzip der Adressierung von Speichern Speicherzellen (Flip-Flop’s) werden über Zeilen und Spaltenadressen angesprochen. Man spricht in diesem Zusammenhang auch von einer Speichermatrix. Um die Zahl der notwendigen Adreßleitungen zu minimieren ist diese Auswahl einer Speicherzelle über einen 2N - Decoder realisiert. 64 prinzipieller Aufbau eines Speichers: A0 A1 A2 Spaltendecoder A3 A4 A5 Schema eines 64 bit -Speichers Uns interessieren aber nur die Adressierung der Speicherbänke (vgl. Kapitel Decoder). 5.3.2 wichtige Kenngrößen von Speichern Speicherkapazität: gibt an, welche Informationsmenge (Bit, Byte oder Wort) im Speicher gespeichert werden kann Zugriffszeit: Zeitverzögerung zwischen Anliegen einer Adresse und dem möglichen Zugriff auf deren Inhalt Zykluszeit: Zeit zwischen zwei aufeinanderfolgenden Zugriffen Verlustleistung: aufgenommene Leistung 65 5.3.3 Schreib - Lese - Speicher (RAM) Ein Teil jedes Mikrorechnersystems ist als RAM (Random Access Memory) ausgeführt (Hauptspeicher, erweiterter Speicher). Diese Art von Speicher erlaubt nicht nur das Lesen von fest gespeicherten Informationen, sondern auch die Veränderung von Speicherinhalten. So werden in diese Zellen ausführbare Programme geladen und auch wieder entfernt. Man unterscheidet nun zwischen statischen und dynamischen RAM’s. a) statische RAM’s: Statische RAM’s bestehen aus einer Vielzahl von Flip-Flops. Die Adressierung erfolgt entsprechend den weiter oben gemachten Aussagen. Statische RAM’s lesen nicht zerstörend, d.h. der Inhalt bleibt erhalten. Gleichfalls bleibt der Inhalt solange erhalten, bis der Strom ausfällt. Aus diesem Grund werden diese RAM’s manchmal gepuffert (CMOS - RAM’s),- z.B. CMOS_RAM im PC. Durch welche Anschlüsse sind statische RAM’s im wesentlichen gekennzeichnet? Adreßleitungen Datenleitung(en) Write-Enable (WE) Chip-Enable (CS) CS: Bausteinauswahl (Tristatemöglichkeit, damit Anschluß an Bus) WE: low: schreiben high: lesen Daten: meist bidirektional Adressen: entsprechend Speicherkapazität Häufig werden heute, um Anschlüsse zu sparen (kleinere Bauformen), die Daten und Adreßleitungen gemultiplext. Die Signalpläne zur Veranschaulichung von Kenngrößen bei Speichern weichen von den üblichen in der Digitalelektronik ab. Hier werden sogenannte Balken gezeichnet, die auf Änderungen von Zuständen hinweisen: 66 gültig gültig Adressen WE Daten Daten gültig ts Entscheidend beim Lesen dieser Diagramme sind die Wechsel an Adressen und Daten. Ts ist z. B. die Zeit, die die Daten anliegen müssen, um sicher eingeschrieben werden zu können. 5.3.4 dynamische RAM Im Vergleich zu statischen RAM, die aus FF - Stufen bestehen, sind dynamische RAM’s aus MOSFET-Stufen aufgebaut, die im wesentlichen wie ein einfacher Kondensator funktionieren. Der Platzbedarf von MOSFET-Stufen ist wesentlich geringer als der von bipolaren Transistorstufen. Auf Grund der Kondensatorwirkung muß allerdings der Speicherinhalt ca. alle 2ms aufgefrischt werden. Dieses Auffrischen nennt man auch Refresh. Gleichfalls erfolgt beim Lesen eines dynamischen RAM’s die Zerstörung des Inhaltes. Auch dieser muß nach dem Lesen sofort wieder bereit gestellt werden. Dynamische RAM’s können auf Grund des niedrigen Speicherplatzbedarfes große Kapazitäten beherbergen. 67 5.3.5 Nur - Lese - Speicher (ROM) Diese Speicher können nicht verändert werden, d.h. ihre Information kann nur gelesen werden. Deshalb werden diese Speicher oft auch als Festwertspeicher bezeichnet. Die Daten solcher Speicher bleiben auch im Falle eines Stromausfalles erhalten. Folgende Typen unterscheidet man: - maskenprogrammierter ROM (Read Only Memory) - programmierbarer ROM (PROM) - löschbarer PROM (EPROM, EEPROM) - programmierbare Logik - Anordnungen (PLA, FPLA) a) maskenprogrammierbarer ROM Diese Speicher werden in ihrer Funktion schon beim Herstellungsprozeß festgeschrieben. Sinnvoll sind hierbei nur sehr hohe Stückzahlen. b) programmierbare ROM’s (programmable Read Only Memeory) Diese Bausteine werden vom Anwender mittels eines speziellen Programmiergerätes entsprechend den Bedürfnissen beschrieben. Dieser Vorgang ist nur einmal möglich, d.h. evt. Fehler können in dem jeweiligen Baustein nicht mehr korrigiert werden. Der Programmiervorgang erfolgt durch das Ausbrennen von elektrisch leitenden Verbindungen (im Ausgangszustand sind alle Speicherzellen mit dem Wert 0 festgelegt. c) Löschbarer PROM (EPROM) Die löschbare PROM (Erasable Programmable Read Only Memeory) gestattet eine nachträgliche Umprogrammierung. Der Löschvorgang erfolgt durch UV-Licht (je nach Baustein ca 1...10 min.) Die Programmierung erfolgt durch das Anlegen eines zeitlich definierten, sehr hohen Spannungsimpulses. Dadurch wird eine Ladung auf hoch isolierende Elektroden gebracht, die dort sehr lange verweilen kann (Speichereffekt). Um diesen Speichereffekt zu verlängern, werden die EPROM Fenster nach dem Programmieren meist zugeklebt. Durch die UV-Strahlung können die Ladungen wieder abfließen und der Baustein wird gelöscht. d) Elektrisch löschbarer PROM (EEPROM) Fast genauso, wie der EPROM, nur das der Löschvorgang diesmal durch Anlegen einer Spannung (ca. 20 V) erfolgt. Das Löschen einzelner Speicherzellen dauert ungefähr 10...20ms. Dies ist wesentlich schneller als bei EPROMS. 5.3.6 programmierbare Logikschaltungen (PLA) Diese Bauelemente werden ebenfalls vom Anwender programmiert und haben Festspeichercharakter. Diese Art beinhaltet ganze Steuerungssysteme und spart so zahlreiche diskrete Bauelemente. Die Programmierung erfolgt ebenfalls durch das Ausbrennen von Leitungen. Den prinzipiellen Aufbau eines PLA (Programmable Logik Array) zeigt das folgende Bild: 68 X2 X1 X0 & >=1 Y0 & & >=1 Y1 & durchbrennbare Programmleitungen Um größere PLA’s zeichnen zu können bedient man sich einer einfacheren Zeichnungsweise. 69 Vereinfachte Zeichnungsweise zur Darstellung von PLA’s X2 X1 X0 & & analog & & Durchtrennbare Leitungen sind hierbei mit einem „x“ gekennzeichnet. 5.3.7 feldprogrammierbare Logikschaltungen (FPLA) Ist bei vielen PAL’s ein fixes ODER-Feld vorgegeben, so können herstellungs- und programmierungsbedingt bei FPLA’s auch ohne weiteres ODER _ Felder frei programmiert werden. Damit ist ein komplexeres Gebilde programmierbar. 70 5.4 Kontrollfragen zum Kapitel 5 Aufgabe1: Welche Möglichkeiten der Speicherung digitaler Signale sind Ihnen bekannt? Wiederholen Sie die Funktion und den Aufbau der wichtigsten Flip - Flop - Typen. Wodurch unterscheiden sich asynchrone und synchrone FF? Aufgabe 2: Entwerfen Sie eine Schaltung für ein positiv - flankengetriggertes Delay - FF unter Verwendung von NAND - Gattern. Geben Sie die Funktionsweise anhand eines repräsentativen Signalverlaufes an. Aufgabe 3: Entwerfen Sie ein 8-bit Schieberegister unter Verwendung des 74...74. Aufgabe 4: Entwerfen Sie einen 32 - Bit Serien - Parallelwandler. Benutzen Sie die Ihnen bekannten Bauelemente aus der Vorlesung. Aufgabe 5: Entwerfen Sie ein 24 - bit Schieberegister. Sofern erstmalig die Kombination: y16 = y12 = y8 = 0 und y17 = y5 = y0 =1 auftritt, ist ein dauerndes optisches Signal auszugeben, das nur durch die Kombination: y16 = y13 = y12 =y11 =1 wieder gelöscht wird. Die Schaltung ist so zu konzipieren, daß nach Einschalten der Betriebsspannung definierte Verhältnisse vorliegen. Aufgabe 6: Welche Halbleiterspeicher sind Ihnen bekannt und wonach richtet sich ihre Einteilung? Nennen Sie wichtige Kenngrößen von Speichern. Erläutern Sie den Aufbau einer PLA. Aufgabe 7: Aus wieviel Adreßleitungen besteht ein 16kbit - statischer RAM? Entwerfen Sie eine Adressierungsschaltung für einen 32 kbit Speicher unter Verwendung dieses BE. Der Adreßbus habe eine Breite von 20 Bit. Die physische Startadresse des Speichers liege bei 40000H. Berücksichtigen Sie Freigabeeingänge eines solchen Speichers und den Tristatezustand. 71 Aufgabe 8: Gegeben ist die Schaltung auf der nächsten Seite: a) b) c) d) Welche Speicherkapazität haben die verwendeten BE (1-11)? Stellen Sie SBT für die Baugruppe auf (nur die relevanten Adressen). Ab welcher Startadresse wird die Baugruppe angesprochen? Erläutern Sie stichpunktartig die Funktionsweise der Schaltung. 72 73 6 Kippschaltungen (Zusatzliteratur) 6.1 bistabile Kippschaltungen (Schmitt-Trigger) Schmitt-Trigger sind bistabile Schwellwertschalter , die beim Über- bzw. Unterschreiten eines bestimmten Eingangsschwellwertes ihren Logikpegel ändern oder umkippen. Bistabil heißt, daß die zugehörige Schaltung z w e i stabile Zustände annimmt. Schmitt-Trigger sind sehr häufig verwendete Bauelemente. Anwendungsgebiete sind vor allen Dingen: - Einsatz als Schwellwertschalter - Impulsformer (Überwachung analoger Signale, Erzeugung von Rechtecksignalen, Impulsverlängerungen) - Verzögerungseinheiten - Oszillatoren schaltungstechnische Realisierung R2 R1 Ue & & Ua Das Grundprinzip des Schmitt-Triggers beruht auf dem Rückkopplungsnetzwerk, das aus dem Widerstand R2 besteht. Es handelt sich um eine Mitkopplung (Widerstand). Betrachtet werden soll nun der Signalverlauf eines solchen Bauelementes im Vergleich zu einer normalen Inverterkette ohne Rückkopplungszweig (Bild nächste Seite). Während bei der Inverterkette die Kippspannung nahezu gleich ist, d.h. von Low nach High genau der gleiche Pegel, wie von High nach Low, ist das Verhalten beim Schmitt-Trigger vollkommen anders. Hier wird erst beim Unterschreiten der Schwellausgangsspannung ( Uaus ) von High nach Low geschaltet. Der Abstand der Einschaltschwelle zur Ausschaltschwelle (Schwellspannungen) nennt man die sogenannte Hysterese (UH) eines Schmitt-Triggers. Der Einsatz als Impulsformer, oft auch als Impulsglätter wird aus einem weiteren Bild deutlich. 74 Verlauf der Ausgangsspannung bei normaler Inverterkette Uein Uaus t Uaus t Verlauf der Ausgangsspannung beim Schmitt-Trigger Uein UH Uaus t Uaus t 75 Impulsglättung mittels Schmitt-Trigger Uein Uaus t Uaus t Was würde hier die normale Inverterkette tun? Kennlinie eines Schmitt-Triggers: Die Kennlinie ergibt sich aus dem Schaltverhalten. Uausg. High UH Low t Uaus Uein Aus dem Schaltverhalten resultiert auch das Schaltzeichen eines Schmitt-Triggers. 76 Schaltzeichen: nicht invertierend invertierend Sehr oft sind die Eingänge mit einer Schutzdiode versehen, um Zerstörungen bei negativen Spannungspegel zu vermeiden. Schmitt - Trigger schalten beschleunigt um, da die Ausgangsspannung durch die Mitkopplung über R2 auf den Eingang zurückgeführt wird. Diese Eigenschaft benutzt man, um schnelleres Schalten zu ermöglichen. Aus diesem Grund stellt die Industrie viele Grundfunktionen mittels Schmitt-Trigger-Eingängen zur Verfügung. Beispiel: & NAND-Gatter mit Schmitt-Trigger-Eingängen typische Kennwerte von Schmitt-Triggern TTL: Uein rund 1,7 V Uaus rund 0,9V UH 0,8 V CMOS: Uein rund 0,6 * UB Uaus rund 0,33 * UB + 0.55V UH 0,27 * UB - 0.55V Integrierte Bauelemte: 74...14 74...132 74...13 6 Schmitt-Trigger (Ausgänge invertiert) 4 NAND Gatter mit je zwei Schmitt-Trigger-Eingängen 2 NAND-Gatter mit je 4 Schmitt-Trigger-Eingängen 6.2 Übergang zum Schaltverhalten von RC-Gliedern: RC-Glieder spielen für die kommenden Betrachtungen eine außerordentlich wichtige Rolle. 77 78 6.3 monostabile Kippschaltungen (Monoflops oder Univibratoren) Monostabile Kippschaltung, auch als Monoflops bezeichnet, haben einen stabilen Zustand. Nach Anlegen eines Triggerimpulses (nicht retriggerbar oder retriggerbar) verläßt das Monoflop seinen stabilen Ruhezustand, um in zeitlich begrenzeten und deshalb instabilen Verweilzustand zu kippen. Monoflops werden meist eingesetzt als: - Zeitverzögerungsschaltungen - einstellbare Impulsbreitenglieder - Impulsformer - Impulserzeuger 6.3.1 nicht retriggerbare Monoflops schaltungstechnische Realisierung (ein Beispiel): & & 1 C 2 Ua Ue R Wichtig in diesem Zusammenhang ist das Vorhandensein einer Schutzdiode am Eingang des zweiten Gatters (siehe Beschreibung zu RC-Gliedern, Abschn. 6.2.) Zur Erläuterung der Funktionsweise soll nun das Signaldiagramm betrachtet werden Funktionsweise des dargestellten Monoflops: 1. Im Ruhezustand liegt der Eingang von Gatter 2 über den Widerstand R auf Massepotential, d.h. Ua führt 1-Pegel. R darf dabei nicht größer sein als ca. 560 Ohm, damit Gatter 2 sicher den LOW-Pegel erkennt, denn aus Gatter 2 fließen ca. 1,6 mA (vgl. Kapitel 3, TTL-Familie) heraus. 2. Am Eingang Ue liegt ebenfalls 1-Pegel, so daß der Ausgang von Gatter 1 0-Pegel führt (infolge des Rückführungszweiges). 79 Zur Veranschaulichung der Funktionsweise eines Monoflop’s Ue tE t Ur t Ua tA t tA: ergibt sich aus R * C tE Schaltung funktioniert nur, wenn tE < tA R 220 Ohm <= R <= 390 (560) Ohm 80 3. Das Monoflop wird mit einer HL-Flanke ausgelöst, d.h. in den instabilen Zustand versetzt. Mit dieser Flanke ist der Ausgang von Gatter 1 „high“. Im Umschaltmoment ist der C ein Kurzschluß, wodurch Ua sofort 0 führt. 4. Durch die Gegenkopplung wird Ausgang von Gatter 1 weiter auf 1-Pegel gehalten, auch wenn Ue wieder auf 1-Pegel zurückgeht. 5. Erst nach der Aufladung des Kondensators (kein Stromfluß mehr) kippt das Monoflop wieder um, d.h. in den stabilen Zustand. Es handelt sich also um eine Impulsverlängerung. 6. Eine Schutzdiode am Eingang von Gatter 2 ist zwingend erforderlich, um das BE nicht zu zerstören (negative Umschaltspannung durch den Kondensator). Frage: Warum muß tE kleiner sein als tA ? Antwort: Schaltung zur Impulsverkürzung: 1 Ue & Ua Funktionsweise selbständig erläutern anhand des Signalverlaufes (Bild nächste Seite, Aufgabe: Entwerfen Sie eine Schaltung zur Impulsverkürzung unter ausschließlicher Verwendung von TTL-Grundgattern. Der Ausgangsimpuls soll 50 ns breit sein. (TD ist dabei rund tD = n (Anzahl der Gatter, ungerade) * tL (Laufzeit pro G). 81 Zur Veranschaulichung der Funktionsweise einer Schaltung zur Impulsverzögerung Ue tE t Ur t Ua tA t Schaltzeichen: R, C C (extern) T 1 82 integrierte Bauelemente: z. B. 74...121 enthält ein nicht nachtriggerbares Monoflop, das sowohl wahlweise positiv als auch negativ flankengetriggert sein kann. Interne Schaltung des 74121: & A1 R,C C S 1 >=1 Rint A2 B -R -C - A1 und A2: -B - Rint A1 A2 H 1,4kohm <= R <= 40kohm (extern) C <= 1000 mikroF (extern) zur negativen Flankentriggerung zur positiven Flankentriggerung Anschluß an +5V, Verweilzeit ca. 30...50 ns B Q + Ub H H H R,C C H 0 X X 0 sollten längere Verweilzeiten erforderlich sein, Elektrolytkond. verwenden (+-Pol an C, - Pol an R und C) R int tA = 0,7 * R * C Konstante entspr. Datenblatt 83 6.3.2 retriggerbare Monoflops In den bisherigen Betrachtungen löste ein einmaliger Triggerimpuls ein Monoflop aus. Wäre während der Verweilzeit des Monoflops ein weiterer Triggerimpuls am Eingang aufgetreten, hätte dies keine Folgen gehabt. Retriggerbare Monoflps zeichnen sich nun dadurch aus, daß die während der eigentlichen Verweilzeit auftretenden Triggerimpulse zur Verlängerung dieser führen. Auf diese Weise lassen sich sehr komplexe Schaltungsfunktionen realisieren. Zeitverhalten eines retriggerbaren Monoflops: Zur Veranschaulichung der Funktionsweise eines retriggerbaren Monoflop’s Ue tE t Ua tA <tA tA t Tritt also während der Verweilzeit ein weiterer Triggerimpuls auf, so verlängert sich die Verweilzeit um ihre Konstante. Die vorherliegende Verweilzeit wird ignoriert. Integrierte Bauelemente: z. B. 74...122 74...123 84 Aufbau des IC 74...123 retriggerbares Monoflop A & R,C C S Q 1 B Q R Dieser Baustein enthält diesen Aufbau zweimal. Schaltfunktionstabelle: R A B Q 0 X X 0 X 1 X 0 X X 0 0 1 0 1 1 0 1 tA: 0.28 * C * (R + 700 ohm) normaler C tA: 0.25 * C * (R + 700 ohm) Elektrolyt tA: 0,9 * C * R näherungsweise 1,4 kohm <= R <= 1 Mohm Beispiel: C <= 1 mikroF Überwachungsschaltung für einen Mikroprozessor (AUTO-RESET) 85 50 Hz & Reset +Ub +Ub R Mikroprozessor 74123 A B Ausg. Funktionsweise der Schaltung: 1. Nach Einschalten der Stromversorgung muß Mikroprozessor rückgesetzt werden (Reset = 0). Die Rücksetzzeit beträgt (bei diesem Typ) mindestens 4 ms. Der Ausgang Q (Q quer) liegt auf 1-Pegel, d.h. das NAND-Gatter ist freigegeben. Vom Sekundärteil des Trafo’s werden 50Hz-Impulse einem Schmitt-Trigger zugeführt,... am Ausgang liegen damit Rechteckimpulse. 2. Während des 1-Pegels dieser Impulse führt das NAND-Gatter an seinem Aus gang 0 - Pegel, d.h. der Reseteingang des Prozessors ist Low. Damit wird der Prozessor rückgesetzt (für 10 ms). 3. Während dieser 10 ms wird der Prozessor vollständig initialisiert. Sofort danach beginnt der Prozessor auf dem gezeichneten Ausgabebit eines seiner E/A-Port’s Impulsfolgen (Rechteckimpulsfolgen) auszugeben. 4. Durch die Ausgabe der Impulsfolge kippt das retriggerbare Monoflop am negierten Ausgang auf 0 - Pegel. Damit sind die 50Hz - Impulse am NAND Gatter wirkungslos und der Prozessor kann arbeiten (Reset bleibt high). 5. Über das Ausgabebit wird innerhalb der gesamten Software, die der MP abarbeitet, eine Impulsfolge ausgegeben. Diese braucht nicht konstant, d.h. kein Tastverhältnis von 1:1 zu haben. Sie darf nur nicht länger ausbleiben als die Zeitkonstante des Monoflop’s. 6. Fallen Impulse aus (z.B. bei Störungen, Abstürzen, etc.) wird der Prozessor innerhalb von max. 10 ms rückgesetzt. Es kann also kaum etwas passieren. 86 6.4 astabile Kippschaltungen (Multivibratoren oder Oszillatoren) Astabile Kippschaltungen besitzen keinen stabilen Zustand. Es existiert ein ständiger Wechsel der Logikpegel. Man spricht in diesem Zusammenhang von Multivibratoren oder Oszillatoren. Anwendungsgebiet: - Erzeugung von Taktquellen jeglicher Art Was bedeuten in „Tastverhältnis“ ? Frequenz: diesem Zusammenhang die Begriffe „Frequenz“ Anzahl der vollständigen Impulse, die während einer Sekunde auftreten. Die Maßeinheit ist Hz (Hertz). 1 Hz = 1/s übliche Einheiten: Tastverhältnis: kHz MHz GHz 1000 Impulse / s 1.000.000 Impulse / s z.B. SAT-Fernsehen Verhältnis zwischen 1- Pegel und 0 - Pegel eines Impulses Beispiele: ges. Impuls Tastverhältnis 1:1 Tastverhältnis 1:3 Tastverhältnis 3:1 sog. Nadelimpuls und 87 6.4.1 RC - Oszillatoren Auch diese Schaltungen beruhen auf dem Rückkopplungsprinzip. Ein einfaches Beispiel veranschaulicht die Funktionsweise derartiger Oszillatoren. C R 2 1 Ur Ue 1 & & G1 Ua G2 2 Funktionsweise der Schaltung: 1. Annahme: Steuereingang liegt auf Masse. Oszillator kann nicht schwingen. 2. damit folgt: Ua = 0 Ur = 1 Ue = 1 d.h.: C ist aufgeladen und am Pin 1 von G1 liegt ebenfalls 1-Potential. Durch C fließt kein Strom (Platte1 = 0, Platte 2 = 1). 3. Steuereingang wird frei gegeben, d.h. Pin 2 von G1 liegt auf 1 (TTL). Der Ausgang von G1 führt dami 0-Potential, Ua ist 1 und der Kondensator entlädt sich (Umladung). Platte wird 1-Potential führen, Platte 2 =0-Pegel. 4. Da nun Ur = 0 ist und damit auch Ue kippt der Ausgang von G1 wieder auf 1. Es beginnt wiederum der Umladevorgang und Ua wird 0 (Platte 1 0-Pegel, Platte 2 1-Pegel). Genau wie der Ausgangspunkt unter dem Punkt 1. 5. Die Frequenz dieser Schaltung ergibt sich ungefähr nach folgender Beziehung: f R: C: 1 / 3*R*C ca. 220 Ohm 300pF...200mikroF (Für C > 10mikroF muß Diode dazu geschaltet werden, daß sonst die negativen Spannungsspitzen zu groß werde und es zur Zerstörung von Gatter G1 kommen kann). Aufgabe : Kann diese Schaltung mit ELKO’s arbeiten? 88 Ein RC-Oszillator mit Schmitt-Triggern verbessert die Steilheit der Flanken der Impulse. Auch hierzu ein Beispiel: RC - Recheckoszillator mit Schmitt-Triggern (Zusatzinformation) R 1 1 S1 C S2 Ua Us1 Uein Uaus t Us1 t Ua t 89 Funktionsweise der Schaltung: 1. Im Ausgangszustand (Einschalten der Spannung) ist der Kondensator ein Kurzschluß. Damit für der Ausgang Des Triggers1 1-Potential. Dieser 1 Pegel wird über den Widerstand R auf den Kondensator zurückgekoppelt. 2. Der Kondensator lädt sich nun auf, bis die Schwellspannung des ersten Triggers erreicht wird und dieser kippt. Das es sich um einen invertierenden Baustein handelt, führt dessen Ausgang nun 0-Pegel. Nun entlädt sich der Kondensator wiederum über die Mitkopplung des Widerstandes bis die Ausschaltschwelle des Triggers 1 erreicht wird. 3. Der Vorgang beginnt nun vom Neuen. Der zweite Trigger dient zur Impulsformung. Das Tastverhältnis ist hierbei nicht einstellbar. Es hängt von den Werten der Hysterese beider Trigger ab. TTL: CMOS: R ca. 330 Ohm C fast beliebig T = 1 / f = 0.85 * R * C 50 kOhm <= R <= 1Mohm C <= 1mikroF T = 0.65 * R * C (alle Angaben für 5V) RC-Oszillatoren sind hinsichtlich ihrer Stabilität nicht sehr genau. Ein Ausweg wird im kommenden Abschnitt gezeigt. 6.4.2 Quarzoszillatoren Diese Generatoren liefern hochgenaue Frequenzen durch den Einsatz eines Quarzes. Das Grundprinzip astabiler Multivibratoren bleibt jedoch erhalten. schaltungstechnische Realisierung: Quarz 3..12pF (Feinabgleich) R 1 1 Ua sinnvoll erst ab 1 MHz, sonst ist Quarz Quatsch (Abmaße) R: 220 Ohm 90 6.4.3 Frequenzverdoppler unter Verwendung von Kippschaltungen(Zusatzinformation) Frequenzverdoppler haben die Eigenschaft, Eingangsfrequenzen durch spezielle schaltungstechnische Maßnahmen zu vervielfachen. Aufgabe: Erläuterung der Funktionsweise für nachfolgend abgebildete Schaltung. Lösungsmöglichkeit: 1. Gatter G1 erzeugt eine um 180 grd. phasenverschobene Eingangsimpulsfolge. 2. wichtig für die Dimensionierung ist die Beziehung R1 * C1 = R2 * C2 3. Ue springt auf die Versorgungsspannung Ub, d.h. C1 lädt sich auf ca. Ub-Ud (Flußspannung der Diode D1) auf. Die Rückflanke von Ue läßt U11 auch abfallen, weil im Schaltmoment C1 einen Kurzschluß darstellt. Damit wird Ua = 1. 4. Eine halbe Periodendauer später passiert genau dasselbe mit U21, d.h. auch hier ist Ua dann 1. 5. Zwischen den Erläuterungen zu 3. und 4. wird C umgeladen, d.h. U11 wird wieder 1 wodurch Ua = 0 wird. Dies entspricht aber einer Frequenzverdopplung als resultierende Ausgangsfunktion. 6. Durch Verwendung von CMOS-Gattern werden die Ausgangsimpulse infolge der Übersteuerungen fast rechteckförmig. Die Dioden dienen zur Eingangsspannungsbegrenzung. Diese Schaltungsform wird auch Frequenzmultiplizierer genannt. Diese Schaltung ist ein sogenannter 2N-Multiplizierer. Frage: Antwort: Wenn ich 4 dieser Schaltungen zusammenschalte, um wieviel erhöht sich meine Eingangsfrequenz? 91 +Ub (10V) R1 D1 U11 U1 U3 & C1 1 G1 U21 U4 Ua C2 D2 R2 +Ub (10V) jeweils Ub U11 t U21 t jeweils +Ub U3 ca. 5V t U4 t Ua jeweils Ub t 92 6.5 Kontrollfragen zum Kapitel 6 Aufgabe 1: Erklären Sie die Arbeitsweise von Schmitt-Triggern. Worin besteht der Unterschied zu „normalen“ Funktionsgattern? Worin unterscheiden sich TTL- und CMOS-Trigger? Aufgabe 2: Zeichnen Sie für CMOS-Schmitt-Trigger den Verlauf der Hysterese in Abhängigkeit der Versorgungsspannung (3V...18V). Geben Sie die zugehörigen Schwellwerte in Abständen von 1V Betriebsspannung in tabellarischer Form an. Aufgabe 3: Entwickeln Sie unter Verwendung von TTL-Schmitt-Triggern und einer geeigneten RC-Kombination eine Schaltung, die folgenden Signalverlauf erzeugt. Das Eingangssignal sei als gegeben vorausgesetzt. Die angegebene Zeit tD ergibt sich näherungsweise aus: tD = 0.465 * R * C = 0,1666 ms ti = 1 ms Beachten Sie bei der Dimensionierung die Lastfaktoren bei TTL-Elementen (Wahl des Widerstandes). Ermitteln Sie das Tastverhältnis des Ausgangssignals. Ue ti Tastverhältnis 1:1 t tD Ua Tastverhältnis ? t Aufgabe 4: Erläutern Sie die Wirkungsweise von monostabilen Kippschaltungen. Welche prinzipiellen Eigenschaften kennen Sie und welche Anwendungsgebiete sind Ihnen bekannt? Aufgabe 5: Geben Sie eine Schaltung (einschließlich Dimensionierung) an, nachfolgenden Signalverlauf aufweist (das Eingangssignal ist gegeben): die den 93 Signalverlauf zu Aufgabe 5: Ue 5V 3,2V 1,7V 0,9V t s t s Ua 5V 3,2V 1,7V 0,9V tA t A: 270 s (Mikrosekunden) Aufgabe 6: Entwerfen Sie einen freischwingenden RC-Rechteckgenerator mit einer Frequenz von 2kHz (TTL-Technik). Nehmen Sie diesen Takt als Eingangssignal einer Schaltung zur Erzeugung des abgebildeten Ausgangssignals. Geben Sie die Gesamtschaltung an. Ue ti t tD Ua t ti tD : : 0,5 ms 30 ns Aufgabe 7: Erzeugen Sie aus einer Quarzfrequenz (1MHz) einen exakten 250kHz - Takt ( vollständige Schaltung ). 94 7 Zähler und Frequenzteiler (Zusatzliteratur) 7.1 Grundlagen Nahezu jedes digitale System enthält Zähler und Frequenzteiler. Diese Baugruppen gehören zu den am häufigsten verwendeten digitalen Grundelementen. Zähler und Frequenzteiler bestehen dabei aus einer identischen Anordnung. Je nach Verknüpfung der Ausgangssignale werden dann entweder Zählereignisse oder geteilte Frequenzen ausgewertet. Zähler werden aus FF-Stufen (JK oder D) nach dem M-S-Prinzip zusammengesetzt. Der Entwurf von Zählern aus diesen Stufen ist je nach Zähltyp kompliziert. Im Rahmen dieser Veranstaltung wird deshalb (und auch weil es sich um Informatikstudenten handelt) auf diesen Teil verzichtet und lediglich auf ausgewählte Bauelemente und übliche Anwendungen eingegangen. Einteilung von Zählern: nach dem Zahlensystem dezimal dual nach der Steuerung synchron asynchron nach der Zählart vorwärts rückwärts synchron: alle Zählstufen werden vom selben Takt angesteuert. Sehr komplizierter Aufbau. Verzögerungszeiten zwischen den Stufen unkritisch (im Rahmen dieser Vorlesung). asynchron: Takte werden aus den Ausgangssignalen gewonnen. Weniger Verknüpfungsaufwand, aber auch Nachteile hinsichtlich der Einsetzbarkeit (Verzögerungszeiten zwischen den Stufen), (hier nicht behandelt). Anwendungen von Zählern: - alle Arten von Zählvorgängen - Soll-Ist-Vergleich (z.B. Meßtechnik) - Zeitmessungen - Frequenzmessungen - Multiplexansteuerungen (z.B. für optoelektronische BE) Einige dieser Anwendungen werden in den nächsten Abschnitten betrachtet. 95 Zunächst soll die grundsätzliche Funktionsweise und der Aufbau eines integrierten Zählerbausteins veranschaulicht werden. Dies geschieht anhand der synchronen Informationsverarbeitung. Synchrone Zähler zeichnen sich durch eine synchrone, d.h. taktgesteuerte, Informationsübernahme aus. Eine mögliche und häufig anzutreffende äußere Beschaltung eines solchen Bauelementes geht aus nachstehendem Bild hervor. fiktiver, synchroner 4-bit Dual / Dezimal - Zähler: 0 2 Eingänge 21 22 23 D0 . . . D3 Rücksetzen Laden Takteingänge vorwärts rückwärts - Betriebsspannung Pol synchroner Zähler QA Ausgänge 2 0 QB 21 R QC 2 S QD 23 TV ÜV TR ÜR BS- BS+ Überträge vorwärts rückwärts Betriebsspannung ' + ' - Pol Ausgangssignalverlauf: 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 TV 1 0 QA 1 0 QB 1 0 QC 1 0 Beschreibung der einzelnen Anschlüsse: 2 QD 96 • Betriebsspannung Kommentieren Sie bitte die Bedeutung dieser Anschlüsse selber. Sie werden damit auf keinen Fall überfordert. • Takteingänge TV: Sofern Impulse an diesen Eingang gelangen, zählt der Baustein vom aktuellen Wert des Zählers in "Einer" - Schritten vorwärts. TR: Falls Impulse hier anliegen, erfolgt eine Rückwärtszählung vom aktuellen Wert. • Eingänge (D0 ... D3) und Ladeeingang "S" Anhand der Beschaltung dieser Eingänge und in Verbindung mit einem einmaligen Setzimpuls am Ladeeingang wird der Startwert der Zählung festgelegt. Für die Abbildung kann dieser zwischen "0" (alle Eingänge führen "0-Pegel") und "15" (alle Eingänge führen "1-Pegel") liegen. • Ausgänge (QA ... QD) An den Ausgängen kann der momentane Zählerwert (dual verschlüsselt) ermittelt werden. Die einzelnen Wertigkeiten sind aus oben stehendem Bild ablesbar. Beispiele: a) QA = 0 QB = 1 QC = 1 QD = 0 Zählerwert = 6 b) QA = 1 QB = 0 QC = 1 QD = 1 Zählerwert = 13 c) QA = 1 QB = 1 QC = 1 QD = 1 Zählerwert = 15 Unser Zähler kann also von 0 bis 15 zählen. Gleichzeitig kann an den Ausgängen der binär geteilte Eingangstakt abgenommen werden. Damit größere Wertebereiche erfaßt werden können, erfolgt eine Kaskadierung dieser Baugruppen. • Übertragungsausgänge ÜV und ÜR ÜV: Erreicht der Zähler seinen Maximalwert, (in unserem Fall 15), beginnt er mit dem nächsten Taktimpuls wieder von vorn. Gleichzeitig wird ein Übertragungsimpuls ausgegeben, der zur Kaskadierung benutzt werden kann. ÜR: Erreicht der Zähler seinen Minimalwert spielt sich ebenfalls der gerade beschriebene Sachverhalt ab. • Rücksetzeingang "R" Mit einem aktiven Signal an diesem Eingang (meist "1"-Pegel) werden alle Ausgänge auf Low geschaltet. Der Zählerbaustein ist inaktiv. 97 7.2 synchrone Vorwärts- Rückwärtszähler 74193 und 74192 Der 74193 ist ein Binärzähler (0...15), während der 74192 (alte Bezeichnung) ein dezimaler Zählbaustein ist. Die Anschlußbelegung ist identisch. Zunächst sollen anhand des 74193 die grundsätzlichen Eigenschaften und Funktionen von Zählern erläutert werden. Ausgangsbelegung der binären Ausgänge: QD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 Qb 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 Qa 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Zähl-stand 0 1 ... Neustart Funktionsweise: 1. R=1 (Rückstelleingang) alle Ausgänge werden auf 0-Pegel geschaltet. Dies ist einer der seltenen Fälle, in dem ein Rücksetzeingang HIGH-aktiv ist. R=0 2. S=0 S=1 Zähler frei gegeben (Ladeeingang) entsprechend den beschalteten Dateneingängen, wird dieser Startwert des Zählers in die FF eingeschrieben. Damit lassen sich verschiedene Zählweiten konstruieren. Zähler kann zählen 98 3. Zählvorgang: mit 1-0- Flanke des Zähltaktes (vorwärts oder rückwärts wird Zählergebnis in die FF übernommen) mit 0-1- Flanke erscheint diese Information an den Ausgängen. 4. Überträge: Sollte Zählerendwert überschritten werden (hier 15) entsteht ein Übertragsimpuls (vorwärts) und alle Ausgänge gehen auf 0. Identische Aussagen gelten für das Rückwärtszählen (hier entsteht ein Übertragsimpuls, nach dem 0-Durchlauf). Damit können Zähler kaskadiert werden. 99 5. Ausgänge: An den Ausgängen Q kann das 4-bit Zählergebnis abgenommen werden. !! Neben der Abnahme des Zählergebnisses können an den Ausgängen auch entsprechend geteilte Frequenzen ausgewertet werden Wertigkeiten: QA: QB QC QD 2:1 4:1 8:1 16:1 Der 74192 funktioniert bei gleicher Anschlußbelegung genau so, nur das hier von 0...9 gezählt wird. 7.3 ausgewählte Anwendungen von Zählern und Frequenzteilern 7.3.1 modulo n-Zähler Zähler können auf Grund ihrer Konstruktion beliebig in der Schrittweite eingestellt werden. Modulo bedeutet dabei die Zählschrittweite. Beispiel: MODULO 6 -Zähler mit 74193 100 0..D3 R QB QC 74 193 & Ausgangsimpuls (Nadel) Ür Ausgangsimpuls (1:2) Tv L Üv Achtung! Funktionsweise:. Ausgangsimpuls ist nur ein Nadelimpuls, da der Zähler sofort wieder rückgesetzt wird Frage: Wie könnte man einen günstigeren Impuls bekommen (sehr oft benötigt man diesen, da es Bauelemente gibt, die langsam sind und damit eine bestimmte Impulsbreite brauchen) ? Antwort: 7.3.2 n:1 Frequenzteiler Beispiel a): 100:1 Frequenzteiler D0..D3 R QA...QD 74 192 Ür ???? Tv 74 192 Tv L Üv Frage: günstigeres Tastverhältnis? Üv Antwort: 100:1 (Nadel) 101 Ausgangssignalverlauf eines synchronen 4-bit Zählerbausteins (hier dargestellt für einen Zähler mit aktiver 1->0 Flanke) 1 0 1 2 3 4 5 6 7 8 9 10 111213 141516 TV 1 0 QA 1 0 QB 1 0 QC 1 0 QD 102 Ausgangssignalverlauf eines synchronen 4-bit Zählerbausteins (hier dargestellt für einen Zähler mit aktiver 1->0 Flanke) 1 0 1 2 3 4 5 6 7 8 9 10 111213 141516 TV 1 0 QA 1 0 QB 1 0 QC 1 0 QD 103 Ausgangssignalverlauf eines synchronen 4-bit Zählerbausteins (hier dargestellt für einen Zähler mit aktiver 1->0 Flanke) 1 0 1 2 3 4 5 6 7 8 9 10 111213 141516 TV 1 0 QA 1 0 QB 1 0 QC 1 0 QD 104 Ausgangssignalverlauf eines synchronen 4-bit Zählerbausteins (hier dargestellt für einen Zähler mit aktiver 1->0 Flanke) 1 0 1 2 3 4 5 6 7 8 9 10 111213 141516 TV 1 0 QA 1 0 QB 1 0 QC 1 0 QD 105 Ausgangssignalverlauf eines synchronen 4-bit Zählerbausteins (hier dargestellt für einen Zähler mit aktiver 1->0 Flanke) 1 0 1 2 3 4 5 6 7 8 9 10 111213 141516 TV 1 0 QA 1 0 QB 1 0 QC 1 0 QD 106 Ausgangssignalverlauf eines synchronen 4-bit Zählerbausteins (hier dargestellt für einen Zähler mit aktiver 1->0 Flanke) 1 0 1 2 3 4 5 6 7 8 9 10 111213 141516 TV 1 0 QA 1 0 QB 1 0 QC 1 0 QD 107 Ausgangssignalverlauf eines synchronen 4-bit Zählerbausteins (hier dargestellt für einen Zähler mit aktiver 1->0 Flanke) 1 0 1 2 3 4 5 6 7 8 9 10 111213 141516 TV 1 0 QA 1 0 QB 1 0 QC 1 0 QD 108 Beispiel b): 256:1 Teiler 4 fc D0 . . . D3 QA 74193 QB TV QC QD R ÜV 4 D0 . . . D3 74193 QA QB QC TV QD R ÜV S S Jeder einzelne Zähler erreicht ein Ergebnis von 16. Nach jedem 16. Takt an fc wird ein Übertragungsimpuls ausgegeben, der als Taktquelle des zweiten Zählers dient. Auf diese Weise entsteht am Ausgang die um den Faktor 256 geteilte Eingangsfrequenz. 7.3.3 einstellbare oder programmierbare Zähler Mittels der nachstehend abgebildeten Schaltungstechnik lassen sich die Zähler voreinstellen. Die Voreinstellung oder der Startwert wird mit einem Ladeimpuls gültig. +UB D0 D1 z. B. D2 74193 D3 äußerer Ladeimpuls S ÜV R fc / 256 109 7.3.4 digitale Frequenzmessung & Eingangsfrequenz TOR Quarzgenerator 1 MHz Frequenzteiler 6 10 : 1 D-FF als 2 : 1 Teiler Zähler fc Die folgenden Punkte fassen die Funktionsweise zusammen: 1) Die Eingangsfrequenz wird in eine Rechteckimpulsfolge umgewandelt (Schmitt-Trigger). 2) Als Vergleichsfrequenz dient ein Quarzgenerator (z.B. 1 MHz). Die Frequenz wird z.B. auf 1 s geteilt. 3) Durch den Anschluß des D-Flip-Flops ist an seinem Ausgang genau für 1s "1-Pegel" und 1 s "0-Pegel". 4) Während des 1-Pegels ist das Tor geöffnet (in unserem Fall genau 1 s). Die eintreffenden Impulse der zu messenden Frequenz steuern direkt den Zähler. Das Zählergebnis entspricht für die Toröffnungszeit von 1 s direkt der zu messenden Frequenz. 5) Allgemein gilt: fx = Z . fc Z: Zählergebnis 6) Bei der dargestellten Meßanordnung tritt ein digitaler Meßfehler von +/- einem Impuls auf, da die Toröffnungs- und schließzeitpunkte nicht mit fx übereinstimmen. Soll der Fehler z.B. < 10 -4 betragen, so müssen vom Zähler mindestens 10 4 Impulse gezählt werden. 110 7.3.5 digitaler Langzeitschalter Zähler Zähler Zähler Verknüpfung Ausgang 7.3.6 Multiplexansteuerung von Anzeigeelementen Sinn und Zweck dieser Verwendungsart von Zählern sei am Beispiel einer Digitaluhr erläutert: Zähler BCD zu 7-Seg- 1 2 z. B. Sekunden- ment-Decoder Einer z.B. 74SN247 Anzeige für Sekunden8 einer Für eine 6-stellige Anzeige müßten demnach 6 BE BCD- zu 7-Segmentdecoder eingesetzt werden. Gleichzeitig würden alle 6 Anzeigeelemnte ständig in Betrieb sein, d.h. - hoher Bedarf an BE (Decoder) - hoher Stromverbrauch (Decoder, Anzeigebauelemente) 111 Deshalb benutzt man Multiplexanzeigen: Vorteil: - nur ein Decoder erforderlich - nur eine Anzeige ist jeweils in Betrieb (durch die Trägheit des Auges erscheint es aber so, als ob alle Anzeigen gleichzeitig bedient werden) Beispiel: 8-stelliger dekadischer Zähler mit Multiplexanzeigensteuerung (entnommen aus /2/) Funktionsweise der Schaltung : 1. Alle Zählerausgänge werden auf Multiplexer gelegt ( 8 auf 1 MUX). 2. In Abhängigkeit des 4-bit-Zählers 74S93 werden die Zählerdekaden (0..7) auf den Decoder gelegt (Ausgänge des Multiplexers). 3. Gleichzeitig wird über den 1 aus 8 Decoder (Ausgänge 1-aktiv) immer nur eine Anzeige aktiviert (Anode wird an Betriebsspannung gelegt). 4. Das menschliche Auge sieht aber gleichzeitig alle acht Anzeigen ohne Flimmern, da jede Anzeige mit einem Takt von 125 Hz angesteuert wird. (Zählfrequenz des Multiplexers ist 1khz, d.h. alle 125 Hz wechselt das Multiplexsignal). 5. Achtung: Die Multiplexfrequenz darf nicht größer sein als die Schaltfrequenz der Anzeigen, da sonst keine Anzeige möglich ist (Dunkel) 112 113 7.4 Kontrollfragen zum Kapitel 7 Aufgabe 1: Welche Arten von Zählern kennen Sie? Nennen Sie wesentliche Anwendungsgebiete dieser Bauelemente. Aufgabe 2: Am Eingang einer Zählschaltung liegt ein 1s-Takt. Realisieren Sie eine Zähleranordnung, die nach genau jeweils 60 Sekunden einen Taktimpuls ausgibt und gleichzeitig den Sekundenzähler zurücksetzt. Verwenden Sie den integrierten IC 74192. Aufgabe 3: Entwerfen Sie mit den in der Vorlesung behandelten Zählerbausteinen eine Schaltung für einen 1) 3:1 Frequenzteiler und 2) 19:1 Frequenzteiler. weitere Teilaufgaben: a) Kennzeichnen Sie jeweils die Stellen in der Schaltung, an denen der zugehörige Ausgangsimpuls (Nadelimpuls) zur Verfügung steht. b) Kennzeichnen Sie anhand des entsprechenden Impulsdiagrammes die Verknüpfung, für die ein günstigerer Ausgangssignalverlauf vorliegt und bestimmen Sie dabei das vorliegende Tastverhältnis. Aufgabe 4: Geben Sie eine vollständige Zählschaltung (ohne Anzeigesteuerung) für eine sechsstellige Digitaluhr an. Die Stundenausgabe liegt im Bereich von 0..23, die Ausgangstaktfrequenz sei 1 MHz. Aufgabe 5: Entwerfen Sie eine Schaltung, die in den letzten 20 Minuten einer jeden Stunde zur Ausgabe eines akustischen Signals verwendet werden kann. Gehen Sie von einem 1Hz-Takt aus. Aufgabe 6: Entwickeln Sie eine Schaltung zur Steuerung einer Ampel (Farben rot, gelb und grün). Folgende Zeiten sollen dabei realisiert werden, wobei zu Beginn des Zyklus (t=0) das rote Signal aktiv sein soll: t = 0s t = 25s t = 31s t = 56s t = 0s = 60s nur rot gelb und rot aktiv nur grün nur gelb nur rot Als Taktfrequenz dient ein 1Hz-Signal. (Ausgangszustand) (erneuter Ausgangszustand) 114 8 Grundschaltungen der Arithmetik (Zusatzliteratur) Neben logischer Verknüpfungen werden sehr häufig arithmetische Schaltungen in der Digitaltechnik benötigt (Taschenrechner, Meßvorrichtungen, etc.). Die wesentlichsten Schaltungen sind dabei: - Addierer - Subtrahierer - Vergleicher (Komparatoren) Die übrigen Rechenoperationen zurückführen. lassen sich auf diese Grundrechenarten Die meisten dieser Anwendungen benutzen wiederum das duale Zahlensystem als Ausgangsbasis. 8.1 Komparatoren Man unterscheidet prinzipiell: - Gleichheitskomparatoren und - Größenvergleichskomparatoren 8.1.1 Gleichheitskomparatoren Komparatoren, die auf Gleichheit testen, beruhen auf der digitalen Grundfunktion „Äquivalenz“. Beispiel: 1bit-Gleichheitskomparator SBT: x1 0 0 1 1 X0 0 1 0 1 Y0 1 0 0 1 In integrierten Schaltungen wird die Äquivalenz meist durch eine negierte EXORFunktion realisiert (herstellungstechnisch bedingt). Schaltung also: X1 =1 X0 1 115 Beispiel: 2bit-Gleichheitskomparator (LOW-aktiver Ausgang) X1 =1 & 1 V1 Y0 X0 =1 1 V0 Nur wenn gilt: (x1=v1) und (x0=v0) schaltet der Ausgang auf LOW-Pegel. Natürlich gibt es derartige Baugruppen auch integrierter Form. 8 Bit-Komparator 74..XX21 (25 LS 2521) Beispiel eines solchen IC’s: A0..A7 == 8 XX21 Y B0..B7 8 CE Nur wenn die Eingangsbelegung von A und B absolut identisch ist, schaltet der Ausgang auf LOW. Falls CE inaktiv ist, schaltet der Ausgang in den TRISTATEZustand. Ein typischer Anwendungsfall ist der Einsatz von Komparatoren in Mikrorechnern zur Selektion von Adressen (SOLL-IST-Vergleich). Beispiel: Beim erstmaligen Auftreten der Adresse 7FH soll ein Signal ausgegeben werden, auch wenn sich die Adresse danach wieder ändert. 116 A0..A6 fest auf HIGH legen, A7 auf Masse (SOLL-Wert) B0..B7 ist zum Beispiel ein Teil eines Adreßbusses eines MR (IST-Wert) A0..A7 == 8 XX21 Y akustisches Signal S 7474 Q B0..B7 8 R Q CE 8.1.2 Größenvergleichskomparatoren Auch hier soll die Funktionsweise wieder anhand zweier 1bit-Zahlen erfolgen. SBT: X1 0 0 1 1 X0 0 1 0 1 Y (X1>X0) 0 0 1 0 Y (X1<X0) 0 1 0 0 Schaltung: X1 & X1>X0 & X1<X0 X0 X1 X0 Aufgabe: Entwickeln Sie einen universellen 1-bit-Komparator mit den Ausgängen: x1<x0, x1<=x0, x1=x0, x1>=x0 und x1>x0 117 SBT: x1 x0 x1<x0 x1<=x0 x1=x0 x1>=x0 x1>x0 Betrachtet man genau diese SBT so folgt, daß z.B. x1<=x0 x1>=x0 Schaltung: 8.2 Addierschaltungen Addierer bilden die Grundschaltung arithmetischer Operationen. Während Multiplikation und Division direkt aus Addition und Subtraktion abgeleitet werden, wird auch die Subtraktion aus der Addition gewonnen. 8.2.1 Halbaddierer Halbaddierer eignen sich zur Addition der jeweils niederwertigsten Stelle einer Zahl, d.h. Überträge der vorhergehenden Stelle werden hierbei nicht berücksichtigt. Auch 118 hier soll die Funktionsweise wiederum anhand der Addition zweier 1-bit-Zahlen veranschaulicht werden. Beispiel: Addition zweier 1-bit-Zahlen SBT: X1 0 0 1 1 X0 0 1 0 1 S 0 1 1 0 Ü 0 0 0 1 S= Ü= Schaltung: X1 =1 S & Ü X0 Schaltsymbol: X1 S X0 Ü Um nun auch die Überträge der entsprechenden vorhergehenden Stelle in die Addition mit einzubeziehen können, wird ein Volladdierer verwendet. 119 8.2.2 Volladdierer Der Übertrag der vorhergehenden Stelle wird als weiterer Eingang eines Addierers verwendet. SBT: X1 0 0 0 0 1 1 1 1 X0 0 0 1 1 0 0 1 1 Ün-1 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Ün 0 0 0 1 0 1 1 1 Funktion für die Summe S: S = X1X0Ün-1 + X1X0Ün-1 + X1X0Ün-1 + X1X0Ün-1 1. Ausklammern : Ün-1 S = Ün-1 ((X1X0) + (X1X0)) + X1X0Ün-1 + X1X0Ün-1 2. Ausklammern : Ün-1 S = Ün-1 ((X1X0) + (X1X0)) + Ün-1 (X1X0 +X1X0) letzter Ausdruck ist negiertes EXOR Bezeichnet man die Klammerausdrücke mit A bzw. A so folgt: S = Ün-1 *A + Ün-1 *A . S = (X1 EXOR X0) EXOR Ün-1 Funktion für den Übertrag Ü: Ü = X1X0Ün-1 + X1X0Ün-1 + X1X0Ün-1 + X1X0Ün-1 Ü = (X1 EXOR X0) Ün-1 + X1X0 aus Term 2 und 3 aus Term 1 und 4 Volladdierer lassen sich demnach aus der Zusammenschaltung von Halbaddierern realisieren. 120 Schaltung: Schaltsymbol: Ün-1 S X1 X0 Aufgabe: Ün Realisieren Sie einen 4-bit Volladdierer (Schaltsymbol verwenden). 121 8.3 Subtrahierschaltungen Subtrahiert wird, in dem man zwei duale Zahlen im Zweierkomplement addiert (vgl. 1. Semester). 8-2 Beispiel: 0000 1000 0000 0010 8 2 Zweierkomplement der Zahl 2: Einerkomplement: + Zweierkomplement: 1111 1101 1 1111 1110 -2 Addition im Zweierkomplement: 0000 1000 + 1111 1110 = 1 0000 0110 8 -2 6 und Übertrag, der aber bei einer Ausgangsverarbeitungsbreite von 8 Bit wegfällt (rechentechnisch Carry-Flag). Was muß also schaltungstechnisch tun, um das Zweierkomplement zu bilden? 1. Einerkomplement (bitweise Negation) 2. Addition mit 1 in der niederwertigsten Stelle der Einerkomplementzahl Aufgabe: Realisieren Sie einen 4-bit-Subtrahierer. Lösungsmöglichkeit: 122 8.4 Kontrollfragen zum Kapitel 8 Aufgabe 1: Realisieren Sie einen 4-bit-Gleichheitskomparator mit digitalen Grundgattern Aufgabe 2: Ein Mikrorechner besteht u.a. aus einem 16-bit breiten Adreßbus. Sofern die Adresse 2FA3H auftritt soll ein Ausgangssignal aktiviert werden (1-Pegel), das erst dann wieder abgeschaltet wird, wenn die Adresse 0080H anliegt. Geben Sie hierfür eine Schaltung an.
