Zuverl¨assigkeit digitaler Schaltungen unter Einfluss von
Werbung
Adv. Radio Sci., 9, 273–280, 2011 www.adv-radio-sci.net/9/273/2011/ doi:10.5194/ars-9-273-2011 © Author(s) 2011. CC Attribution 3.0 License. Advances in Radio Science Zuverlässigkeit digitaler Schaltungen unter Einfluss von intrinsischem Rauschen V. B. Kleeberger and U. Schlichtmann Lehrstuhl für Entwurfsautomatisierung, Technische Universität München, Deutschland Zusammenfassung. Die kontinuierlich fortschreitende Miniaturisierung in integrierten Schaltungen führt zu einem Anstieg des intrinsischen Rauschens. Um den Einfluss von intrinsischem Rauschen auf die Zuverlässigkeit zukünftiger digitaler Schaltungen analysieren zu können, werden Methoden benötigt, die auf CAD-Verfahren wie Analogsimulation statt auf abschätzenden Berechnungen beruhen. Dieser Beitrag stellt eine neue Methode vor, die den Einfluss von intrinsischem Rauschen in digitalen Schaltungen für eine gegebene Prozesstechnologie analysieren kann. Die Amplituden von thermischen, 1/f und Schrotrauschen werden mit Hilfe eines SPICE Simulators bestimmt. Anschließend wird der Einfluss des Rauschens auf die Schaltungszuverlässigkeit durch Simulation analysiert. Zusätzlich zur Analyse werden Möglichkeiten aufgezeigt, wie die durch Rauschen hervorgerufenen Effekte im Schaltungsentwurf mit berücksichtigt werden können. Im Gegensatz zum Stand der Technik kann die vorgestellte Methode auf beliebige Logikimplementierungen und Prozesstechnologien angewendet werden. Zusätzlich wird gezeigt, dass bisherige Ansätze den Einfluss von Rauschen bis um das Vierfache überschätzen. 1 Einleitung Mit der immer weiter fortschreitenden Miniaturisierung integrierter CMOS-Schaltungen stellt sich die Frage wie lange diese fortwährende Skalierung aufrechterhalten werden kann. Während der letzten Jahrzehnte sagten verschiedene Autoren unabhängig voneinander voraus, dass diese Skalierung durch eine natürliche untere Schranke, definiert durch intrinsische Rauschquellen, begrenzt sei (Stein, 1977; Natori and Sano, 1998; Kish, 2002). Die Skalierung von VersorCorrespondence to: V. B. Kleeberger ([email protected]) gungsspannung und Strukturgrößen ist mit steigendem Rauschen in integrierten Schaltungen limitiert. Sobald der Punkt erreicht ist an dem aufgrund zu großer Rauschamplituden verschiedene Logikwerte nicht mehr unterschieden werden können, wird diese Schaltung nicht mehr korrekt funktionieren. Somit existiert eine untere Schranke für die Miniaturisierung integrierter Schaltungen, da Spannungsfluktuationen, die durch intrinsisches Rauschen verursacht werden, klein genug bleiben müssen im Vergleich zur Versorgungsspannung. Dies stellt korrekte Logikwerte sicher und sorgt damit für den fehlerfreien Betrieb der Schaltung. Des weiteren kann intrinsisches Rauschen während des Schaltvorgangs einzelner Logikzellen Einfluss auf das Laufzeitverhalten der Schaltung und die Signalintegrität haben. Die kürzlich veröffentlichte Resilience Roadmap (Nassif et al., 2010) zeigt ebenfalls auf, dass die Erforschung des Einflusses von intrinsischem Rauschen in Digitalschaltungen einen wichtigen Schritt zur Etablierung zukünftiger Technologien darstellt. Zeitlich veränderliche Rauschquellen, wie z.B. thermisches Rauschen, sind grundlegend verschieden von den üblicherweise betrachteten Rauschphänomenen in digitalen Schaltungen, wie z.B. Crosstalk. Für die die Berücksichtigung von intrinsischem Rauschen in digitalen Schaltungen wird ein realistisches Modell der vorhandenen Rauschquellen und deren Effekt auf die Schaltungszuverlässigkeit benötigt. Diese Arbeit schlägt hierfür eine neue Charakterisierungsmethode des Leistungsdichtespektrums (LDS) der Rauschquellen und deren Einfluss auf die Zuverlässigkeit digitaler Schaltungen vor. Im Weiteren gibt das Kapitel 2 einen kurzen Überblick über existierende Methoden zur Bestimmung der Rauschamplituden und deren Einfluss auf die Schaltungszuverlässigkeit. Kapitel 3 stellt die vorgeschlagene neue Charakterisierungsmethode für das Rausch-LDS vor und Kapitel 4 zeigt die verwendeten Methoden zur Bestimmung des Einflusses Published by Copernicus Publications on behalf of the URSI Landesausschuss in der Bundesrepublik Deutschland e.V. Rauschspannung zu bestimmen benutzte er ein vereinfach tes Modell einer Logikzelle, welches ursprünglich für die 1 S √ P = erfc (3) err schnelle Abschätzung des Laufzeitverhaltens und Energie2 2·u verbrauchs gedacht war (Abb. 1a). 274 V. B. Kleeberger and U. Schlichtmann: Zuverlässigkeit digitaler Schaltungen R Ri N Ro N VDD C (a) Stein (1977) Ri Ci Ro Co (b) Natori and Sano (1998) Abbildung 1: Zellenmodelle für die Abschätzung der RMS- Abb. 1. Zellenmodelle für die Abschätzung der RMS-Spannung Spannung von thermischen Rauschen in Digitalschaltungen. von thermischen Rauschen in Digitalschaltungen. Die Treiberzelle wird hierbei durch ihren äquivalenten Drain-Source-Kanalwiderstand dargestellt und die Lastvon intrinsischem Rauschen aufRdie Schaltungszuverlässigzelle durch eine äquivalente Kapazität C. Das Rausch-RMS keit. Anschließend werden im Kapitel 5 die Ergebnisse daru am Knoten N zwischen Widerstand und Kapazität kann gestellt und mit denen existierender Ansätze verglichen, bedannimanalytisch eine kurzewerden: Zusammenfassung die Arbeit abvor Kapitel 6berechnet r schließt. k·T u= (1) C 2 CExistierende ModellediefürKapazität intrinsisches Rauschen bezeichnet hierbei aus Abb. 1a, k in die Digitalschaltungen Boltzmann-Konstante und T die Schaltungstemperatur. Natori and Sano (1998) entwickelten dieses Modell wei2.1 Modelle für diezusätzlich Bestimmung ter und modellierten nochvon den Kanalwiderstand Ro derRauschamplituden Lastzelle, sowie die Kapazität Co an deren Ausgang (Abb. 1b). Das Rausch-RMS ergibt sich dann hierbei durch Stein (1977) war einer der ersten, die den Einfluss zu thersein entsprechendes Leistungsdichtespektrum Su (f )von mischen Rauschen in digitalen Schaltungen untersuchten. Um densEffektivwert (engl. RMS) der s root-mean-square, Z ∞ 2kT benutzte er ein Ri CvereinfachRauschspannung zu bestimmen i u= S (f )df = arctan 2π (2) tes Modell 0eineru Logikzelle,πC welches ursprünglich Ro Co für die i schnelle Abschätzung des Laufzeitverhaltens und Energie2.2 Modelle für war die (Abb. Schaltungszuverlässigkeit unter verbrauchs gedacht 1). dem Einfluss von intrinsischem Rauschen Die Treiberzelle wird hierbei durch ihren äquivalenten Drain-Source-Kanalwiderstand R dargestellt und die LastSowohl Stein als auch Natori and Sano definieren die Zuzelle durch eine äquivalente Kapazität C. Das Rausch-RMS verlässigkeit einer Logikzelle unter dem Einfluss von intu am Knoten N zwischen Widerstand und Kapazität rinsischem Rauschen als die Wahrscheinlichkeit, dass kann die dann analytisch berechnet werden: r u= k ·T C (1) C bezeichnet hierbei die Kapazität aus Abb. 1, k die Boltzmann-Konstante und T die Schaltungstemperatur. Natori and Sano (1998) entwickelten dieses Modell weiter und modellierten zusätzlich noch den Kanalwiderstand Ro der Lastzelle, sowie die Kapazität Co an deren Ausgang (Abb. 1b). Das Rausch-RMS ergibt sich dann hierbei durch sein entsprechendes Leistungsdichtespektrum Su (f ) zu sZ s ∞ u= Su (f )df = 0 2kT Ri Ci arctan 2π πCi Ro Co Adv. Radio Sci., 9, 273–280, 2011 (2) Im Gegensatz dazu definiert Kish (2002) die Schal2.2 Modelle für nicht die über Schaltungszuverlässigkeit unter tungszuverlässigkeit die Wahrscheinlichkeit, eine dem Einfluss von intrinsischem Rauschen Schranke S zu überschreiten, sondern als die mittlere Häufigkeit ν wie oft die Spannung S überschritten wird: Sowohl Stein als auch Natori and Sano definieren die Zuverlässigkeit einer Logikzelle dem Einfluss von unter −S 2 2 als die Wahrscheinlichkeit, intrinsischem ν(S) Rauschen dass(4)die fc = √ exp 2u2 ·Schranke fc 3 Rauschspannung eine vorgegebene S überschreitet. Die Wahrscheinlichkeit, die Spannung S zu überschreiten wird als Bitfehlerwahrscheinlichkeit d.h. die WahrIn dieser Gleichung bezeichnet fc definiert, die Eckfrequenz des scheinlichkeit, dass der falsche Logikwert am Leistungsdichtespektrums. Kish interpretiert ν(S)Schaltungsals Bitfehlerrate, was als Maß für Die die Schaltungszuverlässigkeit ausgang beobachtet wird. Wahrscheinlichkeitsdichteherangezogen werden kann. funktion für die zu erwartende Spannung unter dem Einfluss intrinsischen Rauschens kann als Alle diese Ansätze berechnen dasNormalverteilung Rausch-RMS undmodeldesliert werden. Der Mittelwert der Normalverteilung hiersen zugehörige Fehlerwahrscheinlichkeit analytischwird anhand bei zu VDD bzw. VSS gesetzt (abhängig vom charakterivereinfachter Zellenmodelle. Außerdem wird nur den Einsierten und die Standardabweichung wird fluss vonLogikwert) thermischen Rauschen berücksichtigt und nurgleich die u des Rauschens gesetzt. Die Bitfehlerdem Effektivwert Auswirkung auf Bitfehler und nicht auf die Signalintegrität wahrscheinlichkeit ergibt sich dann als (Glover and Grant, untersucht. 2004): Im Gegensatz hierzu berechnet die in dieser Arbeit vorgestellte Methode das Rausch-RMS durch analoge Schal tungssimulation. Dies 1 S erlaubt die Benutzung genauerer MoPerrfür = die erfc √ (3) delle 2 Logikzelle 2 · u und deren intrinsischen Rauschquellen. Durch die Verwendung von Analogsimulation können Imbei Gegensatz dazu definiert (2002) von die RauSchal- wie den bisherigen Ansätzen Kish - die Effekte tungszuverlässigkeit nicht über die Wahrscheinlichkeit, eine schen im eingeschwungenen Schaltungszustand, aber auch Schranke S zu überschreiten, sondern als die mittlere Häufigder Einfluss auf Signalintegrität und Laufzeitverhalten unkeit ν wie oft dieFür Spannung S überschritten wird: tersucht werden. die Analyse des Laufzeitverhaltens unter dem Einfluss von intrinsischem Rauschen muss das Rau! schen während des Schaltvorgangs der Zelle modelliert wer2 −S 2 ν(S)was =√ exp f c den, ein genaueres Zellenmodell als die in Abb. 1 gezeig-(4) 2u2 · f 3 ten benötigt. Desweiterenc kann die vorgestellte Methode benutzt um ganze Standardzellbibliotheken auf Basis In werden, dieser Gleichung bezeichnet fc die Eckfrequenz des bereits verfügbarer Daten zu charakterisieren. Dies als wichBitfehLeistungsdichtespektrums. Kish interpretiert ν(S) ist tig für die Berücksichtigung des intrinsischen Rauschens in lerrate, was als Maß für die Schaltungszuverlässigkeit heranindustriellem Schaltungsdesign und der Integration dieser gezogen werden kann. Analyse in EDA Software. Alle diese Ansätze berechnen das Rausch-RMS und dessen zugehörige Fehlerwahrscheinlichkeit analytisch anhand vereinfachter Zellenmodelle. Außerdem wird nur der Einfluss von thermischen Rauschen berücksichtigt und nur die Auswirkung auf Bitfehler und nicht auf die Signalintegrität untersucht. Im Gegensatz hierzu berechnet die in dieser Arbeit vorgestellte Methode das Rausch-RMS durch analoge Schaltungssimulation. Dies erlaubt die Benutzung genauerer Modelle für die Logikzelle und deren intrinsischen Rauschquellen. Durch die Verwendung von Analogsimulation können - wie bei den bisherigen Ansätzen – die Effekte von Rauschen im eingeschwungenen Schaltungszustand, aber auch der Einfluss auf Signalintegrität und Laufzeitverhalten untersucht werden. Für die Analyse des Laufzeitverhaltens unter dem Einfluss von intrinsischem Rauschen muss das Rauschen während des Schaltvorgangs der Zelle modelliert werden, was ein genaueres Zellenmodell als die in Abb. 1 gezeigten benötigt. Desweiteren kann die vorgestellte Methode benutzt werden, um ganze Standardzellbibliotheken auf Basis www.adv-radio-sci.net/9/273/2011/ sacht durch Bit-Flips zu bestimmen. Allerdings existiert auch Bestimmung der Rauschamplituden mit Hilfe eines SPICE während des Schaltvorgangs intrinsisches Rauschen, welSimulators kann ein sehr genaues Zellenmodell verwendet ches Einfluss auf die Signalintegrität haben kann. Hierdurch werden. Der Simulationsaufbau zur Bestimmung des Leiskönnen Veränderungen des Laufzeitverhaltens der Schaltung Rauschens einer Logikzelle ist digitaler in V. tungsdichtespektrums B. Kleeberger and U.des Schlichtmann: Zuverlässigkeit Schaltungen 275 entstehen, wodurch die Schaltung ebenfalls fehlerhaft arbeiAbb. 2 zu sehen. ten könnte. Die in Abb. 2 gezeigte Schaltung kann hierbei ebenZ A sZ werden um die Rauschamplitude während falls benutzt ∞ DTC des Schaltvorgangs zu bestimmen. Hierbei wird die Konu = S(f )dfam Knoten A durch eine zeitlich (5) stantspannungsquelle 0 veränderliche Spannungsquelle ersetzt, die ein schaltendes SignalDer modelliert. eine Transientsimulabisher Anschließend beschriebenewird Versuchsaufbau kann nur dazu tionverwendet der Schaltung durchgeführt, wie es auch bei werden das Rausch-RMS für der dieTimingEingangsspanCharakterisierung Logikzellen Fall ist (Synopsys Li- der Fall nungen VDDvon oder VSS zuder berechnen. Dies ist berty NCXalle UserSchaltvorgänge Guide, 2010). Für Zeitpunkt derabgeschlossen Tranwenn anjeden diesem Knoten sientsimulation wird zusätzlich das Rausch-RMS am Knoten Abbildung 2: Messschaltung zur Bestimmung des Leistungssind. Demnach sind diese Rauschamplituden entscheidend Z berechnet, so wie es auch mit der Konstantspannungsquelle dichtespektrums des Rauschens am Ausgang einer LogikzelAbb. 2. Messschaltung zur Bestimmung des Leistungsdichtespekum den Einfluss von Rauschen auf mögliche Bitfehler verurle (device to characterize, DTC).einer Logikzelle (device to cha- durchgeführt wurde. Dies führt zu einer RMS-Spannung, die trums des Rauschens am Ausgang durch Bit-Flips ist zu und bestimmen. Allerdings existiert auch übersacht der Zeit veränderlich die Rauschamplituden soracterize, DTC). während des Schaltvorgangs intrinsisches Rauschen, welwohl während des Schaltvorgangs als auch im eingeschwunDie Schaltung besteht im Wesentlichen aus zwei Teilen, ches Einfluss auf die Signalintegrität haben kann. Hierdurch der Logikzelle DTC, deren am Knoten Z gemesbereits verfügbarer Daten zuRauschen charakterisieren. Dies ist wich- genen Zustand beinhaltet. können Veränderungen des Laufzeitverhaltens der Schaltung sen werden soll und der Last dieser Zelle hier durch ei- in tig für die Berücksichtigung des intrinsischen Rauschens entstehen, wodurch die Schaltung ebenfalls fehlerhaft arbeine äquivalente Kapazität modelliert. am Einindustriellem Schaltungsdesign undDie derSpannung Integration dieser ten könnte. gangsknoten A der Zelle wird fest auf VDD oder VSS gelegt, 4 Schaltungszuverlässigkeit unter dem Einfluss von inAnalyse in EDA Software. abhängig davon für welchen Logikzustand das LDS berech2 gezeigte Schaltung kann hierbei ebenDie in Abb. trinsischem Rauschen net werden soll. Da die Größe des Rauschen von der getriefalls benutzt werden um die Rauschamplitude während Last des abhängt muss die Charakterisierung für mehrere Schaltvorgangs zu bestimmen.dass Hierbei wird die Kon3 benen Analyse Leistungsdichtespektrums Diedes Betrachtung der Wahrscheinlichkeit, das intrinsiverschiedene Kapazitätswerte durchgeführt werden um die stantspannungsquelle am Knoten A durch eine zeitlich sche Rauschen zufällig eine vordefinierte Spannung überverschiedener möglicher Lasten am Ausgang zu erFürVielfalt die Analyse des intrinsischen Rauschens in digitalen veränderliche Spannungsquelle ersetzt, die ein schreitet, zur Bestimmung der Schaltungszuverlässigkeit schaltendes hat fassen. Schaltungen wird ein SPICE Simulator verwendet. Durch die einen wesentlichen Nachteil. Durch das einfach Abzählen alSignal modelliert. Anschließend wird eine TransientsimulaDie zu charakterisierende Logikzelle wird hierbei durch wird die in jeder Logikzelle vorhandeBestimmung der Rauschamplituden mit Hilfe eines SPICE ler Überschreitungen tion der Schaltung durchgeführt, wie es auch bei der Timingihre entsprechende Transistornetzliste modelliert, für die ne Tiefpass-Charakteristik vernachlässigt. Neben der WahrSimulators kann ein sehr genaues Zellenmodell verwenCharakterisierung von Logikzellen der Fall ist (Synopsys Lidas BSIM4 Transistormodell benutzt wird (BSIM4 Users’ scheinlichkeit, dass eine vorgegebene Schwelle überschrit-der TrandetManual, werden. Der Simulationsaufbau zur Bestimmung des berty NCX User Guide, 2010). Für jeden Zeitpunkt 2008). Das BSIM4 Transistormodell stellt bereits wird ist außerdem wichtig wieviel des SpanLeistungsdichtespektrums desRauschquellen Rauschens einer Logikzelle ten sientsimulation wird zusätzlich dasEnergie Rausch-RMS am Knoten Modelle für die wichtigsten in integrierten nungshubes vom Eingang der Zelle zum Ausgang transporistSchaltungen in Abb. 2 zubereit: sehen.Funkelrauschen, thermisches KanalrauZ berechnet, so wie es auch mit der Konstantspannungsquelle tiert wird. Dies bestimmt letztendlich ob die Zelle wirklich schen, induziertesbesteht Gate-Rauschen, thermisches WiderstandsDie Schaltung im Wesentlichen aus zwei Teilen, schaltet durchgeführt wurde.ein Dies führt zu Logikwert einer RMS-Spannung, die und am Ausgang fehlerhafter entsteht. (z.B.DTC, an denderen Source-, Drain- und derrauschen Logikzelle Rauschen amGate-Elektroden) Knoten Z gemes- Derüber der Zeit veränderlich ist und die Rauschamplituden sodurch intrinsisches Rauschen generierte SpannungsimSchrotrauschen durch dielektrisches Tunneln senund werden soll und der Last dieser Zelle - hier werden durch ei- pulswohl während des Schaltvorgangs als auch im eingeschwunam Schaltungsausgang muss außerdem groß genug sein, (BSIM4 Users’ Manual, 2008). Das Leistungsnemodelliert äquivalente Kapazität modelliert. Die Spannung am Ein- um genen Zustand beinhaltet.Speicherelement, wie z.B. eivon einem nachfolgenden dichtespektrum S(f ) kann hierfest durch vomoder SPICE Simugangsknoten A der Zelle wird aufdie VDD VSS gelegt, nem Flip-Flop, gespeichert zu werden. Um eine Abschätzung lator bereits bereitgestellte Noise Simulation direkt gemesabhängig davon für welchen Logikzustand das LDS berech- für die Robustheit digitaler Schaltungen gegenüber intrinsisen werden (Vlach and Singhal, 1994; Vasilescu, 2005). Die 4 Rauschen Schaltungszuverlässigkeit unter dem3Einfluss schem zu gewinnen kann die in Abb. gezeigte von netIntegration werden soll. GrößeLeistungsdichtespektrum des Rauschen von derS(f getrieüberDa dasdie gesamte ) intrinsischem Rauschen Schaltung (Shepard and Narayanan, 1998) verwendet werbenen muss diedes Charakterisierung für mehrere ergibtLast dannabhängt den Effektivwert Rauschens u: den. verschiedene Kapazitätswerte sZ durchgeführt werden um die Die Shepard Betrachtung der Wahrscheinlichkeit, das3 intrinsiNach and Narayanan (1998) muss das dass in Abb. ∞ Lasten am Ausgang zu erVielfalt verschiedener möglicher sche Latch Rauschen zufällig eine vordefinierte Spannung übergezeigte den gespeicherten Logikwert unter dem Einu = S(f )df (5) fassen. 0 zur Bestimmung der Schaltungszuverlässigkeit hat flussschreitet, der Rauschspannungsquelle N beibehalten. Dies stellt Die zu charakterisierende Logikzelle wird hierbei durch einen wesentlichen Durch dasBedingung einfach Abzählen alDer bisher beschriebene Versuchsaufbau kann nur dazu hierbei eine notwendigeNachteil. und hinreichende für ihre entsprechende Transistornetzliste modelliert, für die verwendet werden das Rausch-RMS für die Eingangsspandie ler korrekte Funktion einer wird digitalen Schaltungen unter dem Überschreitungen die in jeder Logikzelle vorhandedasnungen BSIM4 Transistormodell benutzt wird VDD oder VSS zu berechnen. Dies(BSIM4 ist der Users’ Fall Einfluss von Rauschen dar. ne Tiefpass-Charakteristik vernachlässigt. Neben der Wahr- Manual, 2008). Das BSIM4 Transistormodell stellt bereits Modelle für die wichtigsten Rauschquellen in integrierten Schaltungen bereit: Funkelrauschen, thermisches Kanalrauschen, induziertes Gate-Rauschen, thermisches Widerstandsrauschen (z.B. an den Source-, Drain- und GateElektroden) und Schrotrauschen durch dielektrisches Tunneln werden modelliert (BSIM4 Users’ Manual, 2008). Das Leistungsdichtespektrum S(f ) kann hier durch die vom SPICE Simulator bereits bereitgestellte Noise Simulation direkt gemessen werden (Vlach and Singhal, 1994; Vasilescu, 2005). Die Integration über das gesamte Leistungsdichtespektrum S(f ) ergibt dann den Effektivwert des Rauschens u: www.adv-radio-sci.net/9/273/2011/ scheinlichkeit, dass eine vorgegebene Schwelle überschritten wird ist außerdem wichtig wieviel Energie des Spannungshubes vom Eingang der Zelle zum Ausgang transportiert wird. Dies bestimmt letztendlich ob die Zelle wirklich schaltet und am Ausgang ein fehlerhafter Logikwert entsteht. Der durch intrinsisches Rauschen generierte Spannungsimpuls am Schaltungsausgang muss außerdem groß genug sein, um von einem nachfolgenden Speicherelement, wie z.B. einem Flip-Flop, gespeichert zu werden. Um eine Abschätzung für die Robustheit digitaler Schaltungen gegenüber intrinsischem Rauschen zu gewinnen kann die in Abb. 3 gezeigte Schaltung (Shepard and Narayanan, 1998) verwendet werden. Adv. Radio Sci., 9, 273–280, 2011 √ dbV / Hz A 4 −120 4 Kleeberger V. B. Kleeberger andU. U. Schlichtmann: Zuverlässigkeit digitaler Schaltungen unterSchaltungen Einfluss von intrinsischem Rauschen V. B. and Schlichtmann: Zuverlässigkeit digitaler unter Einfluss intrinsischem 276 V. B. Kleeberger and U. Schlichtmann: Zuverlässigkeit digitalervon Schaltungen B Zuverlässigkeit 4 V. B. Kleeberger and U. Schlichtmann: digitaler Schaltungen unter Einfluss von intrinsischem Rauschen N √ dbV / Hz A √ dbV / −140 dbV / Hz AA √ Ra Hz −120 B N Abbildung 3: Latch Test-Struktur zur Analyse BB der Schal-−140 N Einfluss von intrinsischem N unter tungszuverlässigkeit Rau−160 schen (Shepard and Narayanan, 1998). Abbildung 3: Latch Test-Struktur zur Analyse der Schal- −120 −120 −160 −140 −180 −140 tungszuverlässigkeit unter Einfluss von intrinsischem Rauschen (Shepard and Narayanan, 1998). Abbildung 3: Latch Test-Struktur zur Analyse der Schal-−180 −160 Zusätzlich kann der qualitative Einfluss von intrinsischem tungszuverlässigkeit unter Einfluss von RauAbb. 3. 3:Latch Test-Struktur zur Analyse der SchaltungszuAbbildung Latch Test-Struktur zur intrinsischem Analyse der SchalRauschen einer Inverter-Kette, wievon inRauschen Abb. 4 (Shepard gezeigt, schenanhand (Shepard andder Narayanan, 1998). Zusätzlich kann qualitative Einfluss intrinsischem verlässigkeit unter Einfluss von intrinsischem −180 100 Hz 100 Hz −160 1 MHz 10 GHz Frequenz Frequenz MHz 10 GHz tungszuverlässigkeit unter Einfluss von intrinsischem Rau-Abbildung 5: 1Leistungsdichtespektrum Rauschen des Rauschens eines beurteilt werden.anhand and Narayanan, 1998).einer Inverter-Kette, wie in Abb. 4 gezeigt, Abbildung 5: Leistungsdichtespektrum des Rauschens eines beurteilt werden. schen (Shepard and Narayanan, 1998). Inverters bei 16 nm Fertigungsgröße. −180 Zusätzlich kann der qualitative Einfluss von intrinsischemInverters bei 16 nm100Fertigungsgröße. Frequenz Hz 1 MHz 10 GHz N2 N1einer N3wie in Abb. N4N4 N2 N3 N1 Inverter-Kette, A Aanhand Rauschen 4 gezeigt, Abbildung 5: Leistungsdichtespektrum desFerRauschens eines beurteilt werden. Abb. 5. Leistungsdichtespektrum des Rauschens eines Inverters bei FerRauschens, welcher fürwelcher verschiedene Temperaturen und Rauschens, für verschiedene Temperaturen und Zusätzlich N kann der qualitative Einfluss von intrinsischem Hzist. 1 MHz 10 GHz Inverters bei 16 nm100 Fertigungsgröße. tigungsgrößen in Abb. 6 dargestellt 16 nm Fertigungsgröße. −40◦ C 27◦ C 120◦ C Abb. 4. NInverter Test-Struktur zur Analyse der Schaltungszutungszuverlässigkeit unter Einfluss von intrinsischem Rauverlässigkeit unter Einfluss von intrinsischem Rauschen.der SchalAbbildung 4: Inverter Test-Struktur zur Analyse schen. 6 mV tungszuverlässigkeit unter Einfluss von intrinsischem RauIn dieser Schaltung wird ein verrauschtes Schaltsignal am schen. 4 mV Abbildung 4: Inverter Test-Struktur zur Analyse der Schal- A N1 N2 N3 N4 N Abbildung Inverter Test-Struktur zurmuss Analyse der SchalNach Shepard and Narayanan (1998) Abb. 3 Eingang A4:angelegt und die Schaltvorgänge andas den in Kno- ◦ ◦ ◦ tigungsgrößen in Abb. 6 dargestellt ist. Effektivwert (RMS) des(RMS) Rauschens Effektivwert des Rauschens Effektivwert (RMS) des Rauschens N anhand einerN1 tigungsgrößen in Abb. 6 dargestellt ist. Rauschen Inverter-Kette, wie in Abb. N3 N44 gezeigt, N2 A 8 mV Abbildung 5: Leistungsdichtespektrum des Rauschen beurteilt werden. −40 C 8 mV Rauschens, welcher für 27 C verschiedene Temperaturen und FerInverters bei 120 C16 nm Fertigungsgröße. 8 mV 6 mV −40◦ C 27◦ C 120◦ C Rauschens, welcher für verschiedene Temperaturen u tigungsgrößen in Abb. 6 dargestellt ist. gungsgrößen extrapoliert (die Modelldaten sind öffentlich verfügbar unter http://ptm.asu.edu) (Zhao and Cao, 2006). Adv. Radio Sci., 9, 273–280, 2011 Mit Hilfe dieser Daten wurde ein minimal dimensionierter Inverter für jeden Technologieknoten generiert und die in Kapitel 3 beschriebene Methode benutzt um das Leistungs- Effektivwert (RMS) des Rauschens 6 mV tungszuverlässigkeit unter Dies Einfluss vonEinen intrinsischem Raugezeigte Latch denbeobachtet. gespeicherten Logikwert unter dem Einten N1 bis N4 gibt zum Aufschluss 4 mV 2 mV Influss dieser wird ein verrauschtes Schaltsignal am über den Einfluss des Tiefpassfilter-Effektes der Logikzellen, schen. −40◦ C 8 mV derSchaltung Rauschspannungsquelle N beibehalten. Dies stellt 27◦ C zum Anderen kann die Reaktion der Schaltung auf Rauschen Eingang angelegt und die an den KnohierbeiA eine notwendige undSchaltvorgänge hinreichende Bedingung für 120◦ C 90 nm 45 nm 32 nm 16 nm während des Schaltvorganges analysiert werden. 4 mV Prozesstechnologie ten N1 bis N4 beobachtet. Dies zum Einen Aufschluss die korrekte Funktion einer digitalen Schaltungen unter dem In dieser Schaltung wird eingibt verrauschtes Schaltsignal am 2 mV vonAInverter Rauschen dar. überEinfluss den Einfluss des Tiefpassfilter-Effektes Logikzellen, Abbildung 4: Test-Struktur zur der Analyse SchalEingang angelegt und die Schaltvorgänge an dender KnoAbbildung 6: Rausch-RMS für verschiedene Fertigungs5 Experimentelle Ergebnisse 6 mV Zusätzlich kann der qualitative intrinsischem ten N1 bis N4 die beobachtet. Dies gibt zumvon Einen Aufschlussgrößen zum Anderen kann Reaktion derEinfluss Schaltung auf Rauschen tungszuverlässigkeit unter Einfluss von intrinsischem Rau-und2Schaltungstemperaturen. mV 90 nm 45 nm 32 nm 16 nm Rauschen anhand Inverter-Kette, Abb. 4 gezeigt, über denBestimmung Einflusseiner desder Tiefpassfilter-Effektes der Logikzellen, während des Schaltvorganges analysiertwie werden. 5.1 RMS-Spannung desin Rauschens schen. Prozesstechnologie zum Anderen von Stein beurteilt werden.kann die Reaktion der Schaltung auf Rauschen Abb. 6 bestätigt hierbei bereits die Vorhersage nm 45 nm 32dass 16 nm nm (1998) und Kish (2002), verschiedene Prozesstechnologien ihre Robust- am(1977), Natori and90Sano während des Schaltvorganges analysiertauf werden. In Um dieser Schaltung wird ein verrauschtes Schaltsignal Prozesstechnologie Abbildung 6: Rausch-RMS für verschiedene Fertigungs4 mV Abb. 6. Rausch-RMS für verschiedene Fertigungsgrößen und heit gegenüber intrinsischem Rauschen testen zu können, das intrinsische Rauschen innerhalb einer Digitalschaltung 5In Experimentelle Ergebnisse Eingang A angelegt und die den Kno- am dieser Schaltung wird einSchaltvorgänge verrauschtesan Schaltsignal muss zuallererst das Leistungsdichtespektrum des Rauschens für zukünftige Technologien zunehmen wird. Die ZunahSchaltungstemperaturen. größen und Schaltungstemperaturen. ten N1 bis N4 beobachtet. DiesSchaltvorgänge gibt bestimmt zum Einen Aufschluss Rausch-RMS für Technologien verschiedene Fertigungsverschiedene Technologieknoten werden. desAbbildung intrinsischen 6: Rauschen für zukünftige Eingang A angelegt und die anAlsden me Kno5 für Experimentelle Ergebnisse 5.1 über Bestimmung der RMS-Spannung des Rauschens den Einfluss des Tiefpassfilter-Effektes der Logikzellen, größen und Schaltungstemperaturen. Eingabedaten für das BSIM4 Transistormodell wurde ein bestätigt hierbei wiederum, dass eine untere Grenze für die ten N1 bis N4 beobachtet. Diesbenutzt, gibt welches zum Einen Aufschluss Abb. 6 bestätigt hierbei bereits die Vorhersage von Stein zum kann dieder Reaktion der Schaltung auf RauschenSkalierung prädiktives Technologiemodell Modellvon Integrationsdichte und Versorgungsspannung 5.1Anderen Bestimmung RMS-Spannung desdie Rauschens Leistungsdichtespektrum des Rauschens am Zellenausgang 2 mV über den Einfluss des Tiefpassfilter-Effektes derFertiLogikzellen, parameter existierender Technologien aufwerden. zukünftige Natori and Sano (1998) und Kishvon (2002), Um während verschiedene Prozesstechnologien auf ihre Robust-existiert.(1977), des Schaltvorganges analysiert Abb. 6 bestätigt hierbei bereits die Vorhersage Stein dass zu der messen (Abb. 5).der DieRMS-Spannungen Lastkapazität wurde hierbei äquivaextrapoliert (die Modelldaten sind öffentlich Nach Bestimmung durch zum kann die Prozesstechnologien Reaktion der Schaltung Rauschen heit Anderen gegenüber intrinsischem Rauschen testen zuauf können, das intrinsische Rauschen innerhalb einer Digitalschaltung (1977), Natori and Sano (1998) und Kish (2002), dass Umgungsgrößen verschiedene auf ihre Robustzu der Eingangskapazität des charakterisierten Inverters verfügbar unter http://ptm.asu.edu) (Zhao and Cao, 2006). SPICElent können diese mit den 90 RMS-Spannungen, die sich nm innerhalb 45 nm 16 nm 32 nm heit gegenüber intrinsischem Rauschen testen zu können, das intrinsische Rauschen einer Digitalschaltung muss zuallererst das Leistungsdichtespektrum des Rauschens für zukünftige Technologien zunehmen wird. Die Zunahwährend Mit desHilfe Schaltvorganges werden. dieser Daten wurdeanalysiert ein minimal dimensionierter durch gewählt. die Modellgleichungen (1) (Stein, 1977; Kish, 2002) 5 muss Experimentelle Ergebnisse Prozesstechnologie zuallererst das Leistungsdichtespektrum des Rauschens für zukünftige Technologien zunehmen wird. Die Zunahfür verschiedene werden. des intrinsischen Rauschen für zukünftige Technologien Inverter fürTechnologieknoten jeden Technologieknotenbestimmt generiert und die in Alsund (2)me (Natori and Sano, 1998) bestimmen lassen, verDurch Integration über das Leistungsdichtespektrum mit fürKapitel verschiedene Technologieknoten werden. Alsglichenme des intrinsischen Rauschen für zukünftige Technologien 3 beschriebene Methode benutztbestimmt um das Leistungswerden. Da für diese Gleichungen die äquivalenEingabedaten für das BSIM4 Transistormodell wurde ein bestätigt hierbei wiederum, dass eine untere Grenze für die Hilfe von Gleichung (5) erhält man den Effektivwert des 5.1Eingabedaten Bestimmung der RMS-Spannung des Rauschens 6: Rausch-RMS für verschiedene Ferti dichtespektrum Rauschens amTransistormodell Zellenausgang zu messen undAbbildung der äquivalente Widerstand fürdes das BSIM4 wurde einte Kapazität bestätigt hierbei wiederum, dass der eineLogikzelle untere Grenze für die Technologiemodell benutzt, welches die ModellSkalierung von Integrationsdichte und Versorgungsspannung 5 prädiktives Experimentelle Ergebnisse Rauschens, welcher für verschiedene Temperaturen und Fer(Abb. 5). Die Lastkapazität wurde hierbei äquivalent zu der werdengrößen (siehe 1), Schaltungstemperaturen. werden diese und nachVersorgungsspannung der von prädiktives Technologiemodell benutzt, welches die Modell-benötigtSkalierung vonAbb. Integrationsdichte und existiert. parameter existierender Technologien auf auf zukünftige Ferti-Rabaeytigungsgrößen in Abb. 6 Methode dargestellt ist. Um Eingangskapazität verschiedene Prozesstechnologien ihre Robustdes charakterisierten gewählt. et al. (2003) beschriebenen durch Analogsiexistiert. parameter existierender TechnologienInverters auf zukünftige FertiAbbildung 6 bestätigt hierbei bereits die Durch Integration über das Leistungsdichtespektrum mit mulation bestimmt. Nach der Messung der äquivalenten Ka-Vorhersage vondurch heit gegenüber intrinsischem Rauschen testen zu können, gungsgrößen extrapoliert (die Modelldaten sind öffentlich Nach der Bestimmung der RMS-Spannungen 5.1 Bestimmung der RMS-Spannung des Rauschens gungsgrößen extrapoliert (die man Modelldaten sind öffentlich Nach der Bestimmung der RMS-Spannungen durch Hilfe von Gleichung (5) erhält den Effektivwert des pazitäten und Widerstände kann das Rausch-RMS durch die (2002), Stein (1977), Natori and Sano (1998) und Kish dass muss zuallererst das Leistungsdichtespektrum des Rauschens verfügbar unterunter http://ptm.asu.edu) (Zhao SPICE können können RMS-Spannungen, die sich vo Abb. diese 6diese bestätigt hierbei bereits die verfügbar http://ptm.asu.edu) (Zhaoand andCao, Cao,2006). 2006). SPICE mitmit denden RMS-Spannungen, dieVorhersage sich das intrinsische Rauschen innerhalb einer Digitalschaltung für verschiedene Technologieknoten bestimmt werden. Als Mit Hilfe dieser Daten wurde ein minimal dimensionierter durch die Modellgleichungen (1) (Stein, 1977; Kish, 2002)(2002 (1977), Natori and Sano (1998) und Kish Um verschiedene Prozesstechnologien auf ihre RobustMit Hilfe dieser Daten wurde ein minimal dimensionierter durch die Modellgleichungen (1) (Stein, 1977; Kish, 2002) für zukünftige Technologien zunehmen wird. Die ZunahEingabedaten für das BSIM4 Transistormodell wurde ein Inverter für jeden Technologieknoten generiert und die in und (2) (Natori and Sano, 1998) bestimmen lassen, verInverter für intrinsischem jeden Technologieknoten generiert undzudiekönnen, in und (2)das (Natori and Sano, Rauschen 1998) bestimmen lassen,einer ver- Digitalsch heit prädiktives gegenüber Rauschen testen intrinsische innerhalb me des intrinsischen Rauschen für zukünftige Technologien benutzt, welches die ModellKapitel 3 beschriebene Methode benutzt um Leistungsglichen werden. diese Gleichungen die äquivalenKapitel 3Technologiemodell beschriebene Methode benutzt umdas das Leistungsglichen werden. DaDa fürfür diese Gleichungen die äquivalenmussparameter zuallererst das Leistungsdichtespektrum des Rauschens für zukünftige Technologien wird. Die bestätigt hierbei wiederum, dass Widerstand eine untere zunehmen Grenze die existierender Technologien auf zukünftige Ferdichtespektrum des Rauschens Zellenausgang messen te und der äquivalente der Logikzelle dichtespektrum des Rauschens am am Zellenausgang zuzumessen te Kapazität Kapazität und der äquivalente Widerstand derfür Logikzelle Skalierung von Integrationsdichte und Versorgungsspannung für verschiedene Technologieknoten bestimmt werden. Als me des intrinsischen Rauschen für zukünftige Techno tigungsgrößen extrapoliert (die Modelldaten sind öffent5).Lastkapazität Die Lastkapazität wurde hierbei äquivalentzu zuder der benötigt Abb. 1), 1), werden diesediese nach nach der von (Abb. (Abb. 5). Die wurde hierbei äquivalent benötigtwerden werden(siehe (siehe Abb. werden der von existiert. lich verfügbar unter http://ptm.asu.edu) (Zhao and Cao, Eingabedaten für des dascharakterisierten BSIM4 Transistormodell wurde einRabaey bestätigt hierbei wiederum, dass untere Grenze Eingangskapazität des charakterisierten Invertersgewählt. gewählt. etetal. beschriebenen Methode durcheine AnalogsiEingangskapazität Inverters Rabaey al.(2003) (2003) beschriebenen Methode durch Analogsi2006). Mit Hilfe dieser Daten wurde ein minimal dimensioNach der Bestimmung der RMS-Spannungen durch Durch Integration über das Leistungsdichtespektrum mit mulation bestimmt. Nach der Messung der äquivalenten Kaprädiktives Technologiemodell benutzt, welches die mit Modell-mulation Skalierung von Integrationsdichte und Versorgungsspa Durch Integration das Leistungsdichtespektrum bestimmt. der Messung der äquivalenten Kanierter Inverter fürüber jeden(5) Technologieknoten generiert und SPICE können diese Nach mit den die sich Hilfeexistierender von Gleichung erhält man den Effektivwert desFertipazitäten und Widerstände kannRMS-Spannungen, das Rausch-RMS durch die existiert. parameter Technologien auf zukünftige Hilfedievon (5) erhält man den Effektivwert des pazitäten und Widerstände kann das Rausch-RMS durch die in Gleichung Kapitel 3 beschriebene Methode benutzt um das durch die Modellgleichungen (1) (Stein, 1977; Kish, 2002) Nach der Bestimmung der RMS-Spannungen SPICE könnenwww.adv-radio-sci.net/9/273/2011/ diese mit den RMS-Spannungen, d durch die Modellgleichungen (1) (Stein, 1977; Kish, und (2) (Natori and Sano, 1998) bestimmen lasse glichen werden. Da für diese Gleichungen die äqu V. B. Kleeberger and U. Schlichtmann: Zuverlässigkeit digitaler Schaltungen unter Einfluss von intrinsischem Rauschen 5 lation (T=120◦ ◦C). tion (T=120 C). Effektivwert (RMS) des Rauschens Effektivwert (RMS) des Rauschens pazität dieses Inverters gesetzt, was ebenfalls eine sinnvolspannu le Annahme für eine laufzeitoptimierte Schaltung darstellt. Um Hierdie istMessergebnisse klar zu sehen,hierfür dass im beiVergleich größerenzuZellen EfGleichungen (1) und (2) berechnet und mit den durch SPICE Abb. 8 zeigt dem der sischem fektivwert des Rauschen noch weiter abnimmt und desSimulation erhaltenen Werten verglichen werden (Abb. 7). Schaltungen V. B. Kleeberger and U. Schlichtmann: Zuverlässigkeit digitaler 277 vorhergehenden charakterisierten kleineren Inverter. komme sen Einfluss im eingeschwungenen Zustand noch mehrDies ver-ze wird. 8 nachlässigbar mV SPICE Simulation wie (3 30 mV Kleiner Inverter (1), Stein (1977), Kish (2002) Mittlerer Inverter, FO4 Last schreit (2), Natori and Sano (1998) 5.2 Simulation der Schaltungszuverlässigkeit unter wertet 25 mV 6 mV Abb dem Einfluss von intrinsischem Rauschen logiekn 20 mV 60den mV Durch Vergleich der gemessenen RMS-Spannungen mit 4 mV 7.77 m 15 mV durch die ITRS Roadmap vorgeschlagenen Versorgungsspannungen, sowie der Berechnung der zugehörigenkeinen BitSim 10 mV 2 fehlerwahrscheinlichkeiten mV nach Gleichung (3), zeigt der sich, Knoten dass intrinsisches Rauschen im Bezug auf Bitfehler für die nie), so 5 mV nähere Zukunft kein Problem in Digitalschaltungen darstellt gung d 16 nm 32 nm 45 nm 90 nm (Tab. 1). Prozesstechnologie Abb 90 nm 16 nm 45 nm 32 nm wachse Prozesstechnologie Abbildung 8: Rausch-RMS für verschiedene Fertigungsund undes zu1: Versorgungsspannung, Rausch-RMS Abb. 8.Tabelle Rausch-RMS für verschiedene Fertigungsund InverterRau ◦ C. Invertergrößen bei T=120◦ C. größen bei T = 120 gehörige Bitfehlerwahrscheinlichkeit (BEP) nach (3) für vertritt. D Abbildung 7: Rausch-RMS nach (1), (2)und undSPICE SPICE SimulaAbb. 7. Rausch-RMS nach Gleichungen (1), (2) Simu- schiedene Technologieknoten (T=120◦ C) Tabelle 1. Versorgungsspannung, Rausch-RMS und zugehörige Bitfehlerwahrscheinlichkeit (BEP) Gleichung (3)(mV) für verschie-BEP Technologie Vdd (V) nach Rausch-RMS dene Technologieknoten (T = 120 ◦ C). Effektivwert (RMS) des Rauschens undAbb. Gleichung (2)dass (Natori Sano,Integrationsdichte 1998) bestimmen die las- Glei7 zeigt, mit and höherer 90 nm 1.2 1.64 ≈ 0∗ sen, verglichen werden. Da für diese Gleichungen die äquivachungen (1) und (2) die RMS-Spannung des Rauschen zu- Technologie 45 nm Vdd (V) 1.0 3.41 ≈ 0∗ Rausch-RMS (mV) BEP lente Kapazität und der äquivalente Widerstand der Logikzelnehmend überschätzen, z.B. um einen Faktor 4 für den 16 nm 32 nm 0.9 4.65 ≈ 0∗ leKnoten. benötigtDaher werdenkann (siehe Abb. 1), werden diese nach der von 22 nm 0.8 5.38 ≈ 0∗ geschlussfolgert werden, dass die RMS90 nm 1.2 1.64 ≈ 0∗ Rabaey et al. (2003) beschriebenen Methode durch Analogsi0.7 7.77 ≈ 0∗ Spannungen für intrinsisches Rauschen in digitalen Schal- 45 nm16 nm 1.0 3.41 ≈ 0∗ mulation bestimmt. Nach der Messung der äquivalenten Katungen nicht durch Gleichungen, die anhand vereinfachter 32 nm16 nm 0.9 4.65 ≈ 0∗ 2.4 · 10−83 0.3 7.77 pazitäten und Widerstände kann das Rausch-RMS durch die ∗ Modelle hergeleitet wurden, abgeschätzt werden sollte. 22 nm 0.8 5.38 ≈ 0∗10−308 ) Rechengenauigkeit: double (max. Genauigkeit: Gleichungen (1) und (2) berechnet und mit den durch SPICE 16 nm 0.7 7.77 ≈ 0∗ Um auch für eineWerten realistisch dimensionierte DigitalschalSimulation erhaltenen verglichen werden (Abb. 7). Abbildungen. 7 zeigt, über dass mit Integrationsdichte tung Abschätzungen denhöherer Einfluss von intrinsischem 16 nm Sogar mit0.3noch stärker7.77 2.4 · 10−83 gesenkter Versorgungsspannung, die Gleichungen (1) und (2) die RMS-Spannung des RauRauschen zu gewinnen, wurde zusätzlich ein Inverter mit eiwas bisher für zukünftige Technologien nicht geplant ist ∗ schen zunehmend überschätzen, z.B. um einen 4 für double (max. Genauigkeit: 10−308 ) nem W/L-Verhältnis von 8 entworfen, wasFaktor für eine Logik- Rechengenauigkeit: (ITRS Roadmap), würden die errechneten Bitfehlerwahrden nm Knoten. Daher geschlussfolgert werden, Die zelle16mittlerer Größe einekann sinnvolle Annahme darstellt. scheinlichkeiten vernachlässigbar bleiben, da die Rauschamdass die RMS-Spannungen für intrinsisches Rauschen in di5.2 Simulation der noch Schaltungszuverlässigkeit unter Lastkapzität wurde äquivalent zu der 4-fachen Eingangskaplitude immer sehr klein im Vergleich zur Versorgungsgitalen Schaltungen nicht durch Gleichungen, die anhand dem Einfluss von intrinsischem Rauschen pazität dieses Inverters gesetzt, was ebenfalls eine sinnvolspannung bliebe (siehe Tab. 1, letzte Zeile). vereinfachter Modelle hergeleitet wurden, abgeschätzt werle Annahme für eine laufzeitoptimierte Schaltung darstellt. Um einen Eindruck des qualitativen Einflusses von intrinden sollte. Durch Vergleich der gemessenen RMS-Spannungen mit den Abb. 8 zeigt die Messergebnisse hierfür im Vergleich zu dem sischem Rauschen die Schaltungszuverlässigkeit zu beUm auch für eine realistisch dimensionierte Digitalschaldurch die ITRS Roadmapauf(2009) vorgeschlagenen Vervorhergehenden charakterisierten kleineren Inverter. kommen, kannsowie die Schaltung aus Abb. 3 benutzt werden. tung Abschätzungen über den Einfluss von intrinsischem sorgungsspannungen, der Berechnung der zugehöriDies zeigt den Einfluss vonnach Rauschen ohne sich auf Formeln Rauschen zu gewinnen, wurde zusätzlich ein Inverter mit eigen Bitfehlerwahrscheinlichkeiten Gleichung (3), zeigt nem W/L-Verhältnis von 8 entworfen, was für eine Logik8 mV wie (3) verlassen zu müssen, in denen das zufällige Übersich, dass intrinsisches Rauschen im Bezug auf Bitfehler für Kleiner Inverter Mittlerer FO4 Last Annahme darstellt. Die zelle mittlerer Größe eineInverter, sinnvolle die nähere Zukunft kein Problem in Digitalschaltungen schreiten einer vordefinierten Schwelle immer darals Fehler geLastkapzität wurde äquivalent zu der 4-fachen Eingangskastellt (Tabelle 1). wertet wird. pazität dieses Inverters gesetzt, was ebenfalls eine sinnvolle 6 mV Sogar Abb. mit noch stärker gesenkter Versorgungsspannung, 9 zeigt die Simulationsergebnisse des 16 nm TechnoAnnahme für eine laufzeitoptimierte Schaltung darstellt. Abwas bisher für zukünftige Technologien nicht geplant ist 140 und logieknoten für Versorgungsspannungen von 220, bildung 8 zeigt die Messergebnisse hierfür im Vergleich zu Roadmap, 2009), würden die errechneten Bitfeh(ITRS60 mV. Da die RMS-Spannung des Rauschens hier bei 4 mV dem vorhergehenden charakterisierten kleineren Inverter. lerwahrscheinlichkeiten vernachlässigbar bleiben, da die 7.77 mV liegt, zeigten Versorgungsspannungen über 220 mV Hier ist klar zu sehen, dass bei größeren Zellen der EfRauschamplitude immer noch sehr klein im Vergleich zur keinen wesentlichen Unterschied zum rauschfreien Fall in fektivwert des Rauschen noch weiter abnimmt und desVersorgungsspannung bliebe (siehe Tabelle 1, letzte Zeile). Simulation. In qualitativen Abb. 9 sindEinflusses jeweils von die Spannungen am 2 mV sen Einfluss im eingeschwungenen Zustand noch mehr verUmder einen Eindruck des intrinKnoten B im rauschfreien Fall zu sehen (durchgezogene Linachlässigbar wird. sischem Rauschen auf die Schaltungszuverlässigkeit zu benie),kann sowie sich einstellende bei Berücksichti3 benutzt werden. kommen, diedie Schaltung aus Abb. Spannung gung des intrinisischen Rauschens. Dies zeigt den Einfluss von Rauschen ohne sich auf Formeln 16 nm 32 nm 45 nm 90 nm Prozesstechnologie Abb. zeigt, dass sinkender Versorgungsspannung ein wie Formel (3)9verlassen zu mit müssen, in denen das zufällige Überschreiten einer Spannungsverlust, vordefinierten Schwelle immer als Feh-intrinsischwachsender verursacht durch Abbildung 8: Rausch-RMS für verschiedene Fertigungs- undler gewertet wird. gegenüber der Sollspannung am Knoten B eines Rauschen, Invertergrößen bei T=120◦ C. www.adv-radio-sci.net/9/273/2011/ tritt. Dies führt zu einer Verminderung der Noise Margin der Adv. Radio Sci., 9, 273–280, 2011 278 V. B. Kleeberger and U. Schlichtmann: Zuverlässigkeit digitaler Schaltungen Kleebergerand andU.U.Schlichtmann: Schlichtmann:Zuverlässigkeit Zuverlässigkeit digitaler Schaltungen unterEinfluss Einflussvon vonintrinsischem intrinsischem Rauschen 6 6 V.V.B.B.Kleeberger digitaler Schaltungen unter Rauschen Spannung Spannung Signalspannung Signalspannung 0.7VV 0.7 220 mV 220 mV RauschRMS−Spannung RMS−Spannung Rausch Ausgangssignal Ausgangssignal Eingangssignal Eingangssignal 11 mV 11 mV 140 mV 140 mV RMS−Spannung RMS−Spannung 9 mV 9 mV 60 mV 60 mV 0 mV 0 mV 4 ns 4 ns 5 ns 5 ns 6 ns 6 ns 7 ns 7 ns Zeit Zeit 8 ns 8 ns 9 ns 9 ns Abbildung 9: Spannung am Knoten B der Schaltung aus 7 mV 7 mV 0V 0V 100 ns 100 ns 200 ns 200 ns Zeit Zeit 300 ns 300 ns Abbildung 9: Spannung amB Knoten B derausSchaltung Abb. 9. Spannung am Knoten der Schaltung Abb. 3 füraus den Abb.3 3für fürden denrauschfreien rauschfreienund undverrauschten verrauschtenFall Fallfür fürververAbb. rauschfreien und verrauschten Fall für verschiedene VersorgungsschiedeneVersorgungsspannungen Versorgungsspannungen (Rausch-RMS: (Rausch-RMS: 77 mV, ◦mV, schiedene spannungen (Rausch-RMS: 7 mV, ◦ Technologie: 16 nm, T : 120 C). Technologie:1616nm, nm,T:T:120 120 ◦ C). Technologie: C). Abbildung 10:RMS-Spannung RMS-Spannung desRauschens Rauschens während des Abb. 10. RMS-Spannung des Rauschens währendwährend des SchaltvorAbbildung 10: des des ◦ ◦ C). ganges eines kleinen Inverters (16 nm, T: 120 Signale: Schaltvorganges eines kleinen Inverters (16 nm, T: 120 C). ◦ durchSchaltvorganges eines kleinen Inverters (16 nm, T: 120 C). gezogene Linien, linke y-Achse. gestrichelte Linie, Signale:durchgezogene durchgezogene Linien,Rausch-RMS: linkey-Achse y-Achse Signale: Linien, linke rechte y-Achse. gestrichelte Linie, rechte y-Achse Rausch-RMS: Rausch-RMS: gestrichelte Linie, rechte y-Achse Abbildung 9 zeigt die Simulationsergebnisse des 16 nm Schaltung.Die DieErgebnisse Ergebnisse Abb.9 9unterstützen unterstützendes desWeiWeiTechnologieknoten für Versorgungsspannungen von 220, Schaltung. ininAbb. teren nicht die Annahme von Stein (1977), Natori and Saterenund nicht60diemV. Annahme Stein (1977), Natori and Sa140 Da dievon RMS-Spannung des Rauschens no (1998) und Kish (2002), dass jedes Überschreiten der no (1998) und jedes Überschreiten über der hier bei 7.77 mVKish liegt,(2002), zeigtendass Versorgungsspannungen Schaltspannung der Logikzelle automatisch zu einem BitfehSchaltspannung LogikzelleUnterschied automatisch zum zu einem Bitfeh220 mV keinen der wesentlichen rauschfreien wasaber aberVoraussetzung Voraussetzung für dieGleichungen Gleichungen (3) lerlerführt, die (3) Fall inführt, derwas Simulation. In Abb. 9 sindfür jeweils die Spannungen und (4) war. Das Latch behält hierbei den eingespeicherten undKnoten (4) war.BDas Latch behält Fall hierbei den eingespeicherten am im rauschfreien zu sehen (durchgezogene Logikwertund undändert ändertdiesen diesenauch auchbei beisehr sehrniedrigen niedrigenVersorVersorLogikwert Linie), sowie die sich einstellende Spannung bei Berücksichgungsspannungen nicht. Daraus lässt sich folgern, dass ingungsspannungen nicht. Daraus lässt sich folgern, dass intigung des intrinisischen Rauschens. trinsisches Rauschen in diesem Fall keinen direkten Einfluss trinsisches Rauschen diesem keinen Versorgungsspandirekten Einfluss Abbildung 9 zeigt,indass mit Fall sinkender aufdie dieZuverlässigkeit Zuverlässigkeiteiner einerdigitalen digitalenSchaltung Schaltunghat. hat.TrotzTrotzauf nung ein wachsender Spannungsverlust, verursacht durch indem kann der verursachte Spannungsabfall, wie er in Abb. dem kann der verursachte Spannungsabfall, wie er inam Abb. 99 trinsisches Rauschen, gegenüber der Sollspannung Knozu sehen ist, andere Effekte, wie z.B. IR-Drop, verstärken zu sehen ist, andere Effekte, wie z.B. IR-Drop, verstärken ten B eintritt. Dies führt zu einer Verminderung der Noise oderauch auchBitfehler Bitfehlerdie diez.B. z.B.durch durchStrahlung Strahlungverursacht verursachtwerweroder Margin der Schaltung. Die Ergebnisse in Abb. 9 unterstützen den, begünstigen. Intrinsisches Rauschen hat demnach keiden, Weiteren begünstigen. Rauschen hat (1977), demnachNatori keides nichtIntrinsisches die Annahme von Stein ne direkten Auswirkungen auf die Zuverlässigkeit, kann aber ne direkten Auswirkungen auf(2002), die Zuverlässigkeit, kann aber (1998) und Kish dass verstärken. jedes Überschreiand Sanozuverlässigkeitsbezogene andere Effekte andere zuverlässigkeitsbezogene Effekte verstärken. ten der Schaltspannung der Logikzelle automatisch zu einem führt, aber Voraussetzung Glei5.3 Bitfehler Der Effekt vonwas intrinsischem Rauschenfür aufdie Laufzeit 5.3 Der(3) Effekt intrinsischem auf Laufzeit chungen und von (4) war. Das LatchRauschen behält hierbei den einund Signalintegrität und Signalintegrität gespeicherten Logikwert und ändert diesen auch bei sehr niedrigen Versorgungsspannungen Daraus Verglichen mit dem oben gezeigtennicht. Bild stellt sichlässt der sich EinVerglichen mit dem oben gezeigten Bild stellt sich der Einfluss desdass intrinsischen Rauschens für Schaltvorgänge folgern, intrinsisches Rauschen in diesem Fall komkeifluss des intrinsischen Rauschens für Schaltvorgänge komplettdirekten anders dar. Signalverzerrrungen, die durcheiner intrinsischnen Einfluss auf die Zuverlässigkeit digitaplett anders dar. Signalverzerrrungen, die durch intrinsisches Rauschen während des Schaltvorgangs verursacht werden, len Schaltung hat. Trotzdem kann der verursachte Spanes Rauschen während des Schaltvorgangs verursacht werden, können erheblichen Einfluss aufzudie Signalintegrität und danungsabfall, wie er in Abb. 9 sehen ist, andere Effekkönnen erheblichen Einfluss auf die Signalintegrität und damitwie aufz.B. die IR-Drop, Laufzeit haben. Um den Einfluss von intrinsite, verstärken oder auch Bitfehler die mit auf die Laufzeit haben. Um den Einfluss von intrinsischem Rauschen aufverursacht Signale imwerden, Schaltvorgang beurteilen zu z.B. durch Strahlung begünstigen. Intrinschem Rauschen auf Signale im Schaltvorgang beurteilen zu können müssen zuerst die entsprechenden RMS-Spannungen sisches hat demnach keine direkten Auswirkungen können Rauschen müssen zuerst die entsprechenden RMS-Spannungen desdieRauschens für jeden Zeitpunkt des zuverlässigkeitsbeSchaltvorgangs beauf Zuverlässigkeit, kann aber andere des Rauschens für jeden Zeitpunkt des Schaltvorgangs bestimmt werden. Hierfür wird wieder die in Kapitel 3 bezogene stimmt Effekte werden.verstärken. Hierfür wird wieder die in Kapitel 3 beschriebene Methode verwendet (siehe Abb. 2). Die resulschriebene Methode verwendet (siehe Abb. 2). Die resultierende, über der Zeit variierende, RMS-Spannung ist in tierende, über der Zeit variierende, RMS-Spannung ist in Abb. 10 gezeigt. Abb. 10 gezeigt. Wie in Abb. 10 ersichtlich, vergrößert sich die RMSWie in Abb. 10 ersichtlich, vergrößert sich die RMSSpannung des Rauschens im Schaltvorgang, während sie im Spannung des Rauschens im Schaltvorgang, während sie im 5.3 Der Effekt von intrinsischem Rauschen auf Laufzeit und Signalintegrität eingeschwungenen Zustandauf aufeinem einemniedrigeren niedrigerenWert Wertververeingeschwungenen Zustand weilt. Ähnliche Messergebnisse wurden bereits von Demir weilt. Ähnliche Messergebnisse wurden von der Demir Verglichen mit dem oben gezeigten Bildbereits stellt sich Ein(1997)für fürdas dasRauschen Rauschen einesInverters Inverters imSchaltvorgang Schaltvorgang (1997) eines im fluss des intrinsischen Rauschens für Schaltvorgänge komdurchHF HFSimulationsmethoden Simulationsmethodenberechnet. berechnet. durch plett anders dar. Signalverzerrrungen, die aus durch intrinsischMit Hilfe der gemessenen RMS-Werte Abb. 10kann kann Mit Hilfe der gemessenen RMS-Werte aus Abb. 10 es Rauschen während desgeneriert Schaltvorgangs verursacht werden, ein verrauschtes Signal werden, welches als Einein verrauschtes Signal generiert werden, welches alsund Einkönnen erheblichen Einfluss aufaus die Signalintegrität dagangssignal für die Inverterkette Abb. 4 benutzt wird. Die gangssignal die Inverterkette ausden Abb.Einfluss 4 benutztvon wird. Die mit aufanschließenden diefür Laufzeit haben. Um intrinsiin der Simulation entsprechend gemessenen in der anschließenden Simulation entsprechend gemessenen schem auf Signale imN4 Schaltvorgang beurteilen zu SignaleRauschen denKnoten Knoten N1bis bis derInverterkette Inverterkette sindinin Signale ananden N1 N4 der sind können müssen zuerst die entsprechenden RMS-Spannungen Abb. 11 dargestellt. Abb. 11 dargestellt. des Rauschens für jeden Zeitpunkt des Schaltvorgangs bestimmt werden. Hierfür wird wieder die in Kapitel 3 beschriebene Methode verwendet (siehe Abb. 2). Die resultierende, über der Zeit variierende, RMS-Spannung ist in Abb. 10 gezeigt. Wie in Abb. 10 ersichtlich, vergrößert sich die RMSSpannung des Rauschens im Schaltvorgang, während sie im eingeschwungenen Zustand auf einem niedrigeren Wert verweilt. Ähnliche Messergebnisse wurden bereitsN2 von Demir (a) Knoten N1 (b) Knoten N1 (b) Knoten N2 (1997) (a) fürKnoten das Rauschen eines Inverters im Schaltvorgang durch HF Simulationsmethoden berechnet. Mit Hilfe der gemessenen RMS-Werte aus Abb. 10 kann ein verrauschtes Signal generiert werden, welches als Eingangssignal für die Inverterkette aus Abb. 4 benutzt wird. Die in der anschließenden Simulation entsprechend gemessenen Signale an den Knoten N1 bis N4 der Inverterkette sind in Abb. 11 dargestellt. (c) Knoten N3 (d) Knoten N4 (c) Knoten N3 ersichtlich ist, kann (d) Knoten N4 Wie aus Abb. 11 intrinsisches Rauschen einen entscheidenden Einfluss auf die Signalintegrität mit Rauschen ohne Rauschen mit Rauschen ohne Rauschen haben. In dem dargestellten schalten t0 Fall = 420 ns alle vier Inverter t0 =d.h. 420 ns sehr schnell hintereinander, sie befinden sich zum im Abbildung 11: Simulationsergebnisse zum Einfluss von intBild eingezeichneten Zeitpunkt t0 = 420 ns alle in einem sehr Abbildung 11: Simulationsergebnisse zum Einfluss von intrinsischem Rauschen auf dieDamit Signalintegrität in Änderungen einer Digihohen Verstärkungsbereich. haben kleine rinsischem Rauschen auf die Signalintegrität in einer Digitalschaltung (Testaufbau: Abb. 4) des Signals (Testaufbau: am Eingang siehe Asiehe sehr große talschaltung Abb. 4) Änderungen am Knoten N4 zur Folge. Adv. Radio Sci., 9, 273–280, 2011 0.7 V 0.7 V 0.7 V 0.7 V 0V 0V 0 ns 0 ns 200 ns 200 ns 400 ns 400 ns 600 ns 600 ns 800 ns 800 ns 250 ns 250 ns 350 ns 350 ns 450 ns 450 ns 550 ns 550 ns 0.7 V 0.7 V 0.7 V 0.7 V 0V 0V 0V 0V 0V 380 ns 380 ns 420 ns 420 ns 460 ns 460 ns 0V 390 ns 390 ns 410 ns 410 ns 430 ns 430 ns 450 ns 450 ns www.adv-radio-sci.net/9/273/2011/ Versordass inEinfluss t. Trotzn Abb. 9 rstärken cht werach keiann aber gangssignal für die Inverterkette aus Abb. 4 benutzt wird. Die in der anschließenden Simulation entsprechend gemessenen Signale an den Knoten N1 bis N4 der Inverterkette sind in Abb. 11 dargestellt. V. B. Kleeberger and U. Schlichtmann: Zuverlässigkeit digitaler Schaltungen 0.7 V Laufzeit der Einge komrinsischwerden, und daintrinsiteilen zu nnungen angs beel 3 bee resulng ist in e RMSd sie im – Die komplette Verdrahtung der Schaltung wurde vernachlässigt. Da Verbindungsleitungen viele zusätzliche Kapazitäten beinhalten wird sich dementsprechend die RMS-Spannung des Rauschens verringern. 0.7 V 0V 0 ns 200 ns 400 ns 600 ns 0V 800 ns 250 ns (a) Knoten N1 0V 350 ns 450 ns 550 ns (b) Knoten N2 0.7 V 0.7 V 0V 380 ns 420 ns 460 ns 390 ns (c) Knoten N3 410 ns 430 ns 450 ns (d) Knoten N4 mit Rauschen ohne Rauschen t0 = 420 ns Abbildung 11: Simulationsergebnisse zum Einfluss von intAbb. 11. Simulationsergebnisse zum Einfluss von intrinsischem rinsischem auf die Signalintegrität in einer DigiRauschen aufRauschen die Signalintegrität in einer Digitalschaltung (Testtalschaltung (Testaufbau: siehe Abb. 4) 4). aufbau: siehe Abb. 6 279 Diskussion In dieser Arbeit wurde der Einfluss von intrinsischem Rauschen auf die Zuverlässigkeit künftiger digitaler integrierter Schaltungen untersucht. Bei der Abschätzung der Rauschamplituden wurden folgende Verbesserungen im Vergleich zu existierenden Ansätzen gemacht: – In den meisten Experimenten wurden Minimalinverter benutzt. Fanouts und Zellen mit höheren Treiberstärken führen ebensfalls zu einer Erhöhung der Kapazitäten in der Schaltung und damit zu geringeren RMS-Spannungen des Rauschens (Abb. 8). Der Vergleich mit analytischen Abschätzungen zeigte, dass diese den Einfluss von Rauschen bis zu einem Faktor 4 überschätzen (Abb. 7). Außerdem wurde gezeigt, dass von Rauschamplituden nicht direkt auf eine daraus resultierende Bitfehlerwahrscheinlichkeit geschlossen werden kann. Zusätzlich wurde in dieser Arbeit der Einfluss von intrinsischem Rauschen während des Schaltvorgangs einer Logikzelle untersucht. Die Messung der entsprechenden RMSSpannungen kann hierbei direkt an existierende TimingCharakterisierungstools wie z.B. Synopsys Liberty NCX User Guide (2010) angebunden werden. Rauschen während des Schaltvorgangs könnte hierbei ein Problem in Bezug auf die Signalintegrität in zukünftigen Schaltungen darstellen, wie in Abb. 11 zu sehen ist. Da in dieser Arbeit allerdings die Verdrahtung der Schaltung nicht berücksichtigt wurde, könnte sich der Effekt auch weniger stark als hier dargestellt gestalten. Dementsprechend sind weitere Untersuchungen im Bereich Signalintegrität in Bezug auf intrinsisches Rauschen unter Berücksichtigung der Schaltungsverdrahtung anzuraten. Da intrinsisches Rauschen vor allem die Signalintegrität beeinträchtigt sollten außerdem weitere Studien über den Einfluss auf Clock Jitter durchgeführt werden. – Alle in integrierten Schaltungen wichtigen Rauschquellen wurden berücksichtigt. Literatur – Logikzellen wurden durch Transistoren modelliert, welche wiederum durch das BSIM4 Transistormodell modelliert wurden. Auf vereinfachende Zellenmodelle wurde verzichtet. – Die Ergebnisse für die Rauschamplituden und deren Einfluss auf die Schaltungszuverlässigkeit basieren auf numerischen Simulationen und nicht auf vereinfachten analytischen Formeln. – Die vorgestellten Schaltungen zur Bestimmung des Rauschens sind unabhängig von der verwendeten Prozesstechnologie und Logikfamilie. Dadurch lässt sich z.B. auch in dynamischer Logik der Einfluss des Rauschens analysieren. Die RMS-Spannungen des intrinsischen Rauschens in integrierten Digitalschaltungen werden trotzdem wahrscheinlich noch kleiner sein als in dieser Arbeit dargestellt, da die folgenden Effekte bisher nicht berücksichtigt wurden: www.adv-radio-sci.net/9/273/2011/ BSIM4 Users’ Manual, 2008: BSIM 4.6.2 MOSFET Model: Users’ Manual, Department of Electrical Engineering, University of California at Berkeley, http://www-device.EECS.Berkeley.EDU/ ∼bsim3/, 2008. Demir, A.: Analysis and Simulation of Noise in Nonlinear Electronic Circuits and Systems, Ph.D. thesis, University of California, Berkeley, 1997. Glover, I. A. and Grant, P. M.: Digital communications, Pearson Education, 2004. ITRS Roadmap: International Technology Roadmap for Semiconductors, http://www.itrs.net, 2009. Kish, L. B.: End of Moore’s law: thermal (noise) death of integration in micro and nano electronics, Physics Letters A, 305, 144– 149, 2002. Nassif, S., Mehta, N., and Cao, Y.: A resilience roadmap, in: Design, Automation and Test in Europe (DATE), 1011–1016, 2010. Natori, K. and Sano, N.: Scaling limit of digital circuits due to thermal noise, J. Appl. Phys., 83, 5019–5024, 1998. Rabaey, J. M., Chandrakasan, A., and Nikolic, B.: Digital Integrated Circuits: A Design Perspective, Prentice Hall Electronics and VLSI Series, Prentice Hall, second edn., 2003. Adv. Radio Sci., 9, 273–280, 2011 280 V. B. Kleeberger and U. Schlichtmann: Zuverlässigkeit digitaler Schaltungen Shepard, K. L. and Narayanan, V.: Conquering noise in deepsubmicron digital ICs, IEEE Design and Test, 15, 51–62, 1998. Stein, K.-U.: Noise-induced error rate as limiting factor for energy per operation in digital ICs, IEEE Journal of Solid-State Circuits SC, 12, 527–530, 1977. Synopsys Liberty NCX User Guide, 2010: Liberty NCX User Guide, Synopsys, 2010. Adv. Radio Sci., 9, 273–280, 2011 Vasilescu, G.: Electronic Noise and Interfering Signals, Springer Series on Signals and Communication Technology, Springer, 2005. Vlach, J. and Singhal, K.: Computer Methods for Circuit Analysis and Design, Van Nostrand Reinhold, 115 Fifth Avenue, New York, second edn., 1994. Zhao, W. and Cao, Y.: New Generation of Predictive Technology Model for Sub-45 nm Early Design Exploration, IEEE Transactions on Electron Devices ED, 53, 2816–2823, 2006. www.adv-radio-sci.net/9/273/2011/
